Kỹ thuật vi xử lý và lập trình assembly cho hệ vi xử lý

TS ĐỖ XUÂN TIẾN KỸ THUẬT VI XỬ LÝ VÀ LẬP TRINH ASSEMBLY CHO HỆVIXửLÝ (T b ả n lầ n t h ứ n h ấ t) Q P NHÀ XUẤT BẢN KHOA HỌC VÀ KỸ THUẬT HÀ NỒI -2001 MỤC LỤC ■ • T n g Mở đầu Cỉơníỉ ì KIẾN TRÚC HỆ VI x LÝ ] Tố chức cảa hệ vi xử lý 13 1.2 Tô chức kênh thông tin hệ vi xử lý lõ 1.3 Bộ ahỏ trung tâm ciia hệ vi xử lý 17 1.3.1 Quân lý n h 17 1.3.2 Bộ nhố cô' định ROM 18 1.2.3 Bộ nhố IC thông dụng ROM 22 1.3.4 Bộ nhố đọc/ghi RAM 23 1.2.5 Bộ nhớ IC thông dụng RAM 26 1.4 Tổ chức nhớ trung tâm hệ vi xử lý 26 1.4.1 Tổ chức nhớ trung tâm kiểu ghép song song ICnhớ 27 1.4.2 Tổ chức nhớ trung tâm kiểu ghép nôi tiếp IC n h ố 28 1.4.3 Đồ thị thòi gian n h í .ÕO ChưưnỊi BỘ VI x LÝ 80 X 86 INTEL Tơ chítc phần cứng vi xỉt lý 80286 34 2.1.1 Cấu trúc chung vi xử lý 80286 34 2.1.2 Các ghi vi xử lý 80286 38 2.2 Hoạt động vi xử lý 80286 42 :ỉ Quản lý nhố tiiực vi xử lý 80286 48 2.3.1 Bộ nhố thực vi xử lý 80286 48 2.3.2 Phương pháp địa hoá vi xử lý 80286 49 2.4 Quản lý Iihớ ảo vi xử lý 80286 49 2.5 Phương pháp tính địa vật lý (thực) từ địa ả o Õ6 2.G Bão vệ nhớ chê độ dia ảo Õ8 2.7 Kliởi động vi xử lý 80286 60 KỸ THUẬT VI XỬ LÝ V Ả LẬP TRÌNH ASSEMBLY C H O HỆ VI XL LỶ Chương LẬP TRÌNH ASSEMBLY CHO HỆ VI x LÝ 3.1 Tổng quan vể ngôn ngữ assembly 62 3.2 Các thàiih phần cd assembly 63 3.2.1 File nguồn assem bly 63 3.2.2 Bộ ký tự, từ khóa, tên assem bly 63 3.2.3 Cấu trúc lệnh assembly 64 3.2.4 Các dạng dùng assem bly 65 3.2.5 Các assembly (Directive) 65 3.2.6 Các toán tử (operator) dùng assem bler 73 3.3 Chướng trùih biên dịch macro assembly 76 3.4 Tập lệnh vi xử lý 80286 78 3.4.1 Nh.óm lệnh chvypii liệ u 79 3.4.2 Nhóm lệnh chuyển địa 83 3.4.3 Nhóm lệnh chuyển ghi c ò 84 3.4.4 Nhóm lệnh chuyển liệu qua cổng 84 3.4.5 Nhóm lệnh chuyển điều k h iể n 85 3.4.6 Lệnh so sánh có cú pháp 88 3.4.7 Nhóm lệnh lặ p 89 3.4.8 Lệnh gọi chưởng trình 90 3.4.9 Nhóm lệnh tính tốn số h ọc 92 3.4.10 Nhóm lệnh dịch chuyển quay ''ô n g 94 3.4.11 Nhóm lệnh thực phép tíiih logic 96 3.4.12 Nhóm lệnh xử lý xâu chuỗi 97 3.5 Tổ chức macro .99 3.5.1 Địiih nghĩa macro (khung macro) 99 3.5.2 Các dẫn (directive) cho macro 99 3.5.3 Các toán tử cl>0 m acro 100 3.6 Xây dựng chương trìiih assembly 101 3.6.1 Các bưâc xây dựng chiíđng trù ih 101 3.6.2 Chương trình minh hoạ 101 Chương THIẾT KÊ' HỆ VI x LÝ CHUYÊN DỤNG 4.1 Trình tự thiết kế hệ vi xử lý chuyên dụng 114 4.2 Thiết kế hệ vi xử lý chuyên dụng 117 4.2.1 Mô tả chức hệ vi xử lý cần thiết k ế 117 4.2.2 Thiết kế hệ vi xử lý theo chức yêu cầu 118 M UC LỤC Chương CỔNG TRAO Đ ổ l THÔNG TIN VỚI NGOẠI VI 5.1 Vao/ra thông tin tách b iệ t 142 õ.i Vao/ra thông tin theo địa nhớ 14Õ n Vi mạch ghép nơì có lập^trmh 8255A 14f) 5.3.1 Cẵu trúc 8255A 146 5.3.2 Các chế độ làm việc 8255A 149 õ,4 Ghép nối 8255A với hệ vi xử lý 151 Chương CHẾ ĐỘ NGẮT c ủ a b ộ VI x l ý Chế độ Iigắt vi xử lý .161 6.2, Tổ chức ngắt hệ vi xửlý 80286 163 6.2.1 Phân loại n g ắ t 163 6.2.2 Hoạt động n g ắ t 165 Chip điều khiển ngắt ưu tiên 8259A 167 6.3.1 Ivhái niệm ngắt ưu tiê n .1Ô7 6.3.2 Chip điều khiển ngắt ưu tiên 8259A 168 6.3.2 Lập chế độ làm việc cho chip 8259A 170 Ghép nối chip 8259A vối hệ vi xử lý 180 6.4.1 Sơ đồ ghép nối chip 8259A vói hệ vi xử lý 180 6.4.2 Lập trìiih điều khiển hoạt động cho chip 8259A 180 Chương TRUYỂN t h ô n g t i n NỐI TIẾP Các khái niệm truyền sô' liệ u .185 1.1 Mạng thông tin truyền số liệu 185 7.1.2 Các phương pháp truyền till số 188 7.1.3 Một số dạng mã thông dụng truyền số liệu 191 Tổ chức đưòng truyền tín hiệu nối tiếp 193 Mạch thu phát dị vạn IN8250A/16450 195 7.3.1 TỔ chức UART 8250A 195 7.3.3 Nối ghép UART 8250A vối hệ vi xử lý 204 Mạch thu phát đồng dị vạn USART 825lA 206 7.4.1.TỔ chức cùa USART 8251A .206 7.4.2.Các ghi chức 8251A 207 7.4.3 Nối ghép USART 8251A vói hệ vi xử lý 210 Chương BIẾN Đ l TÍN H IỆU TƯƠNG T ự -S ố VÀ TÍN HIỆU Số-T Ư Ơ N G T ự í Nguyên tắc hoạt động biến đổi số - tương tự 214 _ KỸ THUẬT VI XỬ LÝ VÀ LẶP TRÌNH ASSEMBLY CHO HỆ VI xử LỶ 8.2 Nguyên tắc hoạt độiig biến đổi tương tự -sơ' 2lí) 8.3 Bộ biến đổi ADC bit 0809 2lí) 8.3.1 Sơ đồ chức ADC 0809 219 8.3.2 Ghép tín hiệu vào ADC 0809 219 8.3.3 Ghép ADC 0809 vói hệ vi xử lý 222 8.4 Bộ biến đổi ADC 12 bit AD574A 225 8.4.1 Cấu trúc AD574A 225 8.4.2 Điều khiển hoạt động AD574A 229 8.4.3 Ghép nôi AD574A vối hệ vi xử l ý 233 Chương HỆ VI x LÝ ON-CHIP 9.1 Cấu trúc 011-chip 80C51 (và SQCõl") 237 9.1.1 Cấu trúc chung on-chip 80CÕ1 237 9.1.2 Chức Iiăug thành phần cùa on-chip 80CÕ1 239 9.2 Tổ chức cổng vào/ra on-chip 241 9.3 Kliối tạo thòi gian đ ếm 245 9.4 Cơ chế ngắt on-chip 80CÕ1 .249 9.4.1 Phân ioại ngắt on-chip .249 9.4.2 Mức ngắt ưu tiên on-chip 250 9.4.3 Nguyên lý điều khiển ngắt 251 9.4.4 Nguyên lý khỏi động on-chip 80CÕ1 252 9.5 Nguyên lý truyền tin nôl tiếp on-chip 80CÕ1 2õ4 Chương 10 TẬP LỆNH CỦA ON-CHIP 80C51 (VÀ 89C51) 10.1 Nguyên lý thực lệiih on-chip 80CÕ1 268 10.1.1 Cấu trúc lệnh on-chip 80CÕ1 .268 10.1.2 Xử lý lệnh on-chip 80C51 268 10.2 TỔ chức không gian nhớ on-chip 80C51 270 10.2.1 Bộ nhớ chương trìiih EPROM S70 10.2.2 Bộ nhố liệu RAM 273 10.3 Tập lệnh on-chip 80C51 .278 10.3.1 Nhóm lệnh chuyển liệ u 279 10.3.2 10.3.3 10.3.4 10.3.5 Nhóm lệnh Nhóm lệnh Nlióm lệnh Nlióm lệnh điều khiển biếu logic 533 rẽ nhánh chương trình 2SÕ tính tốn sơ' học .291 tính tốn logic 296 M ỤC LỤC Chương II THIẾT KE HỆ VI x LÝ TRÊN ON-CHIP 80C51 (VÀ 89C51) 1 Trìiih tự thiêt kế hệ vi xử lý chuyên dụng ou-chip 300 11.2 Thiết kế hệ vi xử lý chuyên dụng 302 Chương 12 HỆ x LÝ SONG SONG 12.1 Phân loại kiên trúc xử Iv song song 330 12 Kiến trúc kiểu pipeline 330 12.2.1 Cấu trúc hệ xử lý pipeline 330 12.2.2 Nguyên tắc phương pháp xử lý vector pipeline 333 12.2.3 Kiến trúc pipeline có khả rẽ n h n h 335 12.2.4 Tổ chức hệ xử lý pipeline 337 12.3 Lập trm h cho hệ xử lý song song 338 12.4 Hệ xử lý song song kiểu đa CPU 339 12.4.1.Cấu trúc hệ xử 1>' song song đa CPU 340 12.4.2 Lập trìiih cho hệ xửlý song soug đaCPU 340 12.5 Xử lý song song tham số ả n h 342 PH Ụ LỤC A Bảng mã ASCII 346 B Bảng mã điều khiển A SC II 349 c Sơ đồ nguyên lý Card đođa kênh AD574 350 Tài liệu tham khảo 354 M ỏ ĐẦU Troug uhữivg thập niên cuôl thê kỷ 20, kỹ thiiật điệii tử liên tục có tiến vượt bậc đặc biệt kỹ thuật chế tạo mạch vi điện tử Sự đòi phát triển nhanh chóng kỹ thuật vi điện tử mà đặc trưng kỹ thuật vi xử lý tạo bviớc ngoặt quan trọng phát triển khoa học tính tốn xử lý thơng tin ảnh hưởng địiih đến đưòng “tin học hố” xã hội, tức cou điíồug nià thông tin đaiig trở thành lực lượiig sản xuất trực tiêp nên sản xuất kv uguyêu tới Năm 1970 công ty trẻ tuổi Intel cho đời vi xử lý đầu tiên, có tên gọi ĩntííl - 4004, nhằm đáp ứng nhu cầu cấp thiết công ty kinh doanh hãng truyền thông BUSICOM Intel-4004 kết ý tưởng quan trọng phát triển kỹ thuật vi xử lý sơ' Đó kết cấii logic (Automat hữu hạn) mà thay đổi chức chương trình ngồi khơng phát triển theo hưống tạo cấu trúc cứng thực theo số chức định trU(ic Do khả niềm dẻo hố thao tác mà năm 1971 Intol-4004 trở thành vi xử lý thị trường thê giối Intel-4004 vi xử lý bít song song, đưỢc chế taọ theo quy trình cơng nghệ MOS kênh cảm ứng loại p Thòi gian tơ'i thiểu để thực lệnh 10,8 ns Năm 1972 hãng Intel cho xuất xưởng vi xử lý có tên gọi Intel-8008 Kiểu chế tạo theo công nghệ PMOS loại bit song song Bộ vi xử lý CPU máy vi tính MICRAL Pháp chế tạo Đến hàng loạt hãng điện tử tiếng hàng đầu th ế giói hãng National, Rockwell, Fairchild, Mostek nhanh chóng vào công nghệ sản xuất chê tạo vi xử lý Năm 1974 hãng Intel cho đòi vi xử lý 8080- bít song song chê tạc theo cơng nghệ NMOS vói thòi gian để thực lệnh I^s đánh dấu mội bước tiến lớn đưòng làm chủ tốc độ xử lý tin kỹ thu ật điện tử đại Các hãng khác cho đòi vi xử lý có tính tương ứng; 680C (Motorola), 8080 (Texas Instrument), TLCS12 (Toshiba), 8080 (NEC), F (Fairchild), 2650 (Signetics), IM6100 (Intersil), 2650 (RTC), 8080A, 404C (Sinmens), 2900 và 6800 (của hãng Sescosem) Năm 1978, loại 8080 cải _10 _ _ KỸ THUẬT VI XỬ LỶ V Â LẬP TRÌNH ASEMBLY C H O HỆ VI x ú LỶ tiên thành loại 8085 Lúc đă xuất ináy tính mini sử dụng cac vi xử lý i Theo đà thơng số vi xử lý Iigày điíỢc cííi thiện: tôc độ ngày cao (các vi xử lý hiệii đại INTEL đạt tới tôc độ 500- 800 MHz), độ rộng kênh thông tin ngày lóu (các vi xử lý hiệii đại INTEL có kênh liệii 16/32/64 bit) Điều giúp cho toán thiết kế cac hệ vi xử lý ehiiyên dụng vổi tính rộng lốn trở nên dễ dàng hđn i i ) I I Một hệ vi xử lý tổĩ thiểii phải bao gồm niột vi xử lý (đó khơi điển khiểii xử lý trung tâm - CPU), inột nhớ RAM nhỏ cố định ROM cổng , vào sô liệu thiết bị ngoại vi cần thiêt Một hệ vi xử lý tơi đa khơiig có ) giới hạn sô" lượiig thành phần, chức thực quy niô ứng dụng, Vấu đề cđ sở yêii cầu cụ thể ciia hệ cầu thiết kê mà tổ chức điíợc phầu cứng hệ dạng thiểu (uhằin táng tôc độ, giảm giá thành tăng độ till cậy) vù xây clựiig phần mềiỉi điền khiển th ật tốỉ líu nhằm táng khả linh hoạt mềm dẻo phép xử lý, gia công biến đổi tín liiệii mà hệ phải thực Nhừiig vấn đề đả liêu khảo sát, nghiên cứu Iiội duiig giáo trình Vì để ciing cấp kiến thức cd cho đổi tượng sinh viên đại học chuvên ngành điện tử-viễn thông, công nghệ thôn^ tin tự động điều khiển nên khuôn khổ CIIỐII tài liệu không dài, tác giả cố gắng tổng hợp, cập nhật tài liệu thiết yếu nước để xây dựng nội dung sách nhằm đạt niỊic tiêii đề Cuốn sách gồm 12 chương phụ lục: ChưmìỊỊ I Kiên trúc hệ vi xù lý Trình bày kiến trúc hệ Vi xử lý Tổ chức đặc tníng kênh hệ thống, chức uăug nhà ROM, RAM phitớng pháp quản lý nhó trung tâm hệ vi xử lý Chương lỉộ VI xử iý 80 X 86 INTEL Trìiih bày cấu trúc phần cứng ngviyên tắc làm việc vi xử lý 16 bit 80286 tín hiệu chức chúng Phương pháp quản lý nhố chê độ địa thực chế độ địa ảo vi xử lý 80286 Chutmg Lập thnh asscnibl.v cho hệ vi xử lý Trìuh bày tổng quan ngơn ngữ asembly thành phần cò cìia Trìiih bày ký tự, từ khố, cú pháp câu lệnh, lệnh giả toáii tử trìiih biêu dịch MACRO ASSEMBLER Tiếp theo giới thiệu tập lệnh vi xử lý 80286 cùiig vối cách phân chia chúng theo nhóm để tiện cho khảo sát Chương Thiết kế hệ vỉ xíí Iv chuyên dụng Trình bày trìiih tự phươiig pháp thiết kế hệ vi xử lý chuyên dụng theo chức yêu cầu Minh hoạ thiết kế hệ thii thập tín hiệu đa kêuh m c :í d A u _ -II C h m g ('ổng trao dối thónịỉ tin v«ìi njỉ(»ại vi Trình bày pliilơug pháp vào/ra thơng tin tách biệt phương phap vào/ra thông tin theo địa nhớ Vi mạch ghép Iiối có lập trình 82ÕÕA phiíơiig pháp ghép Iiối 82ÕÕA với hệ vi xử lý Chương Chè dộ ngát ciia vi xủ lý Trình bày chế độ ngắt VI xử iý Tổ chức ngắt nguyên tắc hoạt động Iigắt hệ vi xử lý 80X86 Chip điều khiển ngắt ưu tiên 82Õ9A Ghép uô'i Chip 8259A vối hệ vi xử ỉý Chương Truvền thỏntĩ tin nói tiêp Trình bày khái niệm truyền số liệii Mạch thii phát dị vạn ìiàng IN82Õ0A/164Õ0 Mạch thu phát đồng dị vạn USART 82Õ1A NÔI ghép ƯART 82Õ0A USART 82Õ1A với hệ vi xử lý Chiumg H Biên dối tín hiệu tự-sõ tín hiẹii sơ' -tiíimịỉ tụ Trìiih bày ngun tắc hoạt, động biến đổi sô - tươiig tự biếu đổi tươug tự- sô' Bộ biến đổi AĐC bit 0809 Bộ biến đổi ADC 12 bit AD574A Ghép nối ADC 0809 ADÕ74A với hệ vi xử lý Chuimg Hệ vi xỉr lý ON-CHIP Trình bày cấu trúc On-chip 80C51 (và 89C51) Tổ chức cổng vào/ra On-cliip Kliổì tạo thòi gian đếni Oii-chip Cơ chế ngắt On-chip 80CÕ1 Chương 10 Tập lệnh ()N-CHI1» 80C51 (và 89C51) Trìiih bày cấu trúc lệnh nguyên lý thiíc lệnh ciia on-chip 80CÕ1 tập lệuh Oii-chip 80CÕ1 nhóm lệnh chuyển liệii, nhóm lệnh điềii khiển biến logic, nhóm lệnh rẽ nhánh chương trình, nhóm lệnh tính tốn phép tính sô học logic Chương I I Thiêt kê hệ xứ lý trơn ON-CHIl’ 80C51 (và 89C51) Trình bày trùih tự thiết kế hệ vi xử lý chiiyêii dụng on-chip Minh hoạ thí dụ thiết kế hệ chức Chương 12 Hệ xìr lý sonji song Trình bày kiên trúc hệ xử lý song song Kiến trúc kiểu PIPELINE Kiên trúc kiểu đa CPU Lập trìiih cho hệ xử lý song song đa CPU Minh hoạ thí dụ xử lý song song tham sơ ảnh Trong chương có thí dụ núnh hoạ, đặc biệt chưđug liêu quan tới toán thiết kế hệ vi xử lý chuyêii dụng Trong niiuh hoạ thể cách quán bưóc thực thiết kế hệ thống từ khâii phân tích yêu cầu nhiệm vụ tối khâu tổ chức phần cứng xây dựng phần mềm MONITOR tương ứng cho hệ cầu thiết kế Vấn đề ghép nối với máy tính đưỢc đặt nhằm tận Chưcng KIẾN TRÚC HỆ VI xử LÝ 19 Ngoài ra, ROM hệ \'i xử lý dùng để híii trữ bảng, biểu tham số hệ thông: mà qiiá trùih hoạt động khơng điíỢc thay đổi bảng địa cổĩig giac tiếp, bảng tra cứu sô liệu, mã cần sử dụng troiig hệ Phương thức quản lý uhố ROM theo phương’; thức ma trận điểm ROM có m iều chủng loại khác nhan: ROM, PROM, EPROM ROM nhớ cơ’ địiih có cấu tnic ctdii giản nhâl ^íội dung nhà sản xiiấ: chê tạo, người sử dụiìg khơng thể thay đối nội dii.:g Iiày Iivia Hìiih 1.6 biểi diễii sd đồ cấu trúc nhó ROM đơn giản bao gồm kênh địa bit địa AIAO kênh liệu bit D3D2D1D0 v ề nguyên tJC, giải mã địa cho phép ciuản lý 2" = ghi bit tha)ih ghi TG3 TG2 TG l TGO, H m > h i H l ■ Kênh địa bit H inh 1.6 Bộ nhớ ROM đơn giản ghị bit * 20 KỸ THUẬT VI XỬ LÝ V À LẬP TRÌNH ASSEMBLY C H O HỆ V I x LÝ Nội dung ghi số nhị phân có chữ số Mỗi chữ số gia trị của bit tương ứng kênh liệu Giá trị vị trí tương ứiig hàng cột hình 1.6 có diode làm cầu dẫn Tưđiig tự thế, giá trị bằiig vị trí tương ứng hàng cột khơng có diode làm cầu dẫn Bảng 1.1 liệt kê nội dung ghi có ROM Bộ nhớ PROM (Programmable ROM- ROM chương trìiih hố được) nhố cố định có cấu trúc đơn giản Nội dung nhà sản xuất hay người thiết kế hệ vi xử lý nạp vào đưỢc lần Sau nạp xong nội dung thay đổi Bảng 1.1 Thanh ghi (TG) Địa (binảy) Nơi duna TG D3D2DÍ' d O RO 00 1 R1 01 1 R2 10 10 R3 11 111 11 Hình 1.7 biểu diễn sơ đồ cấu trúc nhớ PROM đơn giản bao gồm kênh địa n bit địa chỉ, kênh liệu m bit v ề nguyên tắc, giải mã địa cho phép quản lý đưỢc 2" ghi m bit Nội dung ghi sơ" nhị pliâii có m chữ sô" Mỗi chữ sô già trị của D i tương ứng kênh liệu Giá trị vị trí tương ứng củạ hàng cột hình 1.7 có cầu dẫn Tương tự giá trị vị trí tưởng ứng hàng cột khơng có cầvi dẫn Khi chê tạo, tấ t vỊ trị giao hàng cột có cầvi d;in Khi mn tạo logic bit ghi tưdng ứng, máy nạp chưdng trình cung cấp xung dòng đủ lón để đánh cháy cầu dẫn Còn muốii tạo logic bit ghi tương ứng, máy nạp chương trình khơng làni cháy cầu dẫn Bộ nhố EPROM (Erasable PROM- ROM nạp/ xoá nhiều lần) Iihớ địiih có cấu trúc đặc biệt, Nội duxig nhà sản xiiất hav Iigưòi thiết kê hộ vi xử lý nạp vào nạp/ xố nhiều lần Hình 1.8 biểu diễn sơ đồ cấii trúc bit thông tin dựa nguyên tắc làm việc transistor trvíòng MOS (MetallOxyde.-Semiconductor) có cực điều khiển bị thả Khi muốn tạo logic bit thông tin, cầu tạo kêiih cảm ứng cực phát cực Máy nạp chương trình tạo thiên áp ngược hai cực gây dòng Chương KIẾN TRÚC HỆ VI xử LÝ 21 hạt điệu tử từ cực thoát vượt qua hàng rào thê lốp điện mơi SÌO2 vào lớp kim loại bị giữ lại Do lớp kim loại tích tụ lượng điện tích ủni đủ lốn nên tạo điện tritòng vng góc với đế bán dẫn thu hút động tử tải điệu mang dấvi diíơng vào lân cận hai cực, tạo thành kênh cảm ứng nôi liền hai cực phat Hình 1.7 Cấu tạo nguyền lý làm việc nhớ PROM Khi muốn tạo logic bit thơng tin, máy nạp trì trạng thái cũ, tức khơng thao tác Điều có nghĩa EPROM EPROM mà nội dung chứa tồn giá trị logic bit Klii mn xố nội dung cũ EPROM, người ta sử dụng tia cực tím có bưóc sóng tương ứng để chiếu xạ vào EPROM Khi bị chiếu xạ, điện tử lớp kim loại thvi lượng bổ xung vượt qua hàng rào thê nằng lớp điện mơi tiêu tán Klii tích tụ lóp kim loại giảm tới mức kênh cảm ứng tiêu tán theo làm cho MOS trở trạng thái bạn đầu Bằng cách ta xố đưỢc nội dung nhớ EPROM Hình 1.8 Một bit nhớ EPROM transistor MOS có cực điều khỉẻn bị thả nơi 1.3.3 Bộ nhớ IC th ô iig d ụ n g eủ a ROM Công nghệ vi điện tử tạo hàng loạt nhố cô" định ROM EPROM dung lượug lớn dạng mạch IC Chip nhố EPROM thông dviug hiệu IC nhố có dung IvíỢiig từ Kb trở lên: 2764 (8 Kb), 27128 (16 Kb), 27256 (32 Kb) Hìiih 1.9 sờ đồ chân tín hiệvi nhố IC 2764 CÒII bảng 1.2 chức nàng làm việc till hiệu Vpp 28 cc(+5volt) PGM (Progam) A12 1» h A7 Ĩ A6 A5 A4 A3 NC 25 R A9 o A11 OE M A2 A1 AO — DO — D1 14 (output Enable) A10 20 CE D7 D6 D5 (chip select) D4 D2 Gnd A8 15 D3 Hình 1.9, Chip 1C EPROM 2764 (8KB) Chương KIẾN TRÚC 23 HỆ VI x LÝ Bảng 1.2 CE OE PGM Vpp Vcc DATA BU3 (11-13,15-19) READ L L H Vcc Vcc output chuẩn t)i H X X \/cc Vcc High nap chương trình L X L Vpp Vcc input kiểm tra ch.tr nap L L H Vpp Vcc output cấm nap H X X Vpp Vcc hight MODE 1.3.4 Bộ n h đ ọ c/g h i RAM Theo phương thức lưii trữ thơng tin RAM đvíỢc chia làm hai loại : RAM tĩnh RAM động RAM tĩnh lưu trữ thông tin lâu tuỳ ý miễn đưỢc c\ing cấp điện - tất loại phần tử nhớ trigơ thuộc loại RAM động iigiiỢc lại lưu đưỢc thông tin troiig môt thời gian nliất định Muốn kéo dài thòi gian cần có phương thức làm tươi lại thơng tin phần tử nhố RAM Phần tử nhó RAM động đơn giản liiili kiện điện dung - tụ điệu Sử dụng RAM động có phức tạp cấu trúc nhó lại đơn giản, tiêu tốn lượug, tăng mật độ nhớ làm tăng tốc độ làm việc nhó Cấii trúc mạch điệu nhớ RAM đa dạng công nghệ chế tạo chúiigr (TTL MOS.ECL, PL, SOS) yêu cầu sử dụng chúng yêu cầ\i ghép nổì, tốc độ làm việc, mật độ linh kiện dung lượng cần thiết Dể minh họa ta xét loại RAM tĩnh công nghệ TTL, MOS RAM động cơng nghệ MOS • Cấu trúc nhớ RAM tĩnh cơng nghệ MOS Trên hình 1.10 cấu trúc nhố RAM tĩnh (STATIC RAM) công nghệ MOS Mỗi phần tử nhớ hai tầng khuyếch đại ghép theo mạch hồi tiếp để tạo hai trạng thái ổn định (xem giáo trìiih kỹ thuật xung ) Mỗi tầng transiztor MOS (là transiztor triíòng kênh n làm việc chế độ giầii động tử ), cho phép ghép uỏl với tín hiệu điều khiển (như chọn hàng, chọn cột ma trậii quản lý nhố) dây liệu Dây liệu uốì vói cực nguồn transizror MOS T4 phần tử nhó Transiztor bìiih thường trạng thái ngắt, cực máng nối vâi dây chọn hàng tương ứng giải mã địa Tín hiệu điều khiển Write đưỢc nôi vổi hai đầu vào hai cổng AND, dây liệu nguồn đưỢc nối vói cổng AND thứ qua cổng NOT IIỖI trực tiếp vối đầu vào thứ hai cổng AND thứ hai 24 'tCỹ THUẬT VI XỬ LÝ V Á LẶP TRÌNH ASSEMBLY C H O HỆ VI x ù LV W/R — ■ Hình 1.10 Câu trúc nguyên lý làm việc RAM tĩn h (STATIC RAM) cơng nghệ MOS Khi tín hiệu điều khiển Wrire có mức lơgíc đồng thời thơng tin dây diì liệu có mức lơgíc citc điều khiển T có điện th ế cao làm T thôug nửa phần bên phải phần tử nhớ có mức thấp nửa phẩn bên trái ct) mức cao Trạng thái ứng với trạng thái lơgíc Trong trường hỢp ngiíỢc lại, thơng tin dây liệu có mức lơgíc tín hiệii điều khiển Write có inức lơgú: làm T5 thơng, nhò phần tử nhó chuyển sang trạng thái lơgíc Nếu tín hiệu điều khiển Write có mức lơgíc hai tranzitor Tõ TG ngắt trạng thái phần tử nhó khơiig thay đồi Trên dây liệii trạuíĩ thái phần tử nhớ, đưỢc đọc đầu tín hiệu Write lơgíc (DATA OUT hay tuỳ thuộc vào giá trị hành phần tử nhớ) Chươrg KIẾN TRÚC HỆ VI x LÝ • 25 C ấu írú c hộ n h R A M d ộ n g c õ ìt^ tiỊỊh ệ M O S Bộ nhớ RAM động cơng Ịighệ MOS thể hình 1.11 Phần tử uhớ crt tụ điện trausiztoz MOS T2 Tụ điện linh kiện ctộf: l.ip song thực tế ngưòi ta sử dụng ln điệu dung cảa cấu trúc cụíc điền khiểi' đế tranzizitor nàv làm tụ điệu Hình 1.11 Bộ nhớ RAM động cơng nghệ MOS Thơng tin lưu trữ phần tử nhó phụ thuộc vào điện dẫn T , tức pl)Ị thuộc vào lượng điện tích tích luỹ tụ điện Nếu điện tích tícli l iỹ đủ lốn theo nguyên tắc làm việc tranzistor trường có kênh cảm ứng loại tlù T2 thơng KỸ THUẬT VI x LV VÁ LẶP TRÌNH ASSEMBLY CHO HẸ VI x LỶ Điều cần lưu ý trạng thái lơgíc đcTt T2 thông lại trạng thái không bền theo thòi gian tụ điệu phóng dần điện tích tích luỹ Do (tiện dung tụ điện nhỏ nêu thòi gian trì ngấn Klii lượng điệu ticli bị tiêii hao qiiá giá trị dẫn tới T2 ngắt Trạng thái titởng ứiig với trạng thái lơgíc trạng thái bền Mn trì trạng tliai cán tlòng xun bổ xung điện tích cho tụ điện mạch Qviá trình gọi qiia trình làm tươi thơng tin Ngồi tụ điện tranziztor T2 phần tử nhớ có hai traiiziztor khac đóng vai trò phần tỉt khố để điền khiển việc xuất nhập thông tin pliầii tử nhớ Tranziztor T l mạch khố hai chiểu, Iiơi dây liệii với tụ điện c Nêu T l thông, tụ điện irong mạch đưỢc Iiạp phóng điện tích minh qua dày liệvi Tranzistor T3 mạch khoa Iiôi dây liệii vối cực tliit T2 Nếu T3 thơug, t r n g thái lưu trữ Iroiig ')bần tử nlic3 (Umc t n i y ề u (Ịiia T3 dể dẫn ugoài dây dử liệii Chè cỉộ làm việc T2 T3 điều kliitni bằug tín hiệu chọn hàng giải inã địa cliỉ hàiig Tín hiệu điều khiển v/rite sõ điều khiẻn chế độ !àni việc củo dây Hòii vào liệu c ầ u chií ý thêm giá trị liệii vào hiôn hiôn bị đảo pha mức điện áp cao tụ điệu lại ứng vối mức lơgíc điền inà bị coi ngitỢc với khái Iiiệni quen thiiộc điíỢc cliáp nhận triíỏc Điện dẫn T2 điíỢc thể mức điện áp trêu clây liệu nhờ điện trở tải R mạch ngồi Nếu T2 tliơiig nghĩa phần tử nhố trạiig thái log!'; (), trèii dây diií liệii có mức điện thấp Nêu T2 Iigắt, nghĩa phan tử nhố trạng thái lơgíc điện trở R mắc vào ngiiồn điệu ap nên trèii dâv liệu có mức điện th ế cao 1.3.5 B ộ n h IC th ô n g d ụ n g củ a RAM Công nghệ vi điện tử tạo hàng loạt uliớ cố địiih RAM tiuli RAM động dung kíỢng lỏn dạng mạch 1C Chip nhớ RAM tĩnh thơí (lụiig IC nhó có dung lượng từ Kb 6264 Hình 1.12 a sơ đồ chức Iiăng làm việc khơi còu hìiih 1.12 b sơ đồ chân tín hiệu ubớ bảng 1.3 chê độ (MODE) làm việc IC G264 1.4 TỔ CHỨC B ộ NHỞ TRUNG TÂM CỦA HỆ VI x LÝ Bộ Iihớ tning tâm hệ vi xử lý thiíòng khơng đủ dimg híỢỉig cần ihiêt sử dụng vài IC nhỏ.Trong trường hỢp thê chúng ph.'íi điíỢc ghép nơi vói để tạo diuig lượng cần thiêt Tiiỳ thuộc vào yêu cầii V(‘ flung lượng, độ dài từ niã loại IC nhớ inà có Iihiều kiểii ghép nối khác Sail chúiig ta xét kiểii ghép uối Chương KIẾN TRÚC HỆ VI x LÝ 27 1.4.1 Tô ch ứ c n h tr u n g tâ m k iể u g h é p so n g so n g cá c IC n Nêu dung lượng ngán nhố IC đủ, còu độ dài ngăn nhớ tính theo bit kliơiig đủ cần tổ chức gliép song song nhiều IC lại vái Kênh điíỢc dùng sont' soiig kênh địa kênh điều kliiểii Thí dụ, mn có nhớ Ry\JV1 K ngăn nhớ, ngăn nhớ có độ dài 64 bit (kênh liệii 64 bit) ta ghép [C RAM 6264 theo kiểu ghép soiig song Iiliví hình 1.13 Vcc AO o GND Gỉẳĩ mã Ma trậ n nhở ♦làn A70- ỈM Đậmira l/Olo Đệm vàỡ G iảrm ăhầng /070 ìồ A12Ồ r c ▲ cs OE WE cs a) B ảng 1.3 WE cs cs OE X H X X H L H H H L H L Không chọn chip MODE Không xuất liêu Đoc L L H L Ghi Hình 1.1 k 28 Vcc 27 WE\ A7 A6 A5 26 25 A4 cs A8 A9 A11 NC A12 A3 A2 A1 AO D D D GND 24 RAM Ố264 10 20 12 19 18 17 13 14 15 11 z RAM tĩnh 6264 (8KB): 3) Sơ đổ chức năng, b) Sơ đổ chân tín hiệu OE A10 cs\ D D D D D 28 KỸ THUẬT VI XỬ LÝ V À LẬP TRÌNH ASSEMBLY C H O HỆ VI xử Kènh đia chi A12 A0 Kênh liêu 8x8=64 bit Hình 1.13 Tò chức nhớ RAM song song dung lượng 8Kx54bit từ chip 1C 6264 1.4.2 TỔ ch ứ c n h tr u n g tâ m k iể u g h é p n ô i tiế p cá c IC n h Nếu dving lượiig ngăn nhố IC khơng đủ, độ dài ngăn nhó tính tlieo bit đủ cần tổ chức ghép Iiôl tiếp nhiều IC lại với Klii đòi hỏi phải C() mạch niở rộng địa Đó mạch giải inã địa cho phép chọn vi mạch hay vi mạch khác Để tạo bit địa pliụ ngiíời ta thiíờug sử dụng demutiplexer 11 đầu vào 2" đâù Những dây địa phụ đưỢc nôl vối đầu vào giải niă, đầu chúng ciiiig cấp túi hiệu chọii mạch nhố Bản thân giải inà có dấu hiệu chọn mạch để điền khiển chế độ làm việc chúng Mỗi giải mã chê độ ngắt - tấ t đầii có mức logic cao Nêvi giải mã chế độ làm việc - m ột đầii có mức logic thấp - mức tích cực (còu đầu khác vẫii mức logic cao - inức thụ động) Các giải mã thỏiig dụng Iihư 74138 820Õ Intel mạch giải niã có đầu vào đầu Ợiìiih 1.15) Hìiih 1.14 phương áii sử dụng giải mã 74138 đê điều khiển nhó EPROM có duiig lựng 64Kb từ mạch IC có dung lượng Kb 2764 Chưm g KIẾN Tr?ức HỆ VI x ứ 29 H inh 1.14 Tổ chức nhớ nối tiếp dung lương 8Kx8bit từ chip 1K x8bit Klii IC uhớ tổ hỢp lại thàn h Iihớ có sơ' lượng từ mở rộng th ì đầi liệu tương ứng IC nhớ phải dồn lại để tạo thành kênh chiuig hồ vào kênh liệu hệ thông Nếu đệm IC nhớ nạch hở Colectơ hay mạch ba trạng thái dồn bit liệu tương ứng lại vổi mà khơng cầu mạch lơgíc phụ Những đầu hở colectơ nối chving ohúng thực chức năiig logic mmh Tuy nhiên cần lưu ý cỉhúng đầu lơgíc chuẩn Klii tín hiệu giải mã có tác dụng, cổng ba trạng thái IC nhố điíỢc mở tương ứng vối tổ hỢp C’Ù£ cãc tín hiệu điều khiển địa đầu vào Một sơ' IC nhố kiểu RAM có kênh liệu chung cho kênh kêrh vào, số IC Iihố kiểu RAM khác lại có kênh vào kênh tách biệt Cả hai trường hdp trên, RAM có đầu điều khiển để khơng chế thòi đieTi mở cổng đệm trạng thái kênh liệu Như vậy, nhớ có c.hi.ug kênh liệu vào/ra, ngồi tíu hiệu điều khiểii chọn IC (chip select) cần C!Ĩ :hêm tíu hiệu kiểm sốt khác (cấm mở đầu ra) Klii IC nhố đựơc 30 _ KỶ THUẬT VI XỬ LÝ V À LẬP TRÌNH ASSEMBLY C H O HỆ VI x LÝ chọn để ghi thông tin vào đầii chúng phải trạng thái trở khang cao Iihđ có tín điền khiển (cấm niở đầu ra) Đơi vói nhó có kêiih di't liệu vào/ra tach biệt,đầu kênh điíỢc IIIỎ có tín hiệu chip select Những kênh đơi kill ghép quabộ đệin bêu ngồi đê hồ chung vào kênh liệu hai chiểu ci\a hệ thông Tín hiệii điềii khiển đò niở đệm titơng tự tíu hiệu cho phép niở Teas Instrum ents INS 8202 National Một nhỏ có dung lifỢng thiết kê để đáp ứng yêii cẩu kỹ thuật Các chủng loại nhớ khác EPROM, PROM RAM kết hỢp xen kẽ vói chiếm nhữiig vùng nhớ hệ vi xử lý Bộ nhớ cũiig khơiig thiết phải chiếiii hết tồn khơng gian địa khơnií thiết phải xắp xếp Trong cac hệ vi xử lý tồn vài vùnịT Iihố để trống Cần ý IC nhỏ điíỢc tổ chức thành nhớ liệ VI xử lý thời giau thâm uhạp, thòi gian để ghi lihậii thông till CỈIO niỘL 1C nhớ co thố lji, so vối thòi gian tương íliig cho ỉnột IC nhố Đó tồn thời giaii trễ khâu trung gian điện dmig, điện cảm ký sinh troiig qua trùih l;ỉp ráp IC liiih kiên điệu tử khác 1.4.3 Đ ổ th ị th i g ia n củ a nhớ Sự lan truyền tín hiệu phần tử, dù phần tử vi điện tử, ]à ỉiíiii hạn, tức phải tiêu tơn htợng thòi gian định để thơng tin truyền từ phận Iiày sang phặii khác Chính hạn chê nêu tín hiệu trẻn kênh thơng tin Iilid phải tiiâu theo trình tit thời gian Iihât định Để mơ tả trình tự tliòi giaii cac tín hiệu, coi nhớ lù lý tưởng tức khơng có thòi giaii chậm Gọi Ta ìà thòi gian giữ chạm Í.Ú1 liiAii dây địa lan truyền qua đệm vào Các giải niã hàng/cột qtia Tcs mạch khố đặc triíng phần tử nhố Tcs thời gian giữ chậm tín hiệu điều khiển chip select phải lan tniyền qua cổng chọn mạch To thời gian giữ chậm liệu Căn vào sơ đồ ỏ hình 1.16 từ thời điểm xuất hiệu địa xác (tịiili ỏ kênh địa tối lúc liệu ôn định trêu kênh liệii khoảng thời gian là: T4 = Ta + To Nếu giá trị địa đă ổn định kêiah địa tíu hiệu chip select thay đổi để chọn nhó ROM thòi điểm trễ kể từ thời điểm xiiất tíu liiộii chip selec đến thòi điểm liệu ổii định kênh liệii đvíỢc tính giá trị; t2 = Tcs + To Thòi gian giữ chậm t2 thifdng Iihỏ Ta khối điềii khiển chip select (tiĩỢc nối trực tiếp vói đệm Hình 1.16 b đồ thị thòi gian cỉia tín hiệu Vila xét 31 Chươrg KIÊN ĨPÚC HỆ VI x LÝ AJ - 16 ■Vcc A1 - -/Q A2‘ /E1 -4 /12 ■5 e: -6 m m — -/Q6 13 -/Q5 Ra* A2A 1AO Q7Q6Q5Q4Q3Q2Q1Q0 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 11 1 12 -/Q 1 1 11 -/Q3 -/Q 'o ND ■8 - /Q1 /co Vào* 1 1 1 1 1 1 1 1 1 *TỔ hơp E1E2E3=001 “ chon chip *Q - đấu = - mức tích cưc Hình 1.15 Bộ giải mã đẩu vào đẩu 74138 Nói chug thòi gian cầii thiết để từ có tín hiệu địa cliỉ tối lúc có liệu ổn đ.nli gọi thòi giaii thâm nhập Ba tham sơ^ khác t3, tõ, t l cho biết dử ìiệ\i ổn dịìúì điíỢc sau địa đà thay đổi tõ thòi gian ổn định (lữ li-hi tín hiệu c s đă hết tác dụng (vào chê độ thả nổi), t l thòi gian chu kỳ đoc, xác định tơc độ cực đại việc xuất thông tin t\i ROM kênh liệu Đối với Iiliớ RAM kêuh liệu kênh địa giơng nhií nhớ HOIV, RAM đòi hỏi tập hỢp tín hiệu điều khiển việc xuất nhập thơng tin vìo RAM, ví dụ tín hiệu điều khiển R/W =1: xuất thơng tiu R/W = ul ập thơng tin vào RAM Do cấu trúc mạch phức tạp ROM liên đôi với RAM, i ll hiệii kênh phải tn thủ theo trình tự thòi gian chặt chẽ Mơ hình khâii giữ chậm nhỏ RAM đưỢc thể hình 1.17 So vớĩi nơ liình 1.16, mơ hìiih có thêm hai khâu chặm TI - thòi gian giữ chận liệii vào TW - tliòi gian giữ chậm cùa thao tác ghi thơng tin Tín hiệu điều khiển thao tác ghi thông tin vào RAM thông thường xu.n^ cực tính âm phải tồn khoảng thòi gian tơi thiểii tõ để bảo đảni chắn cho việc ghi, dù hố có tố c độ làm việc thấp 32 KỲ THUẬT VI XỬ LÝ V À LÂP TRÌNH ASSEMBLY C H O HỆ VI x LÝ Nliư thao tác ghi thông tin thòi điểm xẩv qiiá trìiih qu;i (íộ từ mức logic xuốiig mức lơgíc tín hiệu R/W Tín phải thòi giaii TW để thâm nhập vào nhố, liệu vào phải thời [Ịian T l để lau truyền tối đầu vào phần tử nhớ Nliư dĩt liệu cầu phải điídc ổn định khoảng thòi giaii t = (T1 -TW) trước xẩy q độ từ mức lơgíc lên mức lơgíc tíu hiệu điểu khiển R/W Dữ liệu phải giữ ổu ctịnh thòi giaii sau xmig RAV kết thúc Giá trị t3 thòi gian hồi phục t hao tác ghi, cho biết thòi gian cần giữ cho địa ổn địiih sau xung R/W kêt tliúc - _ TCS ► ^ TO Data Out f - .—i a) Addr X K ta t2 cs t5 t4 DATA ổn định DATA chưa ổn định xi: b) Hình 1.16 a) Độ trễ thời gian b) đố thị thời gian trễ ROM (EPROM) Cũng đầư vào kênh địa chỉ, tín hiệu chip select cẩn ổii (tịth trước xiiàt ín hiệu RAV Thòi gian điiợc gọi tl tham sơ t l chii cỳ ghi thông tin Đối với phần lốn cac nhớ RAỈvI tĩnh chu kỳ xuất chii kỳ uliip thông tiu Chương KIẾN TRÚC HỆ VI x LÝ 33 (a) Addr ^ < Chọn chip t3 ► — /w - /R s t4 / s 'u - ' , " ^ tữ- > DATA ổn định (b) Hình 1.17 a) Độ trễ thời gian b) đổ thị thời gian trễ RAM - K TV XL ...TS ĐỖ XUÂN TIẾN KỸ THUẬT VI XỬ LÝ VÀ LẬP TRINH ASSEMBLY CHO HỆVIXửLÝ (T b ả n lầ n t h ứ n h ấ t) Q P NHÀ XUẤT BẢN KHOA HỌC VÀ KỸ THUẬT HÀ NỒI -2001 MỤC LỤC ■ • T n g Mở... Cỉuíơníỉ ì KIẾN TRÚC HỆ VI x LÝ ] Tố chức cảa hệ vi xử lý 13 1.2 Tô chức kênh thông tin hệ vi xử lý lõ 1.3 Bộ ahỏ trung tâm ciia hệ vi xử lý 17 1.3.1 Quân lý n h ... 101 Chương THIẾT KÊ' HỆ VI x LÝ CHUYÊN DỤNG 4.1 Trình tự thiết kế hệ vi xử lý chuyên dụng 114 4.2 Thiết kế hệ vi xử lý chuyên dụng 117 4.2.1 Mô tả chức hệ vi xử lý cần thiết k ế