(NB) Giáo trình Kỹ thuật sốvới kết cấu nội dung gồm 12 bài học: Cơ sở kỹ thuật số, các phần tử logic cơ bản, các phần tử logic thông dụng, mạch mã hoá, mạch giải mã, mạch dồn kênh, mạch phân kênh,... Mời các bạn cùng tham khảo Giáo trình Kỹ thuật số được xây dựng trên cơ sở kế thừa những nội dung giảng dạy của các trường, kết hợp với những nội dung mới nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo.
TRƯỜNG CAO ĐẲNG NGHỀ CÔNG NGHIỆP HÀ NỘI KHOA ĐIỆN – ĐIỆN TỬ Chủ biên: VŨ QUANG VINH -*** - GIÁO TRÌNH KỸ THUẬT SỐ ( Lưu hành nội bộ) HÀ NỘI1 2012 LỜI NĨI ĐẦU Trong chương trình đào tạo trường trung cấp nghề, cao đẳng nghề Điện tử dân dụng thực hành nghề giữ vị trí quan trọng: rèn luyện tay nghề cho học sinh Việc dạy thực hành đòi hỏi nhiều yếu tố: vật tư thiết bị đầy đủ đồng thời cần giáo trình nội bộ, mang tính khoa học đáp ứng với yêu cầu thực tế Nội dung giáo trình “KỸ THUẬT SỐ” xây dựng sở kế thừa nội dung giảng dạy trường, kết hợp với nội dung nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo phục vụ nghiệp công nghiệp hóa, đại hóa đất nước, Giáo trình biên soạn ngắn gọn, dễ hiểu, bổ sung nhiều kiến thức biên soạn theo quan điểm mở, nghĩa là, đề cập nội dung bản, cốt yếu để tùy theo tính chất ngành nghề đào tạo mà nhà trường tự điều chỉnh cho thích hợp khơng trái với quy định chương trình khung đào tạo cao đẳng nghề Tuy tác giả có nhiều cố gắng biên soạn, giáo trình chắn khơng tránh khỏi thiếu sót, mong nhận tham gia đóng góp ý kiến bạn đồng nghiệp chuyên gia kỹ thuật đầu ngành Xin trân trọng cảm ơn! Tuyên bố quyền Tài liệu loại giáo trình nội dùng nhà trường với mục đích làm tài liệu giảng dạy cho giáo viên học sinh, sinh viên nên nguồn thơng tin tham khảo Tài liệu phải trường Cao đẳng nghề Công nghiệp Hà Nội in ấn phát hành Việc sử dụng tài liệu với mục đích thương mại khác với mục đích bị nghiêm cấm bị coi vi phạm quyền Trường Cao đẳng nghề Công nghiệp Hà Nội xin chân thành cảm ơn thông tin giúp cho nhà trường bảo vệ quyền Nội dung tổng quát phân bổ thời gian:MĐ 15 Số TT Thời gian Thực Tổng Lý hành số thuyết (Bài tập) 6 Tên chương mục Kiểm tra* Tổng quan kỹ thuật số Các cổng logic 15 11 Biểu diễn hàm đại số logic 4 Biểu thức logic mạch điện 5 Các phần tử logic thông dụng 6 Mạch mã hóa - giải mã 7 Mạch dồn kênh - phân kênh Các phần tử FLIP-FLOP 15 9 Mạch đếm nhị phân 12 10 11 Mạch ghi dịch 12 12 Mạch ADC - DAC 120 48 68 Bộ nhớ bán dẫn Tổng số TRANG MỤC LỤC BÀI : CƠ SỞ KỸ THUẬT SỐ 14 1.1 Khái niệm tín hiệu số, tín hiệu tương tự 14 1.1.1 Tín hiệu số 14 1.1.2 Tín hiệu tương tự 15 1.2 Khái niệm mã hệ đếm .15 1.2.1 Phân loại mã 15 1.2.2 Phân loại hệ đếm 16 1.2.2.1 Hệ thống số đếm thập phân (Decimal) : .16 1.2.2.2 Hệ thống số nhị phân (Binary) 16 1.2.2.3 Hệ thống số bát phân (Octal) 17 1.2.2.4 Hệ thống số thập lục phân (Hexa-decimal) 17 1.3 Thực phép tính chuyển đổi mã .17 1.3.1 Các phép tính hệ nhị phân 17 1.3.1.1 Phép cộng nhị phân 18 1.3.1.2 Phép trừ nhị phân 18 1.3.1.3 Phép nhân nhị phân 18 1.3.1.4 Phép chia nhị phân .19 1.3.2 Chuyển đổi hệ đếm .19 1.3.2.1 Chuyển đổi hệ nhị phân sang hệ thập phân ngược lại .19 1.3.2.2 Chuyển đổi hệ Octal sang hệ thập phân ngược lại 22 1.3.2.3 Chuyển đổi hệ thập lục phân sang hệ thập phân ngược lại 24 1.4 Đại số logic .25 1.4.1 Khái niệm 25 1.4.2 Các tính chất 26 1.4.3 Phương pháp biểu diễn tối thiểu hàm logic 28 1.4.3.1 Phương pháp biểu diễn hàm logic (hàm Boole) 28 1.4.3.2 Các dạng chuẩn hàm Boole 30 1.4.3.3 Phương pháp tối thiểu hàm logic (hàm Boole) 32 1.4.4 Thực số hàm logic .37 1.4.4.1 Rút gọn hàm Boole sau phương pháp đại số 37 1.4.4.2 Rút gọn hàm Boole sau bìa K 37 Bài : CÁC PHẦN TỬ LOGIC CƠ BẢN 38 2.1 Các cổng logic .38 2.1.1 Cổng NOT 38 2.1.2 Cổng AND 38 2.1.3 Cổng OR 39 2.1.4 Cổng NAND (AND+NOT) 40 2.1.5 Cổng NOR (OR+NOT) 41 2.1.6 Cổng XOR (EX_OR) 42 2.2 Khảo sát nguyên lý hoạt động cổng logic 44 2.2.1 Khảo sát nguyên lý hoạt động cổng logic đảo (Inverter) .44 2.2.2 Khảo sát nguyên lý hoạt động cổng AND có ngõ vào 45 2.2.3 Khảo sát nguyên lý hoạt động cổng OR có ngõ vào 46 2.2.4 Khảo sát nguyên lý hoạt động cổng NAND có ngõ vào 46 2.2.5 Khảo sát nguyên lý hoạt động cổng NOR có ngõ vào 47 2.2.6 Khảo sát nguyên lý hoạt động cổng XOR có ngõ vào 48 2.3 Lắp ráp mạch dùng cổng logic 49 2.3.1 Máy phát xung dùng cổng logic 49 2.3.1.1 Máy phát xung đa hài dùng cổng logic TTL 49 2.3.1.2 Máy phát xung kiểu dịch pha dùng cổng logic TTL .50 2.3.2 Mạch Trigger 51 2.3.2.1 Mạch Trigger dùng cổng đảo 51 2.3.2.2 Sơ đồ trigger R-S cổng logic 52 Bài 3: CÁC PHẦN TỬ LOGIC THÔNG DỤNG 54 3.1 Mạch so sánh 54 3.1.1 Sơ đồ mạch 54 3.1.2 Bảng trạng thái 57 3.1.3 Phương trình logic: .58 3.2 Mạch dùng cổng collector để hở 58 3.2.1 Sơ đồ mạch 58 3.2.2 Bảng trạng thái 59 3.2.3 Phương trình logic 59 3.3 Mạch dùng cổng trạng thái 59 3.3.1 Sơ đồ mạch: 59 3.3.2 Bảng trạng thái: 60 3.3.3 Phương trình logic: .61 3.4 Lắp ráp cân chỉnh: 61 3.4.1 Cổng logic không đảo với ngõ collector hở: 61 3.4.2 Cổng logic NAND với ngõ collector hở 62 3.4.3 Cổng logic NOR với ngõ collector hở 63 3.4.4 Mạch logic trạng thái: 64 Bài 4: MẠCH MÃ HOÁ .65 4.1 Giới thiệu mạch mã hoá 65 4.1.1 Khái niệm mã hoá (Encoder) 65 4.1.2 Bảng mã .66 4.1.3 Nguyên lý mã hoá .66 4.2 Mạch mã hoá ngõ vào thành ngõ 66 4.2.1 Sơ đồ mạch 66 4.2.2 Bảng trạng thái 66 4.2.3 Nguyên lý hoạt động 67 4.3 Mạch mã hoá 10 ngõ vào thành ngõ 67 4.3.1 Sơ đồ mạch 67 4.3.2 Bảng trạng thái 67 4.3.3 Nguyên lý hoạt động 68 4.4.Lắp ráp cân chỉnh mạch mã hoá ngõ vào thành ngõ dùng IC TTL 69 4.4.1 Chuẩn bị thiết bị 69 4.4.2 Ráp mạch 69 4.4.3 Cân chỉnh mạch 70 4.4.4 Kết luận tóm tắt mã hóa khảo sát 70 4.5 Lắp ráp cân chỉnh mạch mã hoá 10 ngõ vào thành ngõ dùng cổng logic bản: 70 4.5.1 Chuẩn bị thiết bị 70 4.5.2 Ráp mạch 70 4.5.3 Cân chỉnh mạch 71 4.5.4 Kết luận tóm tắt mã hóa khảo sát 72 Bài 5: MẠCH GIẢI MÃ .73 5.1 Giới thiệu mạch giải mã 73 5.1.1 Khái niệm giải mã 73 5.1.2 Bảng mã decoder n 2n-1 74 5.1.3 Nguyên lý giải mã: .74 5.2 Mạch giải mã ngõ vào thành ngõ 74 5.2.1 Sơ đồ mạch 74 5.2.2 Bảng trạng thái 75 5.2.3 Nguyên lý hoạt động: 76 5.3 Mạch giải mã ngõ vào thành 10 ngõ (Mạch giải mã BCD sang Thập phân) 76 5.3.1 Sơ đồ mạch 76 5.3.2 Bảng trạng thái 77 5.3.3 Nguyên lý hoạt động: 78 5.4 Bộ giải mã từ BCD thành LED đoạn: 79 5.4.1 Sơ đồ mạch: 79 5.4.2 Bảng trạng thái 82 5.4.3 Nguyên lý hoạt động: 82 5.5 Lắp ráp cân chỉnh giải mã từ BCD thành LED đoạn 83 5.5.1 Lắp ráp cân chỉnh giải mã từ BCD sang led đoạn loại Anode chung 83 Bài 6: MẠCH DỒN KÊNH (MUX) 88 6.1 Khái niệm 88 6.1.1 Sơ đồ mạch 88 6.1.2 Nguyên lý hoạt động: 89 6.2 Cấu trúc mạch dồn kênh đường vào đường ra: 89 6.2.1 Sơ đồ mạch: 89 6.2.2 Nguyên lý hoạt động: 89 6.3 Cấu trúc mạch dồn kênh đường vào đường .90 6.3.1 Sơ đồ mạch: 90 6.3.2 Nguyên lý hoạt động: 90 6.4 Một số ứng dụng mạch dồn kênh: .91 6.4.1 Mở rộng kênh ghép: 91 6.4.2 Chuyển đổi song song sang nối tiếp : 91 6.4.3 Dùng dồn kênh để thiết kế tổ hợp : .92 6.5 Lắp ráp cân chỉnh 94 6.5.1 Lắp ráp cân chỉnh mạch dồn kênh đường vào đường 94 6.5.2 Lắp ráp cân chỉnh mạch dồn kênh đường vào đường ra: 95 Bài 7: MẠCH PHÂN KÊNH (DEMUX) 98 7.1 Khái niệm 98 7.1.1 Sơ đồ mạch 98 7.1.2 Nguyên lý hoạt động 99 7.2 Cấu trúc mạch phân kênh ngõ dùng cổng logic 99 7.2.1 Sơ đồ mạch 99 7.2.2 Nguyên lý hoạt động: 99 7.3 Cấu trúc mạch phân kênh ngõ dùng IC CMOS 100 7.3.1 Sơ đồ mạch .100 7.3.2 Nguyên lý hoạt động : 102 7.4 Lắp ráp cân chỉnh .102 7.4.1 Lắp ráp cân chỉnh mạch phân kênh ngõ dùng cổng logic 102 7.4.2 Lắp ráp cân chỉnh mạch phân kênh ngõ dùng IC CMOS 104 Bài 8: MẠCH LOGIC TUẦN TỰ .106 8.1 Giới thiệu mạch logic 106 8.1.1 Khái niệm: 106 8.1.2 Nguyên lý hoạt động chung: .106 8.2 Mạch R - S Flip - Flop .107 8.2.1 Bảng trạng thái: 107 8.2.2 Nguyên lý hoạt động 108 8.3 Mạch J - K Flip – Flop 108 8.3.1 Ký hiệu 108 8.3.2 Bảng trạng thái 108 8.3.3 Nguyên lý hoạt động 108 8.4 Mạch D Flip – Flop 109 8.4.1 Ký hiệu 109 8.4.2 Bảng trạng thái 109 8.4.3 Nguyên lý hoạt động 109 8.5 Mạch T Flip – Flop 109 8.5.1 Ký hiệu 110 8.5.2 Bảng trạng thái 110 8.5.3 Nguyên lý hoạt động 110 8.6 Mạch đếm không đồng .110 8.6.1 Bảng trạng thái 111 8.6.2 Nguyên lý hoạt động 112 8.6.2.1 Nguyên lý hoạt động mạch đếm không đồng nhị phân n bit MOD N = 2n .112 8.6.2.2 Nguyên lý hoạt động mạch đếm không đồng nhị phân n bit MOD N ≠ 2n .113 8.7 Mạch đếm đồng 115 8.7.1 Bảng trạng thái: 115 8.7.2 Nguyên lý hoạt động 115 8.8 Mạch đếm vòng: .117 8.8.1 Bảng trạng thái 118 8.8.2 Nguyên lý hoạt động 118 8.9 Các mạch ghi dịch liệu 119 8.9.1 Bảng trạng thái: 119 8.9.2 Nguyên lý hoạt động 120 8.10 Một số mạch chuyển đổi ứng dụng Flip Flop 121 10 Hình 11.4: Sơ đồ nguyên lý biến đổi A/D theo phương pháp nối mã nhị phân Điện áp vào UA so sánh với điện áp chuẩn dạng rang cưa UC nhờ so sánh SS1 Khi UA>UC ngõ SS1 1, ngược lại ngõ SS1 Bộ so sánh thứ thực ao sánh điện áp rang cưa mass Ngõ so sánh đưa đến cổng AND Xung ngõ UG có độ rộng tỷ lệ với độ lớn điện áp ngõ vào UA, với giả thiết xung chuẩn dạng cưa có độ dốc khơng đổi Cổng AND thứ cho xung nhịp ngõ tồn UG, nghĩa khoảng thời gian 0