Kĩ thuật điện tử số

ĐẶNG VẨN CHUYFT TS ĐẶNG VĂN CHUYỂT KĨ THUẬT ĐIỆN TỬ SÔ' ■ (Tái lẩn thứ năm) NHÀ XUẤT BẢN GIÁO DỤC C hịu trá ch n h iệ m x u ấ t bản: Chủ tịch HĐQT kiêm Tổng Giám đốc NGƠ TRẦN ÁI Phó Tổng Giám đốc k iêm Tổng biên tập v ũ DƯƠNG THỤY Biên tập lần đầu túi bủn : DƯƠNG VÃN BẰNG Biên tập k ĩ th u ậ t: BÙI CHÍ HIẾU Trình bày bìa : TRẦN TIỂU LÂM C hế bán : PHÒNG CHẾ BẢN (NXB GIÁO DỤC) 6T1.2 G T T Ì5 21/280 - 05 Mã số : 7B255T5-TTS CHƯƠNG CÁC HỆ THỐNG SỐ ĐÊM VÀ MÃ 1.1 MỞ ĐẦU Tất quen thuộc với hệ thống số đếm (number system) mà tập hợp có thứ tự 10 kí hiệu đến 9, gọi chữ số, chúng sử dụng để biểu diễn số Hệ thống gọi hệ thập phân.Cơ số hệ thống số đếm 10 (số lượng chữ số riẽng biệt) Bất kỳ số biểu diên tập hợp chữ số Ví dụ: 253,49 biểu thị số với phần nguyên tương đương với 253 phần thập phân tương đương với 0,49 ngăn cách với phần nguyên bằng, dấu phẩy thập phân.Ta cóohững hệ thống số khác Vài hệ thống số thường sử dụng khác hệ đếm nhị phân (binary), số tám (octal) số 16 (hexadecimal) Những hệ đếm hữu dụng hệ thống số máy tính, vi xử lý * Bởi kiến thức hệ đếm rấl cần thiết hệ thống số Các thống số (digital system) hoạt đồng với hệ đếm nhị phân đỏ mội vị trí hai chữ số gọi bit sử đụng để biểu diẻn số Một nhóm gồm bit dược gọi byte nhóm bit gọi nibble Ví vụ 10010001 bytc 1011 nibble Vì hệ thống số điện tử hiểu số số 1, nên thông tin nào, mà thường dạng chữ số, chữ ký tự phải biến dổi thành dạng số nhị phân trước nỏ dược xử lý mạch số Quá trình gọi mã hốa./Nỏi chung mã hóa thống tin xác định chữ chữ số, dấu việc sử dụng ký hiệu khác Các mã dược sử dụng cho lý an tồn để người khác đọc Trong hệ thống số, số lượng lớn mã sử dụng Sự lựa chọn mằ đặc thù phụ thuộc thích hợp với mục đích, ta thảo luận vài mã thường sử dụng Trong hệ thống số, mã khác sử dụng cho hoạt động khác nhau, nhiều phải chuyên đổi từ mã sang mã khác.Để thực mục đích cần phải có mạch chuyển mã, nói chúng sau Nói chung hệ thống số đếm nào, tập có thứ tự ký hiệu - gọi chừ số với luật định nghĩa dùng để thực phép toán cộng, nhân Một tập hợp chữ số tạo số mà nói chung gồm phần - nguyên thập phân, ngăn cách dấu phẩy số (N V = d n - l d n -2 " d l d ’ d - l d -2 - d -m Trong đó: N : M ột s ố b : Cơ sô'của hệ thống sô'đếm n : Sô'chữ s ố phẩn nguyên m : S ố chữ s ố phẩn thập phân dn.j : chữ s ố có nghĩa d.m : chữ s ố nghĩa Và < di < b-1 với i = - m -r n-1 Các chữ số số đặt cạnh vị trí số dó gán trọng lượng hay số quan trọng vài luật xác định trước t Bảng sau cho ta đặc điểm thống số thường sử dụng đếm Hệ đếm Nhị phân C số tám Thập phân Cơ số 16 Cơ số Những ký hiệu sử dụng Trọng lượng gán cho vi trí i Ví dụ 01 ?i ám * 1011,11 01234567 8' 3567,25 10 0-123456789 10' 3974,57 16 0123456789ABCDEF — - - 16' 3FA9,56 1.2 H Ệ ĐẾM N H Ị PH Â N Hệ thống số đếm với số gọi hệ đếm nhị phân Chỉ ký hiệu dược sử dụng để biểu dièn số hệ thống Mồi vị trí chúng số gọi*là bit Hệ thống có số nhỏ hệ đếm (Vì số khơng thể khơng hữu dụng) Nó thống số đếm vị trí, nghĩa tất vị trí gán trọng lượng xác định Một ví dụ số nhị phân là: 101101,10101 Sử dụng trọng lượng đưa bảng ta viết : X + X + X + X 2 + X + X ° + 1x2-! + O x '2 + X 2-3 + o X 2-4 + X '5 = 32 + + + + + + 1/2 + + 1/ÍT+ +1/32 = 45,65625 (thập phân) Bằng cách sử dụng thủ tục số nhị phân dược chuyên dổi thành số thập phân tương đương Sự chuyển đổi lừ thập phân sang nhị phân dược giải thích qua ví dụ sau dây: Ví dụ 1: Hãy chuyên (13)10 (Cơ số 10) sang hệ đếm nhị phân Với số nguyên chuyển đổi thực hiẽn phép chia cho liên tiếp đồng thời giữ lại số dư: Thương Dư 13/2 612 3/2 1 1/2 Số nhị phân dăy số dư đọc từ lần chia cuối lần chia dầu tiên 1 Vậy (13)10 = (1101)2 Ví dụ 2: Hãy chuyển (0,65625)io sàng số nhị phân tương đương Đối với số thập phân chuyên đối thực phép nhân liên tiếp với giữ lại số nguyên dược sinh 0,65625 0,31250 x2 0,62500 0,25000 0,50000 x2 x2 x2 x2 1,31250 0,62500 1,25000 0,50000 1,00000 I 1 Phản lẻ số nhị phân dãy phần nguyên mồi lần nhân kể từ trái sang phải Vậy (0,65625 )10 = (0, 10101)2 Sự chuyển đổi từ số hệ 10 sang hệ cho số thập phân khơng phải ln luồn xác Nói chung lượng gần tưưng đương xác định kết thúc trình nhân điểm mong muốn Nếu số hô 10 cần chuyển sang hộ nhị phân mà có phần nguyên phần thập phân phần nguyên chuyển phương pháp ví dụ 1, phần thập phân dược chuyển sử dụng phương pháp ví dụ cộng kết lại * s ố học nhị phân Chúng ta đéu quen thuộc với phép toán số học phép cộng, trừ, nhân chia cho số thập phân Những phép toán tương tự cố thể thực trẽn số nhị phân Trong Ihực tế số học nhị phản đơn giản nhiều so với số học thập phân bơi liên quan đến hai chữ số Các phép toán cộng, trừ, nhân, chia nhị phản đưực trình bày dây : a) Phép cộng nhị phân : Các luật phép cộng nhị phân dược dưa bảng sau : số hạng 0 1 Số hạng 1 Nhớ 0 Tổng 1 Kết 1 10 rỉa hàng khổng cố nhớ tức nhở 0, hàng thứ tư nhớ dược sinh nghĩa nhở giống với phép cộng thập phùn nỏ cộng với vị trí nhị phân cao Ví dụ: I lãy cộng số nhị phân: 1011 với 1100 0101 với 1111 (1) + 1 0 1 1 0 1 + 1 (!) 1 ( ỉ ) - nhớ 1 ] 0 * b) F hớp trừ nhị phân: Các luật cho phép trừ nhị phân dược dưa bảng sau: số bi trừ 0 1 SỐ trừ 1 Hiỏu số 1 Vay 0 Khi vay 1, hàng thứ 2, số vay để trừ bit nhị phân cao làm phép trừ thập phân Ví dụ: Thực phép trừ nhị phân Cột I I I I ¡ (-) 0 1 1 0 cột vay cột vay Cho nên cột lấy trừ kết nhận lại trừ bit vay Kỹ thuật điện tử thiết kế mạch số sử dụng để thực phép toán số học nhị phân, c ỏ thể sử dụng mạch thiết kế cho phép cộng nhị phân cho mục đích trừ nhị phân đổi toán trừ nhị phân sang cộng nhị phân Điều thực cách sử dụng cách biểu diẻn bù bù hai cho số âm, phép trừ coi phép cộng với số âm c) Cách biểu diễn bù m ột: Trong số nhị phân chủng ta thay mồi bit bit ngược lại ta nhậii số nhị phân khác gọi bù số nhị phân thứ Thực hai số bù bơi số thứ bù số thứ hai Cách sử dụng dể biểu dièn số nhị phân âm Ví dụ (0101)2 biểu diổn (+ 5)10 (1010) biểu clièĩi (-5) Nếu quan sát bit trái mà gọi bít cỏ nghĩa nhất, hai số này, thấy nố cho số dương cho số âm Với số n bit thi số dương lớn biểu diẻn cách số bù (211*1 - 1) số âm - (2n l - 1) Bảng sau cho thấy số bù biểu diẻn số nhị phân bit Từ đố thấy số dương lớn 0111 = + số âm 1000 = -7 thấy có số khổng ()()()() = + 1000 = - Thập phân Bù Bù hai 0000 0001 0010 0011 0100 0101 0110 0111 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1111 -8 -7 -6 -5 -4 -3 1000 1001 1010 1011 1100 1110 1111 -1 J d) Cách biểu diên bù hai: Nếu công thêm vào bù số nhị phân số nhận bù số nhị phân Ví dụ bù hai 0101 1011 Vì 0101 biểu diẻn +5, nên 1011 biểu (liền -5 cách biểu diển bù hai Trong phương pháp bit cố nghĩa (MSB Most significant bit) o số dươiii!c MSB số số âm Với sơ n bit số • Luật cuối luật giữ nguyên trạng thái cho trạng thái đệm Lúc trạng thái đêm phải có đường chuyển trạng thái An-1 \ V Thanh ỳ ghi Tín hiệu \ ROM An An+m-1 Db Db+m-1 17 Hình 11.1 Sơ đổ thực logic trình tự dùng ROM Với cách tổ chức đầu vào,đầu ROM vừa trình bày mồi nhớ ROM thông tin trạng thái mởi hàm tính từ trạng thái ứng với giá trị tín hiệu vào Để thực ROM sau tối thiểu hoá m ã hoá trạng thái trong, ta lặp lại bảng chuyên.trạng thái với trạng thái mã hố với giá trị tín hiệu vào gọi bảng thật ROM Trạng thái tín hiệu vào địa ROM tín hiệu trạng thái tín hiệu ROM Ví dụ: Ta có hệ tối thiểu cho bảng chuyển trạng thái hình 11.2 1Ọ Hàm Trạng thái X=0 X= s, Sz Trạng thái So (000) s, (001) ¿ (0 ) S3 (0 1 ) s4 ( 100) §5(101) Sô ( 1 ) X=0 X=1 1 0 1 0 s4 s4 s5 S3 s4 s5 s5 S6 So So So Hình 11.2 Bảng chuyển trạng thái (số nhị phân bôn cạnh trạng thái mã trạng thái) Bảng trạng thái cần lập lại để thực hiên ROM cho hình 11.3 Với hệ ta cần phải có 16 địa ROM, địa bit, ta cần tín hiệu đầu để thiết lập Flip-Flop ghi trạng thái Đối với cố nhiều trạng thái mạch ROM cố thể khống dủ số chân cho tin hiệu vào, tín hiệu trạng thái Một giải pháp tốt trường hợp phân giải hệ thành nhiều hệ nhỏ thực nố ROM có sàn Đia chi ROM Đầu ROM z d2 d, d0 X Q: Qi Qo 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 1 1 l 1 0 1 1 1 1 1 1 1 1 0 1 1 0 0 0 0 1 X X 0 0 l 1 0 0 1 X X X X X X Hình 11.3 Bâng thật ROM 1 0 0 X X 293 Thực PLA PLA mạch có nhiều đầu vào có cấu trúc hàm dạng tuyển chuẩn (AND - OR) Trong có nhiều mạch AND nhiều đầu vào (cả đảo khống đảo) sau đố mạch OR đáu mạch AND Với PLA ta thực hàm dạng AND - OR tuỳ ý với số số tín hiệu vào giới hạn số tín hiệu vào mạch PLA Nguyên tắc chung thực hệ logic trình tự dùng PI^A ta phải tiến hành tối thiểu hoá trạng thái mã hoá trạng thái trước Tiếp đến ta thực tối thiểu hoá hàm hàm kích thích cho FlipFlop Sau đố chưưng trình hố PLA tương ứng Cũng trường hợp thực ROM, sử dụng Flip-Flop D (thanh ghi) dể ghi trạng thái Đầu vào PI j \ tín hiệu vào (giả thiết cố n tín hiệu) đầu Flip-Flop D lưu giữ trạng thái (giả thiết m Flip-Flop cho M (2m) trạng thái Đầu PLA tín hiệu tín hiệu kích thích Flip-Flop D Sơ dồ chung dể thực hệ logic trình íự dùng PLA chí trẽn hình 11 4a Tín hiệu vào ) Do Db-J Xo Xn-Ị - - V /> Thanh Till hiệu PLA Xn Xn+m- Db Db+m- > ghi Hình 11.4(a) Sơ dồ thực hệ logic Irinh tự Trong nhiều trưởng hợp, hàm hàm chuyển trạng thái tối thiểu cố số biến vào vưọl số dầu vào PLA Trong trường hợp 294 này, ta sử dụng số dầu PLA dưa quay trở vé đầu vào làm cho dầu cuối thực hiên dược hàm phức tạp Ví dụ để thực hàm Dj = X Q 2Q i Q o + X Q Q + X Q 2Q0 + Q1Q0 Với PLA có dầu vào cho mạch AND đầu vào với mạch OR, ta thực sau: Di = Di + D p Du = X Q Q 1Q0 + X Q Q D |2 = X Q Qo + Q , Q o Với Di, Dị 1, D 12 đẽu đầu PLA Dll, D 12 đưa quay đầu vào để thực Dị Biến dạng PAL Để thực hệ logic trình tự dùng PAL, PAL cố thêm Flip-Flop ghi thỏng tin đầu PAL Đầu Flip-Flop đưa quay làm đầu vào cục bên PAL; Đầu PAL có thêm mạch trạng thái phép tín hiệu di hay khơng Hình 11.4(b) vẽ phần PAL Hình 11.4(h) Một phần PAL cò Flip-Flop Với PAL loại ta cỏ thể sử dụng đầu Flip-Flop đưa ngược lại làm dầu vào trạng thái Điẻu cho phép giảm số chân nối làm dầu vào mạch PAL 11.2 T H ự C H IỆN HỆ LOGIC TRÌNH T ự D Ù N G BỘ ĐẾM Vì đếm hệ logic trình tự thay đổi nhờ xung vào nhờ nạp lại giá trị cho Flip-Flop nơn ta cố thể sử dụng bô đếm để thực hệ logic trình tự cố số trạng thái khơng lởn số đếm Giả thiết trạng thái đếm n Nếu khổng có tín hiệu vào nỏ giữ nguyên trạng thái n dỏ Nếu cố tín hiệu vào đếm trạng thái nỏ tăng thốm thành phần n+1 Nếu có tín hiệu xoá nỏ trạng thái đầu trạng thái Nếu có tín hiệu nạp mã trạng thái cần nạp (ví dụ m) nỏ chuyển đến trạng thái cần nạp Đổ hình trạng thái mạch đếm dược cho hình 11.5a đổ hình trạng thái xét hệ trạng thái n Ilình 11.5(a) Đổ hình chuyến trạng thái hộ đếm Để tổng hợp hệ logic trinh lự từ đếm dầu tiên ta phải tối thiểu hốa trạng thái mã hoá trạng thái hệ Tiếp dến dựa vào bảng chuyển trạng thái lối thiểu dã mã hóa ta lâp bảng chuyến trạng thái cho đếm Các hàm bảng tín hiệu đếm, xốa, nạp giá trị mã cần nạp Đế làm ví dụ la xét việc tổng hựp hệ logic trình lự cỏ bảng chuyến trạng thái tối thiếu cho hình 1.5b Trong bảng mã nhị phân ghi bên cạnh trạng thái Irong mã trạng thái tương ứng 2% Trạng thái Hàm X=0 X= X=0 X= Trạng thái hiộn So (000) Sj s, s, (001) % s4 $ ,( 010 ) s4 s4 s, (011 ) Ss s, s ( 100) s5 So So Ss(lOl) So Sơ(Ị 10) Hình 11.5(h) Bang chuyển trạng thái hẽ Bàiiíi chuyển trạng thái bổ dếm cho hình 1 , dây z hàm hê; CLR đảo tín hiệu xỏa đếm; LD đảo tín hiệu diều khiến nạp bố đêm; A, B, c dầu vào mã cần nạp cho đếm Ta có dẩu vào hệ mã hỏa mã có bit; X tín hiệu vào q0, qi, q trạng thái tại; Qo, Q), Q trạng thái tiếp theo; EN tín hiệu cho phép đếm X 42 qi qo Q2 Ql Qo z HN CLR LD c 0 0 0 0 1 0 1 1 1 0 1 1 0 X B X 1 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 0 1 1 1 0 0 0 1 0 0 1 X X X X X X X X X 1 1 0 0 0 0 1 0 0 1 0 0 1 X X X X ĩ 1 1 0 l 0 0 1 1 1 1 0 0 0 0 0 1 X X X t X X X X X A X í X X X X 0 0 1 1 X X X X X X X X X Hình 11.6 Bang chuyến trạng thái hộ đếm vSau cố hảng chuyên trạng thái cúa bỏ đếm ta cần phải tiến hành tối thiểu hỏa hàm thực hàm tín hiệu diều khiển bơ 297 dấm thực uó mạch logic rời rạc, ta thực hộ tổ hựp ROM PLA nêu Khi dùng bố đếm để thực hiộn logic trình tự thi số tín hiệu điéu khiển đếm nối chung nhiều số tín hiệu kích thích FlipFlop ghi thống tin kiểu D Phương pháp chí có lợi chuyển trạng thái tuân theo quy luật tăng giảm đếm tín hiệu diéu khiển giảm rõ rệt ta khống cần nạp trạng thái Việc dạt trưởng hợp khéo léo q trình mã hố trạng thái khồng phải có 11.3 THựC HIỆN HỆ LOGIC TRÌNH T ự NHỜ CÁC THIẾT BỊ LOGIC CHƯƠNG TRÌNH HOA ĐƯỢC Ngồi việc thực hệ logic trình tự, chúng ĩa ln phải thực mạch đưa tín hiệu vào, mạch đệm số liệu Trong hộ lơeic trình tự, chúng ía luỏn cần m ột hệ tổ h ợ p m ột hệ ghi thỏng tin K hi sử dụng PAL cố Flip-Flop, hệ logic trình tự cố thể dược thực PAL Lúc giới hạn số chân vào mạch Do công nghẹ phát triển, ngày người ta dã dưa vi mạch mà bên dã có mạch đệm vào ra, mạch diéu khiến chương trình hố mạch bên nhiều mạch module giống hệt tổ chức nối vởi mà thân nối chưưng trình hố Mồi Module mạch lại ma trận cỏ thể chương trình hố dược PAL có Flip-Flop Nhừng vi mạch dược gọi thiết bị logic chương trình hố Với thiết bị này- việc tống hợp hệ logic trinh tự luân theo trinh ĩự thực hẹ PAL số dầu vào dạng hàm cỏ thể thực thuận lợi Hiên có nhiéu thiết bị logic chương trình hốa dược (Program ab le Logic Device: PLD) Chúng ta mồ tả cách tóm tắt loại PLD dang dùng nhiều Altera MAX, Actel Xilinx Altera MAX Altera MAX mạch gồm nhiều khối mảng logic (I AB: liOgic Array Block) cỏ khả mở rộne chức AND đến 35 dầu vào 298 Mối LAB nhiều tế bào Altera.cỏ thể chương trình hốa để nối với Đầu vào mồi Altera mối LAB lại chương trình hỏa dể nối sang LAB khác thơng qua mạch nối bẽn (Programable Interconnect Array: PIA) Mồi tế bào Altera có dạng hình 11.7 N gồm ma trận AND dầu vào chương trình hốa được, sau nỏ ma trân OR tám đầu vào chương trình hóa Đáu mồi mạch OR có mạch đảo cỏ điều khiển thực hiên dạng XOR Tín hiệu cỏ thể qua không qua Flip-Flop D nhờ mạch MUX dần đến mạch trạng thái Flip-Flop dược xỏa nhờ tín hiệu dược tổng hợp từ ma trận AND Điêu khiển nhịp cho FlipFlop diều khiển trạng thái lựa chọn {Ìiột tín hiệu tổng hợp từ ma trận AND từ bên ngồi nhờ MUX nhịp Tín hiẽu từ sau Flip-Flop mạch trạng thái (là trạng thái tại) đưa ma trận AND thòng qua MUX phản hồi CLK 1lình 11.7 Một tế bào Altera Mạch Altera MAX EPM 5128 cho hình 11.8 Actel Altera cố thể hiểu hộ mạch có cấu trúc ma trận mạch cổng cỏ chương trình hố phần hay trường Nỏ hiểu PLA cố thể chương trình hố thêm trường (FPLA: Field PLA) cấu trúc gồm mạch* đệm vào ra, module logic mạch nối chương trình hố dược Các module logic xếp thành hàng xen hàng mạch nối chương 1rình 299 hố cho phép tạo sư nối module với đệm vào theo ý muốn Môi module logic mạch tổ hợp cỏ X đấu vào đầu chương trình hố dược vé số dầu vào cấu trúc hàm cụ dạng AND/OR OR/AND Bằng cách chương trình hố dường nối module la cố thể tạo mạch tổ hợp nhiều dạng khác Sợ đổ khối Actel cho hình 11.9 Hình 11.8 ßo đêm /éo ra, m ạch/oqic thù’vã chương trịnh n ố _ 'S* Đ4 | [*'5 ?! § B õ đ ê m vào r đ , m a c h / ỗ g ì c T h iïïâ chư ng trin h hóa _ Các khối lõgic Ca'c đưỡn g nơi Hình 11.9 Cấu trúc Actel Cilinx Cilinx cỏ cấu trúc mảng tế bào logic (I^ogic Cell Array: LCA) dùng cồng nghê RAM CMOS để thuận tiện cho chương trình hố lại Mối Cilinx bao gồm mảng khối logic định hình (CLB: Configurable Logic Block) nối với nhờ đường nối chương trình hố đặt thành ma trận dường nối, khối vào (IOB: Input Output Block) Mồi khối vào IOB có sơ đổ cho hình 11.10 301 Điểu k h iể n p h u b in g chưdng trĩn h o u r ĨN V TS IN \/ OUTPUT SOURCE SLEW R A TỄ 'CC P A S S IV E PU LL UP C ho phép Ũ ẩu ĩo I r c iiế p Vào có đệm X óa c h n g H ình 11.10 Một IO B củ a Ciỉinx Trong hình tín hiệu OUTlNV, TS, OUT, SR, PULL điéu khiển chương trình (từ hàm mạch) Mồi khối logic định hình (CLB) dược biếu diẻn sơ đổ hình 11 11 X y Afhìp Chophép- Hình 11.11 Một CLB Cilinx 302 MỤC LỤC T ran g Chương ! CÁC HỆ THỐNG s ố ĐẾM VẢ MẢ 1.1 M dầu 1.2 Hệ đếm nhị phàn i Hệ đếm sô tám 1.4 Hệ đếm số 16 (H exadecim al) 1.5 Các sỏ c ố dâu 1.6 M ã Chương 13 15 17 19 NHŨNG KHÁI NIỆM c BẢN CỦA ĐIỆN TỬ s ố 2.1 M đầu 22 2.2 Các tin hiệu số 23 2.3 2.4 2.5 2.6 2.7 25 28 32 33 34 Các m ạch sổ Các phép toán NA ND NOR Phép tốn E xclusive - OR (cơng có loại trừ XOR) Các ví dụ vẻ IC chứa cổng logic Đ ại sơ Boole Chương ĐẠC TÍNH CHIJYEN MẠCH CỦA CÁC THIẾT BỊ BÁN DAN 3.1 3.2 3.3 3.4 3.5 3.6 M đầu Đ ặc tinh chuyển m ạch diode hán dẫn D iode Schotlky Đ ặc tính chuyển m ạch transistor lưỡng cực (Bipolar) T ransistor schottky Transítor hiệu ứng tnrờng 39 40 43 44 50 51 Chương CÁC HỌ LOGIC s ố 4.1 M dầu 4.2 Các đặc tính nhừng IC số 4.3 R esistor - Transistor Logic (RTL) (logic điện - tranzito) 4.4 D ừect coupled transistor logic (DCTL) (logic dùng tranzito nôi trực tiếp) 4.5 Integrated - Injection Logic (I2L) (Logic tiêm dòng) 4.6 D iode transistor logic (DTL) 4.7 Logic ngưỡng cao (HTL) 4.8 Transistor - transistor logic (TTL) 4.9 Schottky TTL 4.10 54/74 TTL ’ 4.11 Em itter - coupled logic (ECL) (Logic ghép Em itter chung) 4.12 M OS logic 4.13 CMOS logic 4.14 G iao diện CMOS TTL 4.15 Logic ba trạng thái (TRI-STATE logic) 4.16 Tổng kết 52 53 58 61 62 67 73 74 79 79 81 86 89 94 96 99 Chương THIẾT KẾ CÁC HỆ LOGIC T ổ Hộp 5.1 M dầu 5.2 Các phương pháp biểu diẻn hệ tổ hợp 5.3 Các phương pháp tối thiểu hóa hàm logic tổ hợp 101 102 111 303 5.4 Thiết kế hệ tổ hợp 5.5 Vấn (Jề thời gian thiết kê hệ tỏ hợp I 25 I 54 Chương CÁC MẠCH MSI DÙNG CHO THIỂT KẾ HỆ TÓ HỢP 6.1 6.2 6.3 6.5 6.6 Mở đầu Các m ảng logic lập trinh Khóa Steering Logic Bơ dồn kênh/B ô chọn Bộ giải m ã/B ô phân kênh Các cổng trạng thái hở collector 165 166 i 77 1K6 189 196 Chương : FLIP-FLOP 7.1 7.2 7.3 7.4 7.5 M ạch lật RS RS có nhịp M ạch lật D M ạch lật T M ạch lật JK 7.6 ứ n g dụng JK m ạch tạo xung hổ 203 205 206 209 210 213 Chương : HỆ LOGIC TRÌNH T ự 8.1 Khái niêm 8.2 Các phương pháp hiểu diẻn hệ trình tự 8.3 So sánh h ệ M ealy hệ M oore 8.4 Tham số thời gian tín hiệu 8.5 Tin hiệu nhịp có rơng hẹp nhịp nhiẻu pha 8.6 Vân đề lệch bố 8.7 Sự m ất cân dông đầu vào khơng bơ 8.8 Những hệ có m ạch nhịp cục bô 214 216 226 227 229 232 234 236 Chương : CÁC HỆ LOGIC TRÌNH T ự THƯỜNG GẬP 9.1 9.2 9.3 9.4 Thanh ghi đệm Bô đốm Tổ chức BUS Các bồ n h 241' 245 250 252 Chương 10 : TổNG HỢP HỆ LOGICTRÌNH T ự 10.1 10.2 10.3 10.4 10.5 Xây dựng biểu diẻn hè logic trình tự Tối thiểu h ó a trạng thái ưong hệ Mã hóa trạng thái Việc chọn loại Flip-Flop thực Phân tích hệ logic trình tự 265 268 276 279 284 Chương 11 : T H ựC HIỆN HỆ LOGIC TRÌNH T ự D ựA TRÊN MẠCH TÍCH H ộp CỠ LỚN 11.1 Tổng hợp hệ logic trình tự nhờ m ạch logic chương trình hóa 11.2 Thực hệ logic trình tự dùng bơ đếm 11.3 Thực hệ logic trình tự nhờ thiết bị logic chương trình hóa 304 291 296 298 ... dương cho số âm Với số n bit thi số dương lớn biểu diẻn cách số bù (211*1 - 1) số âm - (2n l - 1) Bảng sau cho thấy số bù biểu diẻn số nhị phân bit Từ đố thấy số dương lớn 0111 = + số âm 1000... dươiii!c MSB số số âm Với sơ n bit số dương lớn mà biểu diển dạng bù (2n_1 -1) số âm -2n_1 Bảng mục (c) đưa số bù hai biểu diễn số nhị phân bit Từ thấy số dương lớn 0111 = + số âm 1000 = -8, có số 0000... bytc 1011 nibble Vì hệ thống số điện tử hiểu số số 1, nên thông tin nào, mà thường dạng chữ số, chữ ký tự phải biến dổi thành dạng số nhị phân trước nỏ dược xử lý mạch số Quá trình gọi mã hốa./Nỏi