Tài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọcTài liệu về mạch khuếch đại và mạch lọc
Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM BÀI 1: MẠCH KHUẾCH ĐẠI I MẠCH KHUẾCH ĐẠI ĐO Mục đích Khảo sát mạch khuếch đại đo thực tế Khảo sát ảnh hưởng lệch cân mạch khuếch đại vi sai Khảo sát mạch khuếch đại làm việc chế độ Mode chung – Common mode Các thiết bị cần dùng thí nghiệm, gồm: Máy phát tín hiệu tần thấp (Sin, xung vng) có dải tần từ 20Hz đến 20KHz Oscilloscope kênh Bộ thí nghiệm Biosignal Processing Circuits Cơ sở lý thuyết Mạch khuếch đại đo dùng thí nghiệm gồm có tầng khuếch đại vi sai, tầng khuếch đại cuối Sơ đồ nguyên lý chi tiết mạch khuếch đại đo mơ tả nội dung thí nghiệm Tầng khuếch đại vi sai Tầng mạch khuếch đại đo mạch khuếch đại vi sai, có hai đầu vào nối trực tiếp với hai đầu vào khơng đảo hai khuếch đại thuật tốn với mục đích tăng trở kháng vào mạch Hình vẽ sơ đồ nguyên lý tổng quát mạch khuếch đại đầu P1 + U A741 R Uvvs R Urvs R3 + P2 U A741 - Hình 1: Sơ đồ nguyên lý tổng quát mạch khuếch đại đầu Hệ số khuếch đại vi sai tính sau: U R K vs rvs 1 (Với R3 = R1) U vvs R2 Tầng khuếch đại cuối Tầng khuếch đại cuối làm nhiệm vụ khuếch đại tín hiệu từ tầng khuếch đại vi sai trước mạch khuếch đại đo Hình vẽ sơ đồ nguyên lý tổng qt tầng khuếch đại cuối Bài thí nghiệm mạch khuếch đại mạch lọc Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM R R Uvvs Ur P4 U A741 + R3 - P3 R Hình 2: Sơ đồ nguyên lý tổng quát tầng khuếch đại cuối Mạch làm việc chế độ khuếch đại vi sai Nếu đưa tín hiệu vi sai vào hai đầu vào hình vẽ 2, hệ số khuếch đại mạch là: R Ur K vs (với điều kiện R1 = R3, R2 = R4) Uvvs R1 Mạch khuếch đại làm việc chế độ Mode chung Nếu nối tắt P3-P4 mạch làm việc chế độ Mode chung Khi tín hiệu vào mạch biểu diễn sau: R R Ur Uv + R3 U A741 - R Hình 3: Sơ đồ nguyên lý tầng khuếch đại cuối làm việc chế độ Mode chung Ur nhỏ so với hệ Uv số khuếch đại Kvs, nhỏ cỡ (-80dB) – (-100dB) (10 -4 – 10-5 lần) Đặc trưng khác hai chế độ khuếch đại vi sai Mode chung thể tỷ số nén Mode chung CMRR (Common Mode Rejection Ratio) K CMRR vs (Giá trị 10.000 100.000 tương ứng với 80dB 100dB) K cm Nội dung thí nghiệm Sơ đồ nguyên lý mạch khuếch đại đo Trong trường hợp này, hệ số khuếch đại Mode chung là: K CM Bài thí nghiệm mạch khuếch đại mạch lọc Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM +E R + - IC P3 U A741 R R 1K -E R 100K C R K R 10 VR 16K 5K R 16 2 K -E 22K IC U A741 R 18 100 33K R 12 K + P1 - +E +E C IN S1 Uv S3 C R 100K VR 1K S2 R 11 -E R 14 1K 2 K R 17 K 16K R 13 U A741 P4 +E C Tầng tạo cặp tín hiệu đảo pha R 15 22K S4 7 K IC 2 R P2 + R 1K - R K Tầng khuếch đại vi sai VR 1K Tầng khuếch đại cuối Hình 4: Sơ đồ nguyên lý mạch khuếch đại đo Chú ý: + Chuyển mạch S1 dùng để tạo chế độ làm việc khác Các chuyển mạch S2, S3, S4 tạo lệch cân mạch khuếch đại cuối trình khảo sát sơ đồ mạch thí nghiệm + Trong hình vẽ có phần mạch “tầng tạo cặp tín hiệu đảo pha” Do tín hiệu dùng từ máy phát tín hiệu đơn mà mạch khuếch đại vi sai cần cặp tín hiệu đảo pha điểm P1 P2 Nên cần lắp thêm mạch tạo cặp tín hiệu đảo pha Trong sơ đồ mạch thí nghiệm, giá trị linh kiện chọn để cho biện độ tín hiệu P1 P2 gần biên độ tín hiệu Uv Vì vậy, tính tốn hệ số khuếch đại mạch coi U P1m = UP2m = UVm.? Các bước thí nghiệm Nối đầu máy phát tín hiệu vào kênh CH1 Oscilloscope tới đầu IN tầng tạo cặp tín hiệu đảo pha Bật công tắc nguồn xoay chiều vị trí ON Bật cơng tắc nguồn chiều mạch khuếch đại đo vế vị trí ON Điều chỉnh tín hiệu từ máy phát tín hiệu có biên độ 50mV, tần số 1.000Hz Dùng que đo kênh CH2 Oscilloscope đo tín hiệu điểm P3 (U IC1), P4 (Ura IC2) Ura toàn mạch (OUT) Khi vị trí chuyển mạch biến trở vị trí sau: a Trường hợp 1: Khi VR1, VR2, VR3 vị trí (có R nhỏ nhất) vị trí chuyển mạch sau: (tại trường hợp tổ hợp vị trí chuyển mạch S1, S2, S3, S4: khảo sát vẽ lại dạng tín hiệu điểm P3, P4 Ura Oscilloscope) Lưu ý: Đo xác biên độ tín hiệu điểm 1) Mạch khuếch đại đo làm việc chế độ cân Khi: S1 S2 S3 S4 Bài thí nghiệm mạch khuếch đại mạch lọc OUT U r Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM 2) Mạch khuếch đại đo làm việc chế độ vi sai Khi: S1 S2 S3 S4 3) Mạch khuếch đại đo làm việc chế độ vi sai lệch cân khuếch đại cuối Khi: S1 S2 S3 S4 4) Mạch khuếch đại đo làm việc chế độ vi sai lệch cân khuếch đại cuối Khi: S1 S2 S3 S4 5) Mạch khuếch đại đo làm việc chế độ Mode chung Khi: S1 S2 S3 S4 5) Mạch khuếch đại đo làm việc chế độ Mode chung lệch cân nhiều Khi: S1 S2 S3 S4 7) Mạch khuếch đại đo làm việc chế độ Mode chung lệch cân khuếch đại cuối Khi: S1 S2 S3 S4 8) Mạch khuếch đại đo làm việc chế độ Mode chung lệch cân khuếch đại cuối Khi: S1 S2 S3 S4 b Trường hợp 2: Để vị trí chuyển mạch trạng thái (4) (trong trường hợp 1) để VR3 = max, thay đổi giá trị VR1, VR2 trường hợp sau: Khi: VR1 = max VR2 = Khi: VR1 = max VR2 = max Khi: VR1 = VR2 = max Bài thí nghiệm mạch khuếch đại mạch lọc Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM c Trường hợp 3: Để chuyển mạch vị trí sau: Khi: S1 S2 S3 S4 VR1 = min, VR2 = min, VR3 = Tăng dần biên độ tín hiệu vào từ máy phát Quan sát hình Oscilloscope Ur bắt đầu méo Hãy: Vẽ dạng tín hiệu Ur Ghi lại giá trị biên độ tín hiệu đầu vào IN Báo cáo thí nghiệm Vẽ dạng tín hiệu đo P3, P4 Ur ứng với trường hợp (trường hợp 1, trường hợp 2, trường hợp 3) Tính hệ số khuếch đại tầng khuếch đại vi sai mạch khuếch đại đo theo số liệu đo ứng với trường hợp tổ hợp khác công tắc S1, S2, S3, S4 So sánh với số liệu tính theo cơng thức Tính hệ số nén tín hiệu Mode chung tầng khuếch đại cuối trường hợp cơng tắc S2 vị trí theo số liệu đo (với tất trường hợp công tắc) II MẠCH KHUẾCH ĐẠI CÁCH LY QUANG Mục đích Khảo sát mạch khuếch đại cách ly quang Tính hệ số khuếch đại mạch theo lý thuyết theo thực nghiệm So sánh hai kết Các thiết bị cần dụng thí nghiệm, gồm: Máy phát tín hiệu tần thấp (Sin, xung vng) có dải tần từ 20Hz đến 20KHz Oscilloscope kênh Bộ thí nghiệm Biosignal Processing Circuits Cơ sở lý thuyết Mạch khuếch đại cách ly quang sử dụng phần tử photocouple để cách ly tín hiệu điện hai tầng khuếch đại Tín hiệu điện áp khuếch đại IC1 chuyển đổi thành tín hiệu quang nhờ photocouple OC1, sau tín hiệu quang biến đổi lại thành tín hiệu điện nhờ photocouple OC2 Sơ đồ nguyên lý tổng quát mạch khuếch đại cách ly quang IN Uv U A741 + OC1 +E R +E R B Ib U A741 OUT Ur Ia + A - OC2 R a R R b Hình 5: Sơ đồ nguyên lý tổng quát mạch khuếch đại cách ly quang Bài thí nghiệm mạch khuếch đại mạch lọc Bộ môn Vật Lý KTYS Trường ÑHBK Tp.HCM U A Uv UB Ur ; Ib Ra Ra Rb K Rb Rb Uv Ia = Ib ta có U r K Ra U r Ra Từ ta tính hệ số khuếch đại: K U v Rb Nội dung thí nghiệm Sơ đồ nguyên lý Mạch khuếch đại cách ly quang (Optoisolation Amplifier) Dòng Ia Ib tính sau: Ia +E1 IN U A741 + -E1 R 19 10K C 1nF R 23 1K R 24 +E2 +E1 10K -E2 B - R 20 OUT U A741 + 10K VR 5k -E1 R 21 R 22 10K 10K +E2 -E2 Hình 6: Sơ đồ nguyên lý mạch khuếch đại cách ly quang Các bước thí nghiệm Bật cơng tắc nguồn xoay chiều vị trí ON Bật cơng tắc nguồn chiều mạch khuếch đại cách ly quang vị trí ON Đưa tín hiệu Uv có biên độ 500mV, tần số 1.000Hz từ máy phát vào đầu vào IN Mắc que đo CH1 Oscilloscope vào đầu IN, kênh CH2 vào đầu OUT mạch a Để biến trở VR4 vị trí (cận trái) sau tăng dần biến trở max (cận phải) Quan sát dạng tín hiệu hình Oscilloscope Vẽ dạng tín hiệu ứng với thay đổi biến trở VR4 số vị trí b Để biến trở VR4 vị trí gần min, tăng dần biên độ tín hiệu vào Quan sát hình Oscilloscope Hãy vẽ dạng Ur, đo biên độ Uv Ur Để biến trở VR4 vị trí gần max, tăng dần biên độ tín hiệu vào Quan sát hình Oscilloscope Hãy vẽ dạng Ur, đo biên độ Uv Ur Báo cáo thí nghiệm Vẽ dạng tín hiệu, đo biên độ Uv Ur trường hơp a b Tính hệ số khuếch đại mạch theo thực nghiệm so sánh với lý thuyết Giải thích méo dạng tín hiệu thay đổi biến trở VR4 Bài thí nghiệm mạch khuếch đại mạch lọc Bộ môn Vật Lý KTYS Trường ĐHBK Tp.HCM BÀI 2: CÁC DẠNG MẠCH LỌC I MẠCH LỌC THƠNG THẤP Mục đích Tìm hiểu nguyên lý làm việc, khảo sát đặc tuyến tần số mạch lọc thông thấp bậc (2 cực) sử dụng IC thuật toán – IC 741 Các thiết bị cần dùng thí nghiệm, gồm: Máy phát tín hiệu (dạng hình sin) tần số thấp có dải tần từ 20Hz đến 20KHz Oscilloscope kênh Bộ thí nghiệm Biosignal Processing Circuits Cơ sở lý thuyết Mạch lọc thông thấp thiết kế qua tất tần số có giá trị nhỏ tần số cắt (fc), ngược lại với tần số lớn tần số cắt fc bị triệt tiêu Hình vẽ mơ tả đặc tuyến tần số lý tưởng đặc tuyến tần số thực tế lọc thông thấp K K(dB) 3dB fB f fC fB fC f a) Đặc tuyến lý tưởng b) Đặc tuyến thực tế Hình 1: Đặc tuyến lý tưởng thực tế lọc thông thấp Trong thí nghiệm, khảo sát mạch lọc thông thấp ButterWorth cực (bậc 2) Ở ta bắt gặp thuật ngữ “cực”, số cực lọc xác định số lượng mạch RC mạch lọc Đối với lọc ButterWorth, cực ứng với độ dốc đặc tuyến 20dB/decade Yêu cầu hệ số truyền đạt mạch lọc thông thấp bậc – ButterWorth K