tran van cuong buoi 11 chuong 5 mach to hop tt 5382 4234

NHẬP MÔN MẠCH SỐ CHƯƠNG 5: MẠCH TỔ HỢP – CÁC MẠCH KHÁC Nội dung  Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)  Mạch dồn kênh (Multiplexer)/ Mạch chia kênh (Demultiplexer)  Thiết kế mạch logic sử dụng Mux  Mạch tạo Parity/ Mạch kiểm tra Parity  Mạch so sánh (Comparator) 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX  Cách thực LUT (Look-up table) - Sử dụng MUX để chọn giá trị (hằng số) từ LUT Ví dụ: Thiết kế mạch XOR sử dụng MUX 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX  Giải pháp slide trước khơng hiệu phải sử dụng MUX 4-to-1  Nhận xét: 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX  Ví dụ: Hiện thực mạch với bảng thật sau MUX cổng khác 11/2/2017 A B X 0 1 1 1 Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX  XOR ngõ vào thực MUX 2-to-1 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX  Ví dụ: Hiện thực mạch với bảng thật sau MUX cổng logic khác 11/2/2017 A B C X 0 0 1 0 1 1 0 1 1 0 1 1 - Với A ngõ vào điều khiển - Với C ngõ vào điều khiển Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX Biểu thức Shannon  Bất kì hàm Boolean f(w1,w2, …, wn) viết dạng: f(w1,w2, …, wn) = 𝑤1*f(0,w2, , wn) + w1*f(1, w2, …wn) 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved Thiết kế mạch logic sử dụng MUX Biểu thức Shannon  Ví dụ 1: f(w1,w2, w3)= w1w2 + w1w3 + w2w3  Phân tích hàm theo biến w1: f(w1,w2, w3)= w1(w2 + w3) + 𝑤1(w2w3) f w1=1 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved f w1= Thiết kế mạch logic sử dụng MUX Biểu thức Shannon 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 10 Mạch tạo/kiểm tra Parity bit  Hai loại Parity bit: Bit chẵn (Even parity bit - Be): Be = tổng số bit chuỗi bit (kể Be) số chẵn Bit lẻ (Odd parity bit - Bo): Bo = tổng số bit chuỗi bit (kể Bo) số lẻ 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 17 Nhắc lại: Cổng logic XOR, XNOR  XOR = Exclusive OR Ngõ số ngõ vào lẻ X = A B  XNOR = Exclusive NOR Ngõ số ngõ vào chẵn X = A B 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 18 Mạch tạo Parity bit  Tạo Even Parity bit  Tạo Odd Parity bit A2 A1 A0 Be A2 A1 A0 Bo 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 Be = f(A2,A1,A0) ? 11/2/2017 Bo = f(A2,A1,A0) ? Copyrights 2016 UIT-CE All Rights Reserved 19 Mạch kiểm tra Even Parity bit  Bảng thật: A2 A1 A0 Be fe A2 A1 A0 Be fe 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 fe =  Transmission failed fe = f(A2,A1,A0,Be) ? 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 20 Mạch kiểm tra Odd Parity bit  Bảng thật: A2 A1 A0 Bo fo A2 A1 A0 Bo fo 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 fo =  Transmission failed fo = f(A2,A1,A0,Bo) ? 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 21 Nội dung  Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder)  Mạch dồn kênh (Multiplexer)/ Mạch chia kênh (Demultiplexer)  Thiết kế mạch logic sử dụng Mux  Mạch tạo Parity/ Mạch kiểm tra Parity  Mạch so sánh (Comparator) 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 22 Mạch so sánh (Comperator)  Mạch so sánh số Xuất chúng Xuất chúng khác • Dựa cổng XOR, trả ngõ vào giống chúng khác • Dựa cổng XNOR, trả ngõ vào giống chúng khác 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 23 Mạch so sánh bit a 0 1 11/2/2017 b 1 gt eq lt 0 1 0 Copyrights 2016 UIT-CE All Rights Reserved 24 Mạch so sánh bit a0 b0 a1 b1 eq a2 b2 a3 b3 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 25 Mạch so sánh bit a0 b0 a1 b1 gt a2 b2 a3 b3 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 26 Mạch so sánh bit lt 11/2/2017 Copyrights 2016 UIT-CE All Rights Reserved 27 Mạch so sánh 4-bit  74x85 mạch so sánh tiêu chuẩn với đặc tính sau: if (A>B) lt=0, eq=0, gt=1 if (A