Thiết kế mạch đồng hồ sử dụng IC 555 và 74LS192 ( hh:mm:ss chế độ 12h AM:PM)

CHƯƠNG 1: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP , MẠCH DÃY VÀ MẠCH DAO ĐỘNG1. Tổng hợp mạch logic tổ hợp1.1 Khái quátMạch logic tổ hợp là mạch logic, ở đó giá trị logic của các tín hiệu ra không phụ thuộc vào trạng thái của của mạch, mà hoàn toàn xác định bởi giá trị logic của các cửa vào của mạch ở thời điểm đó.Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ các bước sau đây: Lập bảng chức năng logic của mạch, đó là bảng chân lí hay bảng trạng thái, là bảng giá trị biến ra tương ứng với từng tổ hợp của các biến vào. Từ trạng thái xác định biểu thức hàm logic hoặc bảng các nô. Tiến hành tối thiểu hóa hàm logic và đưa về dạng thuận lợi để khai triển hàm thông qua các mạch logic cơ bản.1.2 Các phương pháp tối thiểu hóa hàm logicCó nhiều phương pháp để tối thiểu hàm logic. Ở đây giới thiệu 2 phương pháp.Tối thiểu hóa hàm logic bằng biểu đồ các nô còn được gọi là phương pháp dùng hình vẽ. Phương pháp gồm những bước sau:Bước 1: Mô tả hàm logic, nghĩa là đưa hàm logic cần tối thiểu hóa về dạng chuẩn tắc tổng đầy đủ (dạng tổng các tích,dạng ORAND) ở dạng bảng chân lý của hàm số. Mỗi tích trong đó gồm đầy đủ các biến là nguyên biến, nếu biến có giá trị 1, hoặc phủ định của biến, nếu có giá trị không nhưng không quá một lần.Bước 2: Lập bảng các nô làm cho hàm logic cần tối thiểu hóa theo bảng chân lí đã lập. Số ô của bảng bằng số tích có thể ( 2n ô) của hàm logic. Mỗi tích trong mỗi ô (theo hàng ,cột) cạnh nhau chỉ có một biến thay đổi giá trị. Các ô tạo thành hàng và cột: đầu mỗi hàng cột,cột ghi tổ hợp các biến tương ứng. Các hàng,cột kề nhau hoặc đối xứng nhau chỉ khác nhau 1 biến. Trong mỗi ô ghi giá trị của hàm số tương ứng với tích các biến (là 0 hặc 1). Có thể ghi bổ sung cả thứ tự của ô theo số hệ đếm nhị phân.Bước 3: Lập các nhóm ô độc lập,ta chỉ cần quan tâm đến các ô số có giá trị 1. Nhóm các ô có 1 thành nhóm gồm các ô có 1 kề nhau kể cả các ô ở biên miền, số ô trong 1 nhóm là 1, 2, 4, 8...ô (là hàm mũ 2n), sao cho 2 ô liền kề chỉ có 1 biến thay đổi giá trị. Trong đó, một ô có thể tham gia vào một vài nhóm khác nhau. Các nhóm độc lập phải khác nahu ít nhất 1 ô. Các nhóm được lập phải khác nhau ít nhất 1 ô. Các nhóm được lập phải phủ hết các ô có giá trị 1 của bảng.Bước 4: Viết biểu thức hàm logic đã tối thiểu hóa ở dạng tổng các tích. Tương ứng với mỗi nhóm thành lập một tích các biến sau khi đã loại các biến thay đổi giá trị của các ô trong nhóm. Viết biểu thức hàm logic đã tối thiểu hóa: đó là tổng các tích đã xác định, chỉ sử dụng các tích của 1 số nhóm sao cho các ô của chúng phủ hết các ô có 1 của bảng.1.3 Tổng hợp hàm logic ràng buộcKhái niệm về hàm logic ràng buộcHàm số n biến có 2n tổ hợp biến , tương ứng với mỗi tổ hợp biến đó hàm số có giá trị 1 hoặc 0. Nhưng cũng có những trường hợp, với một số tổ hợp biến số hàm số của các biến đó không xác định được giá trị theo một điều kiện nào đó.Phần tử ràng buộc hay số hạng ràng buộc là tổ hợp biến tương ứng với trường hợp hàm số không xác định, số hạng ràng buộc luôn bằng 0.Hàm logic ràng buộc là hàm sô logic xác định với điều kiện ràng buộc.Để mô tả hàm logic ràng buộc cũng thường sử dụng bảng chân lý, bằng biểu thức chân lý hặc dùng bảng các nô.Trong bảng chân lý của giá trị hàm số tương ứng với số hạng ràng buộc được đánh dấu “X”. Ví dụ, bảng chân lý của hàm logic ràng buộc 3 biến ở dạng tổng tích như bảng 1.3. Hàm số có các phần tử ràng buộc là tổ hợp các biến thứ 4, 5, 6 có các tích tương ứng là C.¯B.A, C.¯B.¯A, C.B.¯A .Khi biểu diễn hàm logic ràng buộc bằng biểu thức thì khi viết biểu thức logic của hàm số cần viết kèm theo điều kiện ràng buộc.Ví dụ hàm ràng buộc dạng chuẩn tắc đầy đủ như ở bảng 1.3 cùng với điều kiện ràng buộc là: Z(C, B, A)=CBA với C.B.¯A + C.¯B.¯A + C.¯B.A =0

Lời nói đầu

Ngày nay nghành kĩ thuật điện tử có vai trò rất quan trọng trong cuộc sống con người Các hệ thống điện tử ngày nay rất đa dạng và đang thay thế các công việc hàng ngày của con người từ những công việc đơn giản đến phức tạp Các hệ thống này được thiết kế theo hệ thống tương tự hoặc hệ thống số Tuy nhiên trong hệ thống điện tử thông minh hiện nay người ta thường sử dụng hệ thống số hơn là các hệ thống tương tự bởi một số ưu điểm vượt trội mà hệ thống số đem lại đó là: độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt và vận hành

Để làm được điều đó chúng ta cần nắm chắc kiến thức bộ môn “Vi mạch tương

tự & Vi mạch số”, hiểu được cấu trúc và chức năng của một số IC số, mạch giải

mã, các cổng logic và một số kiến thức về linh kiện điện tử

Sau thời gian học tập và tìm hiểu tài liệu môn học “Vi mạch tương tự & Vi mạch số”,cùng với sự giảng dạy và hướng dẫn của thầy giáo, nhóm em xin trình bày đề tài: “Thiết kế mạch đồng hồ sử dụng IC 555 và 74LS192 (Mạch dùng để hiển thị thời gian hh:mm:ss theo chế độ 12h AM:PM)” vào đề tài bài tập lớn,với mong muốn áp dụng những kiến thức đã học vào thực tế phục vụ nhu cầu đời sống mọi người

Mặc dù có nhiều cố gắng nhưng trong quá trình thực hiện đề tài không tránh khỏi những sai sót trong cách trình bày cũng như phần thể hiện đề tài của mình Mong các thầy cô,và các bạn góp ý kiến bổ sung đề tài của nhóm em có thể hoàn thiện hơn

Chúng em xin chân thành cảm ơn

Mục lục

Lời nói đầu 1

CHƯƠNG 1: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP , MẠCH DÃY VÀ MẠCH DAO ĐỘNG 3

1 Tổng hợp mạch logic tổ hợp 3

1.1 Khái quát 3

1.2 Các phương pháp tối thiểu hóa hàm logic 3

1.3 Tổng hợp hàm logic ràng buộc 4

1.4 Bộ mã hóa 5

1.5 Bộ giải mã 6

1.6 Bộ so sánh, bộ cộng , bộ chon kênh, Rom 6

2 Mạch dãy 6

2.1 Đai cương về mạch dãy 6

2.2 Bộ đếm 6

2.3 Bộ nhớ 7

2.4 Bộ tạo xung tuần tự 7

2.5 Bộ nhớ RAM và dụng cụ ghép điện tích CCD 7

3.Mạch dao động 7

3.1 Bộ phát xung 7

3.2 Trigo smit 7

3.3 Mạch đa hài đợi 7

3.4 IC định thời họ CMOS 8

CHƯƠNG 2: THIẾT KẾ MẠCH ĐỒNG HỒ SỐ 8

1 Các linh liện cần dùng trong đề tài 8

1.1 IC 555 8

1.2 74LS192 10

CHƯƠNG 3: XÂY DỰNG CHƯƠNG TRÌNH MÔ PHỎNG .11

CHƯƠNG 1: TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP , MẠCH DÃY VÀ MẠCH DAO ĐỘNG

1 Tổng hợp mạch logic tổ hợp

1.1 Khái quát

Mạch logic tổ hợp là mạch logic, ở đó giá trị logic của các tín hiệu ra không phụ thuộc vào trạng thái của của mạch, mà hoàn toàn xác định bởi giá trị logic của các cửa vào của mạch ở thời điểm đó

Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ các bước sau đây:

- Lập bảng chức năng logic của mạch, đó là bảng chân lí hay bảng trạng thái, là bảng giá trị biến ra tương ứng với từng tổ hợp của các biến vào

- Từ trạng thái xác định biểu thức hàm logic hoặc bảng các nô

- Tiến hành tối thiểu hóa hàm logic và đưa về dạng thuận lợi để khai triển hàm thông qua các mạch logic cơ bản

1.2 Các phương pháp tối thiểu hóa hàm logic

Có nhiều phương pháp để tối thiểu hàm logic Ở đây giới thiệu 2 phương pháp Tối thiểu hóa hàm logic bằng biểu đồ các nô còn được gọi là phương pháp dùng hình vẽ Phương pháp gồm những bước sau:

Bước 1: Mô tả hàm logic, nghĩa là đưa hàm logic cần tối thiểu hóa về dạng chuẩn tắc tổng đầy đủ (dạng tổng các tích,dạng OR-AND) ở dạng bảng chân lý của hàm số Mỗi tích trong đó gồm đầy đủ các biến là nguyên biến, nếu biến có giá trị 1, hoặc phủ định của biến, nếu có giá trị không nhưng không quá một lần Bước 2: Lập bảng các nô làm cho hàm logic cần tối thiểu hóa theo bảng chân lí

đã lập Số ô của bảng bằng số tích có thể ( 2𝑛 ô) của hàm logic Mỗi tích trong mỗi ô (theo hàng ,cột) cạnh nhau chỉ có một biến thay đổi giá trị Các ô tạo thành hàng và cột: đầu mỗi hàng cột,cột ghi tổ hợp các biến tương ứng Các hàng,cột kề nhau hoặc đối xứng nhau chỉ khác nhau 1 biến Trong mỗi ô ghi giá trị của hàm số tương ứng với tích các biến (là 0 hặc 1) Có thể ghi bổ sung cả thứ tự của ô theo số hệ đếm nhị phân

Bước 3: Lập các nhóm ô độc lập,ta chỉ cần quan tâm đến các ô số có giá trị 1 Nhóm các ô có 1 thành nhóm gồm các ô có 1 kề nhau kể cả các ô ở biên miền,

số ô trong 1 nhóm là 1, 2, 4, 8 ô (là hàm mũ 2𝑛), sao cho 2 ô liền kề chỉ có 1 biến thay đổi giá trị Trong đó, một ô có thể tham gia vào một vài nhóm khác nhau Các nhóm độc lập phải khác nahu ít nhất 1 ô Các nhóm được lập phải

khác nhau ít nhất 1 ô Các nhóm được lập phải phủ hết các ô có giá trị 1 của bảng

Bước 4: Viết biểu thức hàm logic đã tối thiểu hóa ở dạng tổng các tích Tương ứng với mỗi nhóm thành lập một tích các biến sau khi đã loại các biến thay đổi giá trị của các ô trong nhóm Viết biểu thức hàm logic đã tối thiểu hóa: đó là tổng các tích đã xác định, chỉ sử dụng các tích của 1 số nhóm sao cho các ô của chúng phủ hết các ô có 1 của bảng

1.3 Tổng hợp hàm logic ràng buộc

Khái niệm về hàm logic ràng buộc

Hàm số n biến có 2𝑛 tổ hợp biến , tương ứng với mỗi tổ hợp biến đó hàm số có giá trị 1 hoặc 0 Nhưng cũng có những trường hợp, với một số tổ hợp biến số hàm số của các biến đó không xác định được giá trị theo một điều kiện nào đó Phần tử ràng buộc hay số hạng ràng buộc là tổ hợp biến tương ứng với trường hợp hàm số không xác định, số hạng ràng buộc luôn bằng 0

Hàm logic ràng buộc là hàm sô logic xác định với điều kiện ràng buộc.Để mô tả hàm logic ràng buộc cũng thường sử dụng bảng chân lý, bằng biểu thức chân lý hặc dùng bảng các nô

Trong bảng chân lý của giá trị hàm số tương ứng với số hạng ràng buộc được đánh dấu “X” Ví dụ, bảng chân lý của hàm logic ràng buộc 3 biến ở dạng tổng tích như bảng 1.3 Hàm số có các phần tử ràng buộc là tổ hợp các biến thứ 4, 5,

6 có các tích tương ứng là 𝐶 𝐵 𝐴, 𝐶 𝐵 𝐴, 𝐶 𝐵 𝐴

Khi biểu diễn hàm logic ràng buộc bằng biểu thức thì khi viết biểu thức logic của hàm số cần viết kèm theo điều kiện ràng buộc

Ví dụ hàm ràng buộc dạng chuẩn tắc đầy đủ như ở bảng 1.3 cùng với điều kiện ràng buộc là: Z(C, B, A)=CBA với 𝐶 𝐵 𝐴 + 𝐶 𝐵 𝐴 + 𝐶 𝐵 𝐴 =0

Bảng 1.3 :Bảng chân lý hàm logic ràng buộc 3 biến ở dạng tổng các tích

Khi dùng bảng các nô để mô tả hàm logic ràng buộc ta cũng sử dụng dấu “X”

Tại các ô tương ứng với tổ hợp biến là số hạng ràng buộc Ví dụ hàm số mô tả trên tại các ô ứng với tooer hợp biến là số hạng ràng buộc.Ví dụ hàm số mô tả bảng chân lý như ở bảng 1.3 có bảng các nô như hình:

BA

C

Bảng 1.3.2 :Bảng Các nô của hàm logic ràng buộc 3 biến

Tối thiểu hóa hàm logic ràng buộc

Cũng có thể sử dụng các phương pháp khác nhau để tối thiểu hóa hàm logic ràng buộc Trong mục này chỉ giới thiệu 2 phương pháp tối thiểu hóa bằng công thức

và dùng bảng Các nô

Phương pháp tối thiểu hóa bằng công thức, ngoài việc sử dụng các quan hệ logic ràng đã biết, ta còn dựa vào một vấn đề là điều kiện ràng buộc luôn luôn bằng 0, nên có thể sử dụng nó để thêm vào mô tả hàm số dạng OR-AND, hoặc loại nó khỏi biểu thức mô tả hàm số, thì bản thân hàm logic ràng buộc tương ứng không thay đổi Trên cơ sở đó rồi sử dụng các công thức và định lý của đại số để tối thiểu hóa hàm logic ràng buộc

Trong phương pháp tối thiểu hóa ràng buộc bằng Các nô ta bắt đầu từ việc mô

tả hàm logic bằng bảng các nô.Ta có thể sử dụng cả các ô có dấu “X” cùng với các ô ở đóhàm logic ràng buộc có giá trị 1 hoặc 0 để lập các nhóm để tối thiểu hóa

1.4 Bộ mã hóa

Mã hóa là dùng văn tự, kí hiệu hay mã để biểu thụi một đối tượng xác định

Bộ mã hóa là mạch điện thực hiện thao tác mã hóa

Các bộ mã hóa:

- Bộ mã hóa nhị phân: là mạch điện dùng n bit để mã hóa N=2𝑛 tín hiệu

- Bộ mã hóa nhị - thập phân:là mạch điện chyển mã hệ thập phân bao gồm 10 chữ số 0, 1, 2, 9 thành mã hệ nhị phân Đầu vào là 10 chữ số, đầu ra là nhóm

mã số nhị phân,

- Bộ mã ưu tiên:Bộ mã ưu tiên có thể có thể có nhiều tín hiệu đồng thời đưa tới, nhưng mạch chỉ tiến hành mã hóa tín hiệu đầu vào nào có cấp ưu tiên cao nhất ở thời điểm xét

1.5 Bộ giải mã

Giải mã là quá trình phiên dịch hàm ý đã gán cho từ mã

Bộ giải mã là mạch điện thực hiện giải mã từ mã tín hiệu đầu ra, biểu thị tin tức vốn có

- Bộ giải mã nhị phân: Thực hiện phiên dịch từ mã nhị phân thành thành tín hiệu đầu ra Nếu từ mã đầu vào có n bit thì sẽ có 2𝑛 tín hiệu đầu ra tương ứng với mỗi từ mã

- Bộ giải mã (BCD) – thập phân

Là bộ giải mã thực hiện chuyển đổi từ mã BCD thành 10 tín hiệu đầu ra tương ứng 10 chữ số của hệ thập phân

- Bộ giải mã của hiển thị kí tự

Hai loại hiển thị số:

+ linh kiện hiển thị bán dẫn

+ đèn hiển thị số 7 thanh chân không

1.6 Bộ so sánh, bộ cộng , bộ chon kênh, Rom

2 Mạch dãy

2.1 Đai cương về mạch dãy

a.Đặc điểm

Một mạch điện được gọi là mạch dãy nếu trạng thái đầu ra ổn định ở thời điểm xét bất kì không phụ thuộc vào trạng thái đầu với thời điểm đó mà còn phụ thuộc vào cả trạng thái bản thân mạch điện ở thời điểm trước

b Phương pháp phân tích chức năng logic mạch dãy

- Viết phương trình

- Tìm phương trình trạng thái

- tính toán

- Vẽ bảng trạng thái

2.2 Bộ đếm

- Bộ đếm đồng bộ:

+ bộ đếm nhị phân đồng bộ: cấu trúc bằng Flip Flop T

+ Bộ đếm thập phân đồng bộ

+ Bộ đếm N phân đồng bộ

- Bộ đếm dị bộ:

+ Bộ đếm nhị phân dị bộ

+ Bộ đếm thập phân dị bộ

- Bộ đếm IC cỡ trung

2.3 Bộ nhớ

- Bộ nhớ cơ bản: là mạch điện có chức năng tiếp nhận tín hiệu nhị phân mã hóa

và xóa tín hiệu đã nhớ trước

- Bộ ghi dịch

2.4 Bộ tạo xung tuần tự

2.5 Bộ nhớ RAM và dụng cụ ghép điện tích CCD

3.Mạch dao động

3.1 Bộ phát xung

- Bộ dao động đa hài cơ bản cổng NAND TTL

- Bộ dao động đa hài vòng RC

- Bộ dao động đa hài thạch anh

- Bộ dao động đa hài CMOS

3.2 Trigo smit

- Trigo smit có thể biến đổi dạng xung, biến đổi vô cùng chậm chạm ở đầu vào tạo thành dạng xung vuông thỏa mãn yêu cầu mạch số ở đầu ra

- Có ứng dụng rộng trong các mạch phát xung và tạo dạng xung

3.3 Mạch đa hài đợi

- Mạch đa hài đợi CMOS

- Đa hài đợi họ TTL

3.4 IC định thời họ CMOS

CHƯƠNG 2: THIẾT KẾ MẠCH ĐỒNG HỒ SỐ

1 Các linh liện cần dùng trong đề tài

1.1 IC 555

Hình: IC 555

a Thông số

+ Điện áp đầu vào : 2-18V(tùy vào từng loại của 555: LM555, NE 555, NE 7555 )

+ Dòng tiêu thụ:6 mA – 15mA

+ Điện áp logic ở mức cao: 0.5 – 15V

+ Điện áp logic ở mức thấp: 0.03 – 0.06V

+ Công suất tiêu thụ (max) 600mW

b Chức năng

+ Tạo xung

+Điều chế được độ rộng xung (PWM)

+ Điều chế vị trí xung (PPM)(hay dùng trong thu phát hồng ngoại)

c Chức năng từng chân

Chân số 1(GND): cho nối GND để lấy dòng cấp cho IC hay chân còn gọi là chân chung

+ Chân số 2(TRIGGER): Đây là chân đầu vào thấp hơn điện áp so sánh và được dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.Mạch so sánh ở đây dùng các transitor PNP với mức điện áp chuẩn là 2/3Vcc

+ Chân số 3(OUTPUT): Chân này là chân dùng để lấy tín hiệu ra logic Trạng thái của tín hiệu ra được xác định theo mức 0 và 1 1 ở đây là mức cao nó tương ứng với gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng

mà trong thực tế mức 0 này ko được 0V mà nó trong khoảng từ (0.35 ->0.75V) + Chân số 4(RESET): Dùng lập định mức trạng thái ra Khi chân số 4 nối masse thì ngõ ra ở mức thấp Còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6.Nhưng mà trong mạch để tạo được dao động thường hay nối chân này lên VCC

+ Chân số 5(CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn trong

IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài cho nối GND Chân này có thể không nối cũng được nhưng mà để giảm trừ nhiễu người ta thường nối chân số 5 xuống GND thông qua tụ điện từ 0.01uF đến 0.1uF các tụ này lọc nhiễu và giữ cho điện áp chuẩn được ổn định

+ Chân số 6(THRESHOLD) : là một trong những chân đầu vào so sánh điện áp khác và cũng được dùng như 1 chân chốt

+ Chân số 7(DISCHAGER) : có thể xem chân này như 1 khóa điện tử và chịu điều khiển bỡi tầng logic của chân 3 Khi chân 3 ở mức áp thấp thì khóa này đóng lại.ngược lại thì nó mở ra Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC

555 dùng như 1 tầng dao động

+ Chân số 8 (Vcc): Không cần nói cũng bít đó là chân cung cấp áp và dòng cho

IC hoạt động Không có chân này coi như IC chết Nó được cấp điện áp từ 2V

>18V (Tùy từng loại 555 nhé thấp nhất là con NE7555)

IC555 gồm 8 chân

1.2 74LS192

a Chức năng

74192 là một loại IC số

được sử dụng để thực hiện

các phép đếm Ngoài khả

năng đếm như IC 7490 ,

74192 còn có khả năng đếm

lùi

b Chức năng của từng

chân

+ IC 74192 là IC đếm BCD

+ QA , Các giá trị ra được

thể hiện ở các chân QB , QC

, QD trong đó QA là LSB

còn QD là MSB

+ Các chân A , B , C , D là các chân để điều khiển giá trị bắt đầu đếm

+ Chân DOWN là chân khi có xung kích vào thì giá trị ra được đếm xuống + Chân UP là chân khi có xung kích vào thì giá trị ra được đếm lên

+ Chân VCC là chân cấp nguồn còn chân GND là chân nối mass

+ Chân CO\ và chân BO\ dùng để liên kết với IC 74192 khác để đếm được giá trị cao hơn

+ Chân CLR dùng để xóa giá trị về 0

Hình ảnh về 74LS192

- Ngoài 2 linh kiện chính nêu trên thì ta cũng cần có: IC 7447, đế IC 16, ic LM

7805, ic logic 7404(NOT),7432(OR),7408(AND), phíp 2 mặt, trở,tụ gốm, tụ hóa, diode, led,nút ấn

CHƯƠNG 3: XÂY DỰNG CHƯƠNG TRÌNH MÔ PHỎNG

* Sơ đồ khối

Mạch gồm có 5 khối:

- Bộ tạo xung

- Bộ đếm

- Bộ giải mã hiển thị

- Bộ hiển thị

- Bộ nguồn

Chức năng các khối

a Bộ nguồn

Bộ nguồn cung cấp cho toàn bộ mạch ở đây ta dùng nguồn một chiều khoảng 5V cung cấp cho toàn bộ IC 555 và bộ đếm 74LS192

b Bộ tạo xung

Dùng IC555 để tạo ra xung nhịp

c Bộ đếm

Dùng 74LS192 để thực hiện phép đếm

d Bộ giải mã hiển thị

Dùng IC 7447

Sơ đồ chân

Chức năng và ứng dụng:

Đây là IC giải mã kí giành riêng cho LED 7 thanh Anot chung Ứng dụng khi ta cần hiển thị số trên LED 7 thanh trong mạch số mà không cần dùng vi sử lý hoặc muốn tiết kiệm chân

Cách thức hoạt động

- Sơ đồ nguyên lý: Như sơ đồ trên, trong đó A,B,C,D ( Nối với Vi xử lý, mạch

số counter, ), BI/RBO,RBI,LT ( chân điều khiển của 7447, tùy thuộc vào nhu cầu sẽ nối khác nhau), Chân QA,QB,QC,QD,QE,QF,QG nối lần lượt với chân a,b,c,d,e,f,g của led 7 thanh anot chung

- Mô tả cách thức hoạt động như sau:

PORT A,B,C,D : đầu vào của 7447, nhận các giá trị theo nhị phân (BCD) từ 0 tới 15, tương ứng với mối giá trị nhận được sẽ giải mã ra đầu ra Q tương ứng PORT QA-QG: Nối trực tiếp LED 7 thanh với QA=a, QB=b, QC=c, QD=d, QE=e, QF=f, QG=g, giá trị trên LED 7 thanh phụ thuộc vào PORT A,B,C,D theo bảng sau:

BI/RBO,RBI,LT : Chân điều khiển của 7447, để hiểu rõ bạn cần đọc và tìm hiểu mức bảng logic sau (Để kích hoạt IC 7447 hoạt động chỉ cần nối BI/RBO=LT=1 )

e Bộ hiển thị

Dùng LED 7 thanh để hiển thị

Cấu tạo

- Led 7 đoạn có cấu tạo bao gồm 7 led đơn xếp theo hình phía trên và có thêm một led đơn hình tròn nhỏ thể hiện dấu chấm tròn ở góc dưới, bên phải của led 7 thanh

chung với nhau vào một điểm và được đưa chân ra ngoài để kết nối với mạch điện 7 cực còn lại trên mỗi led đơn của led 7 đoạn và 1 cực trên led đơn ở góc dưới, bên phải của led 7 đoạn được đưa thành 8 chân riêng để điều khiển cho led sáng tắt theo ý muốn

các chân còn lại dùng để điều khiển trạng thái sáng tắt của các led đơn, led chỉ sáng khi tín hiệu đặt vào các chân này ở mức 0

- Nếu led 7 đoạn có Cathode (cực -) chung, đầu chung này được nối xuống Ground (hay Mass), các chân còn lại dùng để điều khiển trạng thái sáng tắt của các led đơn, led chỉ sáng khi tín hiệu đặt vào các chân này ở mức 1

Nguyên lí hoạt động

Nguyên tắc chung: Muốn LED nào sáng thì LED đó phải phân cực thuận Do đó muốn tạo ra chữ số nào ta chỉ cần cho LED ở các vị trí tương ứng sáng lên.Bảng

mô tả cách tạo ra các chữ số để hiển thị LED 7 thanh:

+Dương chung