THIẾT kế lõi IP CHO MẠNG nơ RON CÔNG NGHỆ 0 5 UM
ĐỒ ÁN TỐT NGHIỆP THIẾT KẾ LÕI IP CHO MẠNG NƠ RON CÔNG NGHỆ 0.5 UM MỤC LỤC DANH MỤC CÁC HÌNH VẼ .VIII DANH MỤC CÁC TỪ VIẾT TẮT XI CHƯƠNG GIỚI THIỆU ĐỀ TÀI 1.1 GIỚI THIỆU 1.2 MỤC TIÊU 1.3 NỘI DUNG CHƯƠNG TỔNG QUAN VỀ THIẾT KẾ CHIP CMOS 2.1 GIỚI THIỆU VỀ THIẾT KẾ CHIP CMOS .2 2.1.1 Lý thuyết thiết kế chip .2 2.1.2 Công nghệ CMOS .2 2.1.3 Ngôn ngữ thiết kế VHDL 2.1.4 Công cụ thiết kế Alliance 2.2 KỸ THUẬT THIẾT KẾ CHIP CMOS CHƯƠNG THIẾT KẾ LÕI IP CHO MẠNG NƠ RON 10 3.1 TỔNG QUAN VỀ MẠNG NƠ RON NHÂN TẠO 10 3.2 CẤU TRÚC TỔNG QUAN CỦA MỘT MẠNG NƠ RON 10 3.3 Q TRÌNH XỬ LÝ THƠNG TIN CỦA MỘT MẠNG NƠ RON 11 3.4 HUẤN LUYỆN MẠNG NƠ RƠN 12 3.5 SƠ ĐỒ KHỐI MẠNG NƠ RON 13 3.6 QUY TRÌNH THIẾT KẾ CHIP CHO MẠNG NƠ RON 15 CHƯƠNG KẾT QUẢ THU ĐƯỢC 18 4.1 KẾT QUẢ THIẾT KẾ LUẬN LÝ 18 4.1.1 Mô dạng sóng .18 4.1.2 Kết thu KIT 21 4.1.3 Thiết kế mạch 24 4.2 KẾT QUẢ THIẾT KẾ VẬT LÝ 27 4.2.1 Thiết kế layout 27 4.2.2 Kiểm tra LVS DRC .31 CHƯƠNG KẾT LUẬN 33 5.1 KẾT LUẬN 33 5.1.1 Ưu điểm 33 5.1.2 Nhược điểm .33 5.1.3 Kết đạt .33 5.2 HƯỚNG PHÁT TRIỂN 33 TÀI LIỆU THAM KHẢO 34 PHỤ LỤC A 35 DANH MỤC CÁC HÌNH VẼ HÌNH 2-1: CẤU TẠO CỦA MỘT CỔNG CMOS [3] HÌNH 2-2: CÁC CƠNG CỤ LIÊN KẾT VỚI NHAU TRÊN ALLIANCE HÌNH 2-3: QUY TRÌNH THIẾT KẾ LUẬN LÝ VÀ THIẾT KẾ VẬT LÝ HÌNH 3-1: CẤU TRÚC TỔNG QUÁT CỦA MỘT MẠNG NƠ RON [4] 10 HÌNH 3-2: Q TRINH XỬ LÝ THƠNG TIN CỦA MỘT MẠNG NƠ RON [4] 11 HÌNH 3-3: SƠ ĐỒ KHỐI MẠNG NƠ RON 13 HÌNH 3-4: MƠ TẢ TÍN HIỆU NÃO NGƯỜI [4] 14 HÌNH 3-5: MƠ TẢ TÍN HIỆU ĐƯỢC KHỐI ALPHA XỬ LÝ [4] 14 HÌNH 3-6: QUY TRÌNH THIẾT KẾ CHIP CHO MẠNG NƠ RON 15 HÌNH 4-1: MƠ PHỎNG TRÊN MODELSIM 18 HÌNH 4-2: CƠNG SUẤT CỦA THIẾT KẾ 19 HÌNH 4-3: TỔNG HỢP RTL CỦA KHỐI TIMER 20 HÌNH 4-4: KẾT QUẢ THỰC THI CODE TRÊN KIT VỚI INPUT VÀ 21 HÌNH 4-5: KẾT QUẢ THỰC THI CODE TRÊN KIT VỚI INPUT 22 HÌNH 4-6: KẾT QUẢ THỰC THI CODE TRÊN KIT VỚI INPUT 23 HÌNH 4-7: MẠCH SCHEMATIC CỦA NƠ RON 24 HÌNH 4-8: PHĨNG LỚN KHỐI TRONG MẠCH NƠ RON 25 HÌNH 4-9: KẾT QUẢ QUÁ TRÌNH TỔNG HỢP MẠCH TỪ CODE 26 HÌNH 4-10: THIẾT KẾ LAYOUT CỦA KHỐI NƠ RON 27 HÌNH 4-11: PHĨNG TO MỘT PHẦN THIẾT KẾ LAYOUT 28 HÌNH 4-12: KIỂM TRA LVS CỦA KHỐI NƠ RON 29 HÌNH 4-13: KIỂM TRA DRC CƠNG NGHỆ 0.5 UM CỦA KHỐI NƠ RON 30 DANH MỤC CÁC BẢNG BIỂU BẢNG 4-1: THÔNG SỐ LÕI IP CHO MẠNG NƠ RON CÔNG NGHỆ 0.5 UM 29 BẢNG 4-2: SƠ ĐỒ CHÂN CỦA CON CHIP 30 DANH MỤC CÁC TỪ VIẾT TẮT CMOS Complementary Metal-Oxide-Semiconductor VHDL VHSIC Hardware Description Language DRC Design Rule Check LVS Layout Versus Schematic RTL Register Transfer Lever ĐỒ ÁN TỐT NGHIỆP Trang 1/61 CHƯƠNG GIỚI THIỆU ĐỀ TÀI 1.1 Giới thiệu Với tốc độ phát triển Khoa học – Kĩ thuật nay, đặc biệt cách mạng công nghiệp 4.0 mà giới phát triển Trí tuệ nhân tạo vấn đề nghiên cứu công ty công nghệ hàng đầu giới sở hữu quốc gia hàng đầu Mỹ, Đức, Nhật Bản… Vì việc nghiên cứu mạng nơ ron nói riêng trí tuệ nhân tạo nói chung kim thiên cho quốc gia muốn phát triển Việc phát triển mạng nơ ron chủ yếu thực phần mềm hay hệ thống nhúng Tuy nhiên việc thực phần cứng nhiều hạn chế phức tạp hệ thống mạng nơ ron Đây hướng nghiên cứu nhiều công ty công nghệ hướng đến Đề tài thực mạng nơ ron đơn giản phần cứng mô hoạt động mạng nơ ron 1.2 Mục tiêu Nắm quy trình thiết kế chip CMOS Hiểu mạng nơ ron ứng dụng mạng nơ ron sống thực Phần qua đồ án thiết kế mơ mơ hình huấn luyện mạng nơ ron 1.3 Nội dung Các nhiệm vụ cần thực đồ án này: Thiết kế mạng nơ ron với trọng số huấn luyện sợi thần kinh Thiết kế mô lõi IP tổng hợp RTL Tổng hợp logic Kit Thiết kế layout kiểm tra DRC, LVS CHƯƠNG TỔNG QUAN VỀ THIẾT KẾ CHIP CMOS Thiết kế lõi IP cho mạng nơ ron công nghệ 0.5 um ĐỒ ÁN TỐT NGHIỆP Trang 2/61 1.4 Giới thiều thiết kế chip CMOS 1.1.1 Lý thuyết thiết kế chip Thiết kế chip việc tích hợp nhiều linh kiện bán dẫn vào chip nhỏ để tạo chức chip Con chip có nhiều chức tùy vào nhu cầu người thiết kế Công nghệ thiết kế cao, chip tích hợp nhiều linh kiện nhỏ gọn Việc thiết kế muốn đưa vào thực tế phải dựa vào luật thiết kế 1.1.2 Công nghệ CMOS CMOS thuật ngữ dùng để loại công nghệ chế tạo vi mạch tích hợp, viết tắt cụm từ “Complementary Metal-Oxide-Semiconductor” Công nghệ CMOS dùng chế tạo vi điều khiển, vi xử lý, RAM tĩnh số mạch logic khác Ngồi cơng nghệ Cmos dùng mạch tương tự cảm biến hình ảnh, chuyển đổi liệu vi mạch thu phát có mật độ tích hợp cao lĩnh vực thơng tin Cụm từ “Metal-Oxide-Semiconductor” có nguồn gốc từ quy trình chế tạo vi mạch tích hợp CMOS cũ Quy trình tạo transistor hiệu ứng trường mà transistor mang điện cực cổng kim loại đặt lên lớp cách điện oxide phủ vật liệu bán dẫn CMOS có cấu tạo bao gồm PMOS NMOS mạch nên tận dụng mạnh loại transistor Mạch logic tạo từ quy trình CMOS tốn lượng mật độ tích hợp cao so với quy trình khác chức Thiết kế lõi IP cho mạng nơ ron công nghệ 0.5 um ĐỒ ÁN TỐT NGHIỆP Trang 49/61 PP8(0)