1. Trang chủ
  2. » Giáo Dục - Đào Tạo

Điều khiển logic

190 401 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 190
Dung lượng 7,56 MB

Nội dung

Giáo trình điều khiển logic, dành cho sinh viên đại học

Điều khiển Logic Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện CHƯƠNG 0: LÝ THUYẾT CƠ SỞ (3T) 0.1. Khái niệm về logic trạng thái: + Trong cuộc sống hàng ngày những sự vật hiện tượng đập vào mắt chúng ta như: có/không; thiếu/đủ; còn/hết; trong/đục; nhanh/chậm .hai trạng thái này đối lập nhau hoàn toàn. + Trong kỹ thuật (đặc biệt kỹ thuật điện - điều khiển) Æ khái niệm về logic hai trạng thái: đóng /cắt; bật /tắt; start /stop… + Trong toán học để lượng hoá hai trạng thái đối lập của sự vật hay hiện tượng người ta dùng hai giá trị 0 &1 gọi là hai giá trị logic. Æ Các nhà khoa học chỉ xây dựng các “hàm“ & “biến“ trên hai giá trị 0 &1 này. Æ Hàm và biến đó được gọi là hàm & biến logic. Æ Cơ sở để tính toán các hàm & số đó gọi là đại số logic. Æ Đại số này có tên là Boole (theo tên nhà bác học Boole). 0.2. Các hàm cơ bản của đại số logic và các tính chất cơ bản của chúng: B0.1_ hàm logic một biến: Tên hàm Bảng chân lý Kí hiệu sơ đồ Ghi chú x 0 1 Thuật toán logic kiểu rơle kiểu khối điện tử Y 0 = 0 Hàm không Y 0 0 0 Y 0 = x x Hàm luôn bằng 0 Hàm lặp Y 1 0 1 Y 1 = Hàm đảo Y 2 1 0 Y 2 = x Y 3 = 1 Hàm đơn vị Y 3 1 1 Y 3 = x + x Hàm luôn bằng 1 B 0.2_ Hàm logic hai biến y = f(x 1 ,x 2 ) Hàm hai biến, mỗi biến nhận hai giá trị 0 &1, nên có 16 giá trị của hàm từ y 0 → y 15 . Bảng chân lý Kí hiệu sơ đồ x 1 0 0 1 1 Tên hàm x 2 0 1 0 1 Thuật toán logic Kiểu rơle Kiểu khối điện tử Ghi chú Hàm không Y 0 0 0 0 0 Y 0 = x 1 . x 2 + x 1 .x 2 Hàm luôn bằng 0 Hàm và Y 1 0 0 0 1 Y 1 = x 1 .x 2 Hàm cấm x 1 Y 2 0 0 1 0 Y 2 = x 1 . x 2 Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 1 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện Hàm lặp x 1 Y 3 0 0 1 1 Y 3 = x 1 Hàm cấm x 2 Y 4 0 1 0 0 Y 4 = x 1. x 2 Hàm lặp x 2 Y 5 0 0 1 1 Y 5 = x 2 Y 6 = x 1. x 2 + x 1 . x 2 Hàm hoặc loại trừ Y 6 0 1 1 0 Y 6 =x 1 ⊕ x 2 Cộng module Hàm hoặc Y 7 0 1 1 1 Y 7 = x 1 + x 2 Hàm piec Y 8 1 0 0 0 Y 8 = x 1 . x 2 Hàm cùng dấu Y 9 0 1 1 1 Y 9 = 21 xx ⊕ Hàm đảo x 1 Y 10 1 1 0 0 Y 10 = x 1 Hàm kéo theo x 1 Y 11 1 0 1 1 Y 11 = x 2 + x 1 Hàm đảo x 2 Y 12 1 0 1 0 Y 12 = x 2 Hàm kéo theo x 2 Y 13 1 1 0 1 Y 13 = x 1 + x 2 Hàm cheffer Y 14 1 1 1 0 Y 14 = x 1 + x 2 Hàm đơn vị Y 15 1 1 1 1 Y 15 = x 1 +x 1 x 1 x 2 0 1 0 1 0 1 1 1 Y 13 = x 1 + x 2 x 1 x 2 0 1 0 1 0 1 1 0 Y 12 = x 2 x 1 x 2 0 1 0 1 1 1 1 1 Y 15 = 1 x 1 x 2 0 1 0 1 1 1 1 0 Y 14 = x 1 + x 2 Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 2 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện x 1 x 2 0 1 0 1 1 1 0 1 Y 11 = x 2 + x 1 x 1 x 2 0 1 0 1 1 1 0 0 Y 10 = x 1 x 1 x 2 0 1 0 1 0 1 0 1 Y 9 = 21 xx ⊕ x 1 x 2 0 1 0 1 1 1 0 1 Y 8 = x 1 . x 2 x 1 x 2 0 1 0 0 1 1 1 0 Y 6 =x 1 ⊕ x 2 x 1 x 2 0 1 0 1 1 1 0 1 Y 7 = x 1 + x 2 x 1 x 2 0 1 0 1 1 1 0 1 Y 5 = x 2 x 1 x 2 0 1 0 1 1 1 0 1 Y 4 = x 1. x 2 x 1 x 2 0 1 0 1 1 1 0 1 Y 3 = x 1 x 1 x 2 0 1 0 1 1 1 0 1 Y 2 = x 1 . x 2 x 1 x 2 0 1 0 1 1 1 0 1 Y 1 = x 1 .x 2 x 1 x 2 0 1 0 0 0 1 0 0 Y 0 = 0 * Ta thấy rằng: các hàm đối xứng nhau qua trục (y 7 và y 8 ) nghĩa là: y 0 = y 15 , y 1 = y 14 , y 2 = y 13 * Hàm logic n biến: y = f(x 1 ,x 2 ,x 3 , ,x n ). 1 biến nhận 2 1 giá trị → n biến nhận 2 n giá trị; mà một tổ hợp nhận 2 giá trị n → Do vậy hàm có tất cả là 2 . 2 Ví dụ: 1 biến → tạo 4 hàm 2 2 biến → tạo 16 hàm 2 3 biến → tạo 256 hàm 2 1 2 2 2 3 2 → Khả năng tạo hàm rất lớn nếu số biến càng nhiều. Tuy nhiên tất cả khả năng này đều được hiện qua các hàm sau: Tổng logic Nghịch đảo logic Tích logic Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 3 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện ∞ Định lý - tính chất - hệ số cơ bản của đại số logic: 0.2.1. Quan hệ giữa các hệ số: 0 .0 = 0 0 .1 = 0 1 .0 = 0 0 +0 = 0 0 +1 = 1 1 +0 = 1 1 +1 = 1 0 = 1 1 = 0 → Đây là quan hệ giữa hai hằng số (0,1) → hàm tiên đề của đại số logic. → Chúng là quy tắc phép toán cơ bản của tư duy logic. 0.2.2. Quan hệ giữa các biến và hằng số: A.0 = 0 A .1 = A A+1 = 1 A +0 = A A . A = 0 A + A = 1 0.2.3. Các định lý tương tự đại số thường: + Luật giao hoán: A .B =B .A A +B =B +A + Luật kết hợp: ( A +B) +C =A +( B +C) ( A .B) .C =A .( B .C) + Luật phân phối: A ( B +C) =A .B +A .C 0.2.4. Các định lý đặc thù chỉ có trong đại số logic: A .A =A A +A =A Định lý De Mogan: BA. = A + B BA + = A . B Luật hàm nguyên: A = A . 0.2.5. Một số đẳng thức tiện dụng: A ( B +A) = A A + A .B = A A B +A . B = A A + A .B = A +B Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 4 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện A( A + B ) = A .B (A+B)( A + B ) = B (A+B)(A + C ) = A +BC AB+ A C + BC = AB+ A C (A+B)( A + C )(B +C) =(A+B)( A + C ) Các biểu thức này vận dụng để tinh giản các biểu thức logic, chúng không giống như đại số thường. Cách kiểm chứng đơn giản và để áp dụng nhất để chứng minh là thành lập bảng sự thật. nhìn và ít nh n lớ ẳ ng0: 0.3. Các phương pháp biểu diễn hàm logic: 0.3.1. Phương pháp biểu diễn thành bảng: * Nếu hàm có n biến thì bảng có n+1 cột .( n cột cho biến & 1 cột cho hàm ) * 2 n hàng tương ứng với 2 n tổ hợp biến. → Bảng này gọi là bảng sự thật hay là bảng chân lý. Ví dụ: Trong nhà có 3 công tắc A,B,C.Chủ nhà muốn đèn chiếu sáng khi công tắc A, B, C đều hở hoặc A đóng B, C hở hoặc A hở B đóng C hở . Với giá trị của hàm y đã cho ở trên ta biểu diễn thành bảng như sau: Công tắc đèn Đèn A B C Y 0 0 0 1 sáng 0 0 1 0 0 1 0 1 sáng 0 1 1 0 1 0 0 1 sáng 1 0 1 0 1 1 0 0 1 1 1 0 10 11 01 00 x 1 x 2 * Ưu điểm của cách biểu diễn này là dễ ầm lẫn . * Nhược điểm: cồng kềnh, đặc biệt khi số biế n. 0.3.2. Phương pháp biểu diễn hình học: a) Hàm một biến → biểu diễn trên 1 đường th ng: b) Hàm hai biến → biểu diễn trên mặt phẳ Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 5 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện c) Hàm ba biến → biểu diễn trong không gian 3 chiều: 011 111 010 110 000 100 001 101 X 1 X 2 X 3 d) Hàm n biến → biểu diễn trong không gian n chiều 0.3.3. Phương pháp biểu diễn biểu thức đại số: Bất kỳ trong một hàm logic n biến nào cũng có thể biểu diễn thành các hàm có tổng chuẩn đầy đủ và tích chuẩn đầy đủ. a) Cách viết dưới dạng tổng chuẩn đầy đủ (chuẩn tắc tuyển): - Chỉ quan tâm đến những tổ hợp biến mà hàm có giá trị bằng một. - Trong một tổ hợp (đầy đủ biến) các biến có giá trị bằng 1 thì giữ nguyên (x i ). - Hàm tổng chuẩn đầy đủ sẽ là tổng chuẩn đầy đủ các tích đó. Công tắc đèn Đèn A B C Y 0 0 0 0 0 1 0 0 1 1 2 0 1 0 x 3 0 1 1 1 4 1 0 0 1 5 1 0 1 x 6 1 1 0 0 7 1 1 1 1 → Hàm Y tương ứng 4 tổ hợp giá trị các biến ABC = 001, 011, 100, 111 →Y= A B C + A BC +A B C +ABC * Để đơn giản trong cách trình bày ta viết lại: Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 6 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện f = Σ 1, 3 ,4 ,7 Với N =2 ,5 (các thứ tự tổ hợp biến mà không xác định ) b) Cách viết dưới dạng tích /chuẩn đầy đủ ( hội tắc tuyển ): - Chỉ quan tâm đến tổ hợp biến hàm có giá trị của hàm bằng 0. - Trong mỗi tổng biến x i = 0 thì giữ nguyên x i = 1 thì đảo biến i x . - Hàm tích chuẩn đầy đủ sẽ là tích các tổng đó, từ bảng trên hàm Y tương ứng 2 tổ hợp giá trị các biến: A+B+C = 0 +0 +0, 1 +1 +0 A +B +C, A + B +C → Y =( A +B +C )( A + B +C ) * Để đơn giản trong cách trình bày ta viết lại: f = Π (0,6) Với N =2 ,5 (các thứ tự tổ hợp biến mà không xác định ). 0.3.4. Phương pháp biểu diễn bằng bảng Karnaugh: - Bảng có dạng hình chữ nhật, n biến → 2 n ô mỗi ô tương ứng với giá trị của 1 tổ hợp biến. - Giá trị các biến được sắp xếp theo thứ tự theo mã vòng (nếu không thì không còn là bảng Karnaugh nữa!). *Vài điều sơ lược về mã vòng: Giả sử cho số nhị phân là B 1 B 2 B 3 B 4 → G 3 G 2 G 1 G 0 (mã vòng) thì có thể tính như sau: G i = B i+1 ⊕ B i Ví dụ: G 0 = B 1 ⊕ B 0 = 1 B B 0 +B 1 0 B G 1 = B 2 ⊕ B 1 = 2 B B 1 +B 2 1 B G 2 = B 3 ⊕ B 2 = 3 B B 2 +B 3 2 B G 3 = B 4 ⊕ B 3 = 0⊕ B 3 =1.B 3 +0. 3 B = B 3 x 2 x 1 0 1 0 1 x 2 x 3 x 1 00 01 11 00 0 1 x 3 x 4 x 1 x 2 00 01 11 10 00 01 11 10 Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 7 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện x 3 x 4 x 5 x 1 x 2 000 001 011 010 110 111 101 100 00 01 11 10 x 4 x 5 x 6 x 1 x 2 x 3 000 001 011 010 110 111 101 100 000 001 011 010 110 111 101 100 0.4. Phương pháp tối thiểu hoá hàm logic: Mục đích của việc tối ưu hoá hàm logic → thực hiện mạch: kinh tế đơn giản, vẫn bảo đảm chức năng logic theo yêu cầu. →Tìm dạng biểu diễn đại số đơn giản nhất có các phương pháp sau: 0.4.1. Phương pháp tối thiểu hàm logic bằng biến đổi đại số: Dựa vào các biểu thức ở phần 0.3 của chương này . y =a ( b c + a) + (b + c )a b = a b c + a + ba b + c a b = a Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 8 Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện Phương pháp 1 : y = a ( b c + a) + (b + c )a b = a b c + a + ba b + c a b = a hoặc y = a ( b c + a) + (b + c )a b = a b c + a(b+ b )(c+ c )+a b c = a b c + abc + ab c + a b c + a b c +a b c m5 m7 m6 m5 m4 m4 (Phương pháp 2: dùng bảng sẽ đề cập ở phần sau) Ví dụ 1: Ví dụ 2: Biên soạn: Lâm Tăng Đức - Nguyễn Kim Ánh 9 . Điều khiển Logic Chương 0: Lý thuyết cơ sở Bộ môn Tự Động Đo Lường – Khoa Điện CHƯƠNG 0: LÝ THUYẾT CƠ SỞ (3T) 0.1. Khái niệm về logic trạng. lập nhau hoàn toàn. + Trong kỹ thuật (đặc biệt kỹ thuật điện - điều khiển) Æ khái niệm về logic hai trạng thái: đóng /cắt; bật /tắt; start /stop… + Trong

Ngày đăng: 18/08/2013, 19:59

HÌNH ẢNH LIÊN QUAN

Tên hàm Bảng chân lý Kí hiệu sơ đồ Ghi chú x 0 1  - Điều khiển logic
n hàm Bảng chân lý Kí hiệu sơ đồ Ghi chú x 0 1 (Trang 2)
0.4.2. Phương pháp tối thiểu hố hàm logic bằng bảng Karnaugh: - Điều khiển logic
0.4.2. Phương pháp tối thiểu hố hàm logic bằng bảng Karnaugh: (Trang 12)
Hình 0.2: Mô tả hoạt động của máy in - Điều khiển logic
Hình 0.2 Mô tả hoạt động của máy in (Trang 16)
Hình 1.5: Mơ hình tốn học của mạch điều khiển trình tự - Điều khiển logic
Hình 1.5 Mơ hình tốn học của mạch điều khiển trình tự (Trang 20)
Hình 1.20: Sơ đồ công  nghệ của hệ thống trộn   Trình tự khuấy trộn như sau: - Điều khiển logic
Hình 1.20 Sơ đồ công nghệ của hệ thống trộn Trình tự khuấy trộn như sau: (Trang 29)
Sơ đồ cấu trúc của hệ thống: - Điều khiển logic
Sơ đồ c ấu trúc của hệ thống: (Trang 30)
Hình 1.22 - Điều khiển logic
Hình 1.22 (Trang 31)
Hình 1.23 và 1.24 tính đến các trường hợp sự cố và đặt lại. - Điều khiển logic
Hình 1.23 và 1.24 tính đến các trường hợp sự cố và đặt lại (Trang 32)
Bảng 2.5: Các thơng số về cơng suất tiêu thụ và dịng điện I/O - Điều khiển logic
Bảng 2.5 Các thơng số về cơng suất tiêu thụ và dịng điện I/O (Trang 41)
Hình 2.3: CPU S7-200 module - Điều khiển logic
Hình 2.3 CPU S7-200 module (Trang 42)
Hình 2.7: Giao tiếp giữa PC/PG với PLC thơng qua PC/PPI cable - Điều khiển logic
Hình 2.7 Giao tiếp giữa PC/PG với PLC thơng qua PC/PPI cable (Trang 45)
Hình 2.9: Sơ đồ mạch điện giao tiếp giữa CPU 221   loại AC/DC/RLY và cơ cấu chấp hành - Điều khiển logic
Hình 2.9 Sơ đồ mạch điện giao tiếp giữa CPU 221 loại AC/DC/RLY và cơ cấu chấp hành (Trang 48)
Hình 2.13: Cách tạo và sử dụng con trỏ địa chỉ - Điều khiển logic
Hình 2.13 Cách tạo và sử dụng con trỏ địa chỉ (Trang 53)
Hình 2.16: Ghép nối CPU214 hoặc 215 với module mở rộng - Điều khiển logic
Hình 2.16 Ghép nối CPU214 hoặc 215 với module mở rộng (Trang 54)
Hình 2.16: Ghép nối CPU 214 hoặc 215 với module mở rộng - Điều khiển logic
Hình 2.16 Ghép nối CPU 214 hoặc 215 với module mở rộng (Trang 54)
Hình 3.8: Mơ tả cây lệnh biến đổi - Điều khiển logic
Hình 3.8 Mơ tả cây lệnh biến đổi (Trang 61)
Hình 3.13: Mơ tả cây lệnh tốn học kiểu Integer - Điều khiển logic
Hình 3.13 Mơ tả cây lệnh tốn học kiểu Integer (Trang 62)
Bảng 3.1: Giới hạn tốn hạng của CPU S7-200 series CPU 22x - Điều khiển logic
Bảng 3.1 Giới hạn tốn hạng của CPU S7-200 series CPU 22x (Trang 65)
Hình 3.22: Ví dụ minh hoạ lệnh so sánh trong chương trình LAD, FBD và STL - Điều khiển logic
Hình 3.22 Ví dụ minh hoạ lệnh so sánh trong chương trình LAD, FBD và STL (Trang 71)
Bảng 3.3: Giá trị đặt tối đa cho từng loại và trạng thái làm việc của các loại Timer - Điều khiển logic
Bảng 3.3 Giá trị đặt tối đa cho từng loại và trạng thái làm việc của các loại Timer (Trang 73)
Hình 3.23: Ví dụ cách sử dụng bộ TON - Điều khiển logic
Hình 3.23 Ví dụ cách sử dụng bộ TON (Trang 74)
Hình 3.25: Ví dụ cách sử dụng bộ TOF - Điều khiển logic
Hình 3.25 Ví dụ cách sử dụng bộ TOF (Trang 75)
Hình 3.24: Ví dụ cách sử dụng bộ TONR - Điều khiển logic
Hình 3.24 Ví dụ cách sử dụng bộ TONR (Trang 75)
Hình 3.24: Ví dụ cách sử dụng bộ TONR - Điều khiển logic
Hình 3.24 Ví dụ cách sử dụng bộ TONR (Trang 75)
Hình 3.26: Ví dụ cách sử dụng bộ CTD - Điều khiển logic
Hình 3.26 Ví dụ cách sử dụng bộ CTD (Trang 77)
Hình 3.30: Ví dụ về cách sử dụng lệnh ADD, MUL, DIV với số thực - Điều khiển logic
Hình 3.30 Ví dụ về cách sử dụng lệnh ADD, MUL, DIV với số thực (Trang 82)
Hình  3.30: Ví dụ về cách sử dụng lệnh  ADD, MUL, DIV với số thực - Điều khiển logic
nh 3.30: Ví dụ về cách sử dụng lệnh ADD, MUL, DIV với số thực (Trang 82)
Hình 3.31: Ví dụ minh hoạ về cách sử dụng lệnh khối hàm - Điều khiển logic
Hình 3.31 Ví dụ minh hoạ về cách sử dụng lệnh khối hàm (Trang 87)
Hình 3.32: Ví dụ minh hoạ về cách sử dụng lệnh khối hàm - Điều khiển logic
Hình 3.32 Ví dụ minh hoạ về cách sử dụng lệnh khối hàm (Trang 87)
Hình 3.34: Ví dụ về cách thực hiện lệnh ATT - Điều khiển logic
Hình 3.34 Ví dụ về cách thực hiện lệnh ATT (Trang 89)
vùng định tìm kiếm. Như vậy muốn tìm từ đầu bảng INDX phải cĩ giá trị bằng 0. Nội dung của INDX là số nguyên trong khoảng từ 0 đến EC - Điều khiển logic
v ùng định tìm kiếm. Như vậy muốn tìm từ đầu bảng INDX phải cĩ giá trị bằng 0. Nội dung của INDX là số nguyên trong khoảng từ 0 đến EC (Trang 90)
Bảng 3.5: Sự khác nhau giữa bảng dữ liệu định nghĩa bằng lệnh ATT, FIFO, LIFO và  lệnh FIN - Điều khiển logic
Bảng 3.5 Sự khác nhau giữa bảng dữ liệu định nghĩa bằng lệnh ATT, FIFO, LIFO và lệnh FIN (Trang 91)
Hình 3.36: Ví dụ về cách sử dụng lệnh FIFO  . - Điều khiển logic
Hình 3.36 Ví dụ về cách sử dụng lệnh FIFO (Trang 92)
Hình 3.37: Ví dụ về cách sử dụng lệnh LIFO - Điều khiển logic
Hình 3.37 Ví dụ về cách sử dụng lệnh LIFO (Trang 93)
Hình 3.38: Ví dụ về cách sử dụng lệnh FILL - Điều khiển logic
Hình 3.38 Ví dụ về cách sử dụng lệnh FILL (Trang 94)
Hình 3.39: Ví dụ về cách sử dụng lệnh AND, OR, XOR - Điều khiển logic
Hình 3.39 Ví dụ về cách sử dụng lệnh AND, OR, XOR (Trang 96)
Hình 3.40: Ví dụ về cách sử dụng lệnh INVB, INVW, INVD - Điều khiển logic
Hình 3.40 Ví dụ về cách sử dụng lệnh INVB, INVW, INVD (Trang 97)
Hình 3.47: Ví dụ về cách sử dụng lệnh ENCO - Điều khiển logic
Hình 3.47 Ví dụ về cách sử dụng lệnh ENCO (Trang 104)
Hình 3.48: Ví dụ về cách sử dụng lệnh ATH, HTA - Điều khiển logic
Hình 3.48 Ví dụ về cách sử dụng lệnh ATH, HTA (Trang 106)
Hình 3.52: Ví dụ cách sử dụng lệnh JMP, LBL - Điều khiển logic
Hình 3.52 Ví dụ cách sử dụng lệnh JMP, LBL (Trang 109)
Hình 3.54: Ví dụ về cách sử dụng lệnh STOP, WDR, END - Điều khiển logic
Hình 3.54 Ví dụ về cách sử dụng lệnh STOP, WDR, END (Trang 112)
Hình 3.55: Ví dụ về cách sử dụng lệnh FOR...NEXT - Điều khiển logic
Hình 3.55 Ví dụ về cách sử dụng lệnh FOR...NEXT (Trang 113)
Hình 3.56: Ví dụ về cách sử dụng lệnh dịch chuyển và quay vòng thanh ghi - Điều khiển logic
Hình 3.56 Ví dụ về cách sử dụng lệnh dịch chuyển và quay vòng thanh ghi (Trang 119)
Bảng3.7:Liệt kê các tín hiệu báo ngắt tương ứng với từng loại CPU 21x - Điều khiển logic
Bảng 3.7 Liệt kê các tín hiệu báo ngắt tương ứng với từng loại CPU 21x (Trang 122)
Hình 5.2: Dòng điều khiển phân kỳ - Điều khiển logic
Hình 5.2 Dòng điều khiển phân kỳ (Trang 130)
Hình 5.3: Dòng điều khiển phân kỳ - Điều khiển logic
Hình 5.3 Dòng điều khiển phân kỳ (Trang 131)
Hình 6.4: Đường đặc tính nhiệt điện trở của Pt100 - Điều khiển logic
Hình 6.4 Đường đặc tính nhiệt điện trở của Pt100 (Trang 139)
Hình 6.6: Cách lắp bộ biến đổi điện áp sang tần số với đầu vào của bộ đếm tốc độ cao - Điều khiển logic
Hình 6.6 Cách lắp bộ biến đổi điện áp sang tần số với đầu vào của bộ đếm tốc độ cao (Trang 143)
Hình 6.8: Sơ đồ ghép nối step motor với bộ điều khiển - Điều khiển logic
Hình 6.8 Sơ đồ ghép nối step motor với bộ điều khiển (Trang 149)
Xem hình sau đây bạn cĩ thể dễ dàng tạo một mạch điện để kết nối bộ điều khiển lập trình tới bộ drive của stepper motor - Điều khiển logic
em hình sau đây bạn cĩ thể dễ dàng tạo một mạch điện để kết nối bộ điều khiển lập trình tới bộ drive của stepper motor (Trang 150)
Hình 6.11: Kết nối PLC với máy in qua cổng song - Điều khiển logic
Hình 6.11 Kết nối PLC với máy in qua cổng song (Trang 154)
Hình 6.12: Kết nối S505 và S7 trong mạng qua module giao diện trường MIF - Điều khiển logic
Hình 6.12 Kết nối S505 và S7 trong mạng qua module giao diện trường MIF (Trang 154)
Hình 6.15: Truyền thơng giữa S7 và PC - Điều khiển logic
Hình 6.15 Truyền thơng giữa S7 và PC (Trang 156)
Hình 6.14: Truyền thông giữa các S7-200  với nhau - Điều khiển logic
Hình 6.14 Truyền thông giữa các S7-200 với nhau (Trang 156)
Hình 6.16: Kết nối Encoder vào port truyền thông - Điều khiển logic
Hình 6.16 Kết nối Encoder vào port truyền thông (Trang 157)
Hình 6.19: Kết nối truyền thông S7-200 và TD200 - Điều khiển logic
Hình 6.19 Kết nối truyền thông S7-200 và TD200 (Trang 159)
Hình 7.3: Sơ đồ mô tả hệ thống điều khiển CBĐL cho hệ thống nghiền xi măng - Điều khiển logic
Hình 7.3 Sơ đồ mô tả hệ thống điều khiển CBĐL cho hệ thống nghiền xi măng (Trang 164)
Hình 7.5: Sơ đồ khối chương trình điều khiển hệ thống cân băng - Điều khiển logic
Hình 7.5 Sơ đồ khối chương trình điều khiển hệ thống cân băng (Trang 166)
Hình 8.2: Khoảng cách lắp đặt cho phép của PLC trong tủ điện - Điều khiển logic
Hình 8.2 Khoảng cách lắp đặt cho phép của PLC trong tủ điện (Trang 188)
Hình 8.4: Mơ hình của tủ điện cĩ lắp đặt PLC và biến tần - Điều khiển logic
Hình 8.4 Mơ hình của tủ điện cĩ lắp đặt PLC và biến tần (Trang 189)

TỪ KHÓA LIÊN QUAN

TRÍCH ĐOẠN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w