Đo và ổn định nhiệt độ.DOC

Đo và ổn định nhiệt độ

Trờng đại học bách khoa hà nội Khoa Điện Tử Viễn Thông



Báo Cáo bài tập lớn Vi Xử Lý

Đề tài: đo và ổn định nhiệt độ

Lời mở đầu:

Ngày nay, khoa học kĩ thuật phát triển rất nhanh đặc biệt là điện tử Gắn liền với sự phát triển của điên tử là sự phát triển của các vi xử lý, vi điều khiển Đó là sự ra đời của các vi xủ lý đa năng nh Pentium, Celerong Và trong vi… điều khiển cũng có bớc nhảy vọt đựoc đánh dấu bằng sự ra đời của các vi điều khiển nh PIC, AVR, PsoC, FPGA …

Các vi điều khiển, vi xử lý này ngày càng đợc ứng dụng rất rộng rãi và phổ biến Đặc biệt các vi xử lý , vi điều khiển có thể làm đợc nhiều việc vô cùng phức tạp.

Đối với một sinh viên điện tử sự hiểu biết về cấu trúc và ứng dụng của vi điều khiển và vi xử lý là vô cùng cần thiết Bớc đầu tìm hiểu chúng en chọn vi điều khiển 8051, một họ vi điều khiển đợc ứng dụng khá rộng rãi trên thị trờng.

Giới thiệu về đề tài:

Để nghiên cứu vi điều khiển 8051 chúng em chọn đề tài “ Đo nhiệt độ và điều chỉnh nhiệt độ” Đây là một đề tài không mới nhng đề tài này giúp em có thể hiểu thêm về cấu trúc bên trong, cách hoạt động và cách lập trình cho vi xử lý

Trong đề tài này, chúng em mới chỉ giẩi quyết đợc các vấn đề sau: _ dải nhiệt độ đo đợc từ 00C – 990C

Lý thuyÕt:

A Giíi thiÖu vÒ hä vi ®iÒu khiÓn 8051:

IC vi điều khiển 89S52 có các đặc điểm sau :

-4kbyte ROM (được lập trình bởi nhà sản xuất chỉ co ở 8051)

-128 byte RAM -4 port 8bit

-Hai bộ định thời 16 bit -Giao tiếp nối tiếp

-64KB không gian bộ nhớ chương trình mở rộng -64 KB không gian bộ nhớ dữ liệu mở rộng

-Một bộ xử lý bít (thao tác trên các bit đơn) -210 bit được địa chỉ hóa và mỗi vị trí một bít -Bộ nhân/chia 4µs

1 CẤU TRÚC BÊN TRONG 89S521.1 Cấu tạo chân

Tuỳ theo khả năng của từng người (về kinh tế, kỹ thuật…) mà các nhà sản xuất các sản phẩm ứng dụng có thể chọn 1 trong 3 kiểu chân do ATMEL đưa ra.

1.2 Sơ đồ khối

Phần chính của vi điều khiển 89S52 là bộ xử lý trung tâm (CPU: central processing unit ) bao gồm :

- Các thanh ghi chức năng đặc biệt (SFR).

- Đơn vị logic học (ALU : Arithmetic Logical Unit ) - cổng vào ra (I/O)

- Bộ nhớ chương trình và bộ nhớ dữ liệu.

Đơn vị xữ lý trung tâm nhận trực tiếp xung từ bộ giao động, ngoài ra còn có khả năng đưa một tín hiệu giữ nhịp từ bên ngoài.

Chương trình đang chạy có thể cho dừng lại nhờ một khối điêu khiển ngắt ở bên trong Các nguồn ngắt có thể là: các biến cố ở bên ngoài, sự tràn bộ đếm định thời, hoặc cũng có thể là giao diện nối tiếp Hai bộ định thời 16 bit hoạt động như một bộ đếm.

Các cổng (port0, port1, port2, port3 ) Sữ dụng vào mực đích điều khiển.

Ở cổng 3 còn có thêm các đường dẫn điều khiển dùng để trao đổi với bộ nhớ bên ngoài, hoặc để đầu nối giao diện nối tiếp,cũng như các đường ngắt dẫn bên ngoài.

Giao diện nối tiếp cũng chứa một bộ truyền và bộ nhận không đồng bộ làm việc độc lập với nhau.Tốc độ truyền qua cổng nối tiếp có thể đặt trong dải rộng và được ấn định bằng một bộ định thời.

Trong vi điều khiển 89S52 có hai thành phần quan trọng khác là bộ nhớ và thanh ghi :

Bộ nhớ gồm có bộ nhớ RAM và bộ nhớ ROM dùng để lưu trữ dữ liệu và mã lệnh.

Các thanh ghi sữ dụng để lưu trữ thông tin trong quá trình xữ lý Khi CPU làm việc nó thay đổi nội dung của các thanh ghi

1.3 Mô tả chức năng các chân

a.port0 : là port có hai chức năng ở trên chân từ chân 32 đến 39

trong các thiết kế cỡ nhỏ ( không dùng bộ nhớ mở rộng) có hai chức năng như các đường I/O Đối với các thiết kế cỡ lớn với bộ nhớ mở rộng nó được kết hợp kênh giữa các bus.

b.port1 : port1 là một port I/O trên các chân từ 1-8 Các chân có

thể dùng cho thiết bị ngoại vi nếu cần Port1 không có chức năng khác vì vậy chúng chỉ được dùng trong giao tiếp các thiết bị ngoài.

c.port2 : port2 là một port công dụng kép trên các chân 21 đến

28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chỉ 16 bit đối với các thiết kế dùng bộ nhớ mở rộng hoặc các thiết kế có nhiều hơn 256 byte bộ nhớ dữ liệu ngoài.

d.Port3 : port3 là một port công dụng kép trên các chân 10 – 17

Các chân của port này có nhiều chức năng riêng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8051/89S52 như ở bảng sau:

e.PSEN (Program Store Enable ) : 89S52 có 4 tín hiệu điều

khiển

PSEN là tín hiệu trên chân 29 Nó là tín hiệu điều khiển cho phép bộ nhớ chương trình mở rộng và thường được nối đến chân OE (Output Enable) của một EPROM để cho phép đọc các byte mã lệnh.

PSEN sẽ ở mức thấp trong thời gian lấy lệnh Các mã nhị phân của chương trình được đọc từ EPROM qua bus và được chôt vào thanh ghi lệnh của 89S52 để giải mã lệnh Khi thi hành chương trình trong ROM nội (89S52) PSEN sẽ ở mức thụ động( mức cao).

f.ALE (Address Latch Enable ) :

Tín hiệu ra ALE trên chân 30 tương hợp với các thiết bị làm việc vớicác xữ lý 8585, 8088, 8086, 8051 dùng ALE một cách tương tự cho việc giải mã các kênh các bus địa chỉ và dữ liệu khi port 0 được dùng trong chế độ chuyển đổi của nó: vừa là bus dữ liệu vừa là bus thấp của địa chỉ, ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài trong nữa đầu của chu ký bộ nhớ Sau đó các đường port 0 dùng để xuất hoặc nhập dữ liệu trong nữa sau chu kỳ của bộ nhớ.

Các xung tín hiệu chân ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể dùng làm nguồn xung nhịp cho các hệ thống Nếu xung trên chân 8051 là 12MHz thì ALE có tần số 2MHz Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất Chân này cũng được làm ngõ vào cho xung lập trình cho EPROM trong 8051.

g.EA (External Access) :

Tín hiệu vào EA trên chân 31 thường được mắc lên mức cao (+5V) hoặc mức thấp (GND) Nếu ở mức cao, 8051 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp (4K) Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng Khi dùng 8031, EA luôn được nối mức thấp vì không có bộ nhớ chương trình trên

chip Nếu EA được nối mức thấp bộ nhớ bên trong chương trình 89S52 sẽ bị cấm và chương trình thi hành từ EPROM mở rộng Người ta còn dùng chân EA làm chân cấp điện áp 21V khi lập trình cho EPROM trong 89S52.

h.SRT (Reset) :

Ngõ vào RST trên chân 9 là ngõ reset của 8051 Khi tín hiệu này được đưa lên múc cao (trong ít nhất 2 chu kỳ máy ), các thanh ghi trong 89S52 được tải nhưõng giá trị thích hợp để khởi động hệ thống.

i.Các ngõ vào bộ dao động trên chip :

Như đã thấy trong các hình trên , 89S52 có một bộ dao động trên chip Nó thường được nối với thạch anh giữa hai chân 18 và 19 Các tụ giữa cũng cần thiết như đã vẽ Tần số thạch anh thông thường là 12MHz

j.Các chân nguồn :

89S52 vận hành với nguồn đơn +5V Vcc được nối vào chân 40 và Vss (GND) được nối vào chân 20.

2 Tổ chức bộ nhớ

89S52 có bộ nhớ theo cấu trúc Harvard : có những vùng cho bộ nhớ riêng biệt cho chương trình, dữ liệu Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên trong 89S52, dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu.

Bộ nhớ bên trong bao gồm ROM (89S52) và RAM trên chip, RAM trên chip bao gồm nhiều phần : phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt

Hai đặc tính cần lưu ý là :

- Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp như các địa chỉ bộ nhớ khác.

trong các bộ vi xử lí khác Chi tiết về bộ nhớ RAM trên chip :

Như ta đã thấy trên hình sau, RAM bên 89S52 được phân chia giữa các bank thanh ghi (00H - 1FH), RAM địa chỉ hóa từng bit (20H -

2FH), RAM đa dụng (30H - 7FH) và các thanh ghi chức năng đặc biệt

Not bit addressable

Not bit addressable Not bit addressable Not bit addressable Not bit addressable Not bit addressable

Not bit addressable Not bit addressable

Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp Ví dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy lệnh sau sẽ được dùng :

MOV A, 5FH

Lệnh này di chuyển một bus dữ liệu dùng cách đánh địa chỉ trực tiếp để xác định "địa chỉ nguồn" (5FH) Ðích nhận dữ liệu được ngầm xác định trong mã lệnh là thanh ghi tích lũy A.

RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua RO hay R1 Ví dụ, sau khi thi hành cùng nhiệm vụ như lệnh đơn ở trên :

MOV R0, #5FHMOV A, @R0

Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0 và lệnh thứ hai dùng địa trực tiếp để di chuyển dữ liệu "được trỏ bởi R0" vào thanh ghi tích lũy.

b.RAM địa chỉ hóa từng bit :

89S52 chứa 210 bit được địa chỉ hóa, trong đó 128 bit là ở các địa chỉ byte 20H đến 2FH, và phần còn lại trong các thanh ghi chức năng đặc biệt

Ý tưởng truy xuất từng bit riêng rẽ bằng mềm là một đặc tín tiện lợi của vi điều khiển nói chung Các bit có thể được đặt, xóa, AND,OR với một lệnh đơn Ða số các chi xử lí đòi hỏi một chuổi lệnh đọc – sữa - ghi để đạt được hiệu quả tương tự Hơn nữa, các port I/0 cũng được địa chỉ từng bit làm đợn giản phần mềm xuất nhập từng bit.

Có 128 bit được địa chỉ hóa đa dụng ở các byte 20H đến 2FH Các địa chỉ này được truy xuất như các byte hoặc các bit phụ thuộc vào lệnh được dùng Ví dụ, để đặt bit 67H, ta dùng lệnh sau :

SETB 67H

Chú ý rằng "địa chỉ bit 67H" là bit có trọng số lớn nhất (MSB) ở "địa chỉ byte 2CH" lệnh trên sẽ không tác động đến các bit khác của địa chỉ này.

c.Các bank thanh ghi :

32 byte thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi Bộ lệnh của 89S52 hổ trợ 8 thanh ghi (RO đến R7) và theo mặc định (sau khi Reset hệ thống) các thanh ghi này ở các địa chỉ 00H-07H Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích lũy.

MOV A,R5

Ðây là lệnh một byte dùng địa chỉ thanh ghi Tất nhiên, thao tác tương tự có thể được thi hành bằng lệnh 2 byte dùng địa chỉ trực tiếp nằm trong byte thứ hai:

MOV A,05H

Các lệnh dùng các thanh ghi R0 đến R7 thì sẽ ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp Các giá trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.

Bank thanh ghi tích cực có thể chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trình (PSW) Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung của thanh ghi tích lũy vào địa chỉ 18H:

MOV R0,A

Ý tưởng dùng "các bank thanh ghi" cho phép "chuyển hướng" chương trình nhanh và hiệu qủa (từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác).

3 Các thanh ghi chức năng đặc biệt

Các thanh ghi nội của 89S52 được truy xuất ngầm định bởi bộ lệnh Ví dụ lệnh "INC A" sẽ tăng nội dung của thanh ghi tích lũy A lên 1 Tác động này được ngầm định trong mã lệnh.

Các thanh ghi trong 89S52 được định dạng như một phần của RAM trên chip Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi trực tiếp, sẽ không có lợi khi đặt chúng vào trong RAM trên chip) Ðó là lý do để 89S52 có nhiều thanh ghi Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR: Special Funtion Rgister) ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH Chú ý rằng hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa Chỉ có 21 địa chỉ SFR là được định nghĩa.

Ngoại trừ tích lũy (A) có thể được truy xuất ngầm như đã nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp chú ý rằng một vài SFR có thể được địa chỉ hóa bit hoặc byte Người thiết kế phải thận trọng khi truy xuất bit và byte Ví dụ lệnh sau:

SETB 0E0H

Sẽ Set bit 0 trong thanh ghi tích lũy, các bit khác không thay đổi Ta thấy rằng E0H đồng thời là địa chỉ byte của thanh ghi tích lũy và là địa chỉ bit có trọng số nhỏ nhất trong thanh ghi tích lũy Vì lệnh SETB chỉ tác động trên bit, nên chỉ có địa chỉ bit là có hiệu quả.

a Từ trạng thái chương trình:

Từ trạng thái chương trình (PSW: Program Status Word) ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau:

Ký hiệu Địa chỉ Ý nghĩa

Bit 1 chọn bank thanh ghi Bit chọn bank thanh ghi.

các lệnh toán học: nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn phép trừ Ví dụ: nếu thanh ghi tích lũy chứa FFH, thì lệnh sau:

ADD A,#1

Sẽ trả về thanh ghi tích lũy kết qủa 00H và set cờ nhớ trong PSW.

Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lý thi hành trên bit Ví dụ, lệnh sẽ AND bit 25H với cờ nhớ và đặt kết qủa trở vào cờ nhớ:

ANL C,25H

Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết qủa của 4 bit thấp trong khoảng 0AH đến 0FH Nếu các giá trị cộng được là số BCD, thì sau lệnh cộng cần có DA A( hiệu chỉnh thập phân thanh ghi tích lũy) để mang kết qủa lớn hơn 9 trở về tâm từ 0-9.

• Cờ 0

Cờ 0 (F0)là một bit cờ đa dụng dành các ứng dụng của người dùng.

• Các bit chọn bank thanh ghi

Các bit chọn bank thanh ghi (RSO và RS1) xác định bank thanh ghi được tích cực Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần Ví dụ, ba lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte IFH) đến thanh ghi tích lũy:

SETB RS1 SETB RSO MOV A,R7

Khi chương trình được hợp dịch các địa chỉ bit đúng được thay thế cho các ký hiệu "RS1" và "RS0" Vậy lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H.

Cờ tràn (OV) được set một lệnh cộng hoặc trừ nếu có một phép toán bị tràn Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết qủa của nó có nằm trong tầm xác định không Khi các số không dấu được cộng, bit OV có thể được bỏ qua Các kết qủa lớn hơn +127 hoặc nhỏ hơn -128 sẽ set bit OV.

b Thanh ghi B:

Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi tích lũy A cho các phép toán nhân và chia Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả về kết qủa 16 bit trong A (byte thấp) và B (byte cao) Lệnh DIV AB sẽ chia A cho B rồi trả về kết qủa nguyên trong A và phần dư trong B Thanh ghi B cũng có thể được xem như thanh ghi đệm đa dụng Nó được địa chỉ hóa ttừng bit bằng các địa chỉ bit FOH đến F7H.

c Con trỏ ngăn xếp:

Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ dọc dữ liệu và làm giảm SP Ngăn xếp của 89S52 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp chúng là 128 byte đầu của 89S52.

Ðể khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau đây được dùng:

MOV SP,#%FH

Trên 89S52 ngăn xếp bị giới hạn 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH Sở dĩ cùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ lệu đầu tiên.

Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống Giá trị măc định đó là 07H và kết qủa là ngăn đầu tiên để cất dữ liệu có địa chỉ 08H Nếu phần mềm ứng dụng không khởi động lại SP, bank thanh ghi 1 (có thể cả 2 và 3) sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp.

Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu giữ tạm thời và lấy lại dữ liệu hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL, LACALL) và các lệnh trở về (RET,RETI) để cất và lấy lại bộ đếm chương trình.

d Con trỏ dữ liệu:

Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H(DPL: byte thấp) và 83H (DPH:byte cao) Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

MOV A,#55H

MOV DPTR,#1000H MOVX @DPTR,A

Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy, lệnh thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ liệu 16 bit 1000H vào con trỏ dữ liệu Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H)

e Các thanh ghi port xuất nhâp:

Các port của 89S52 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90 H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H Tất cả các Port đều được địa chỉ hóa từng bit Ðiều đó cung cấp một khả năng giao tiếp thuận lợi.

f Các thanh ghi timer:

89S52 chứa 2 bộ định thời đếm 16 bit được dùng trong việc định thời hoặc đếm sự kiện Timer 0 ở địa chỉ 8AH (TL0:byte thấp) và 8CH (TH0:byte cao).Timer 1 ở địa chỉ 8BH (TL1:byte thấp) và 8DH (TH1: byte cao) việc vận hành timer được set bởi thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hóa từng bit.

g Các thanh ghi port nối tiếp: 89S52 chức một port nối tiếp trên

chip dành cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao tiếp nối tiếp (có bộ chuyển đổi A/D, các thanh ghi dịch ) Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H ssẽ giữ cả hai giữ liệu truyền và nhận Khi truyền dữ liệu thì ghi lên SBUF khi nhận dữ liệu thì đọc SBUF Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCON) (được địa chỉ hóa từng bit) ở địa chỉ 98H.

h Các thanh ghi ngắt: 89S52 có cấu trúc 5 nguồn ngắt, 2 mức ưu

tiên Các ngắt bị cấm sau khi reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ 8AH Cả hai thanh ghi được địa chỉ hóa từng bit.

i Các thanh ghi điều khiển công suất:

Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa nhiều bit điều khiển Chúng được tóm tắt trong bảng sau:

Bit gấp đôi tốc độ baud, nếu được set thì tốc độ baud sẽ tăng gấp đôi trong các mode 1,2 và 3 của port nối tiếp

Giảm công suất, được set để kích hoạt mode giảm công suất, chỉ thoá khi resetMode chờ, set để kích hoạt mode chờ, chỉ thoát khi có ngắt hoặc reset hệ thống

b) Chế độ 1- chế độ timer 16 bit.

Hoạt động như timer 16 bit đầy đủ.

Cờ báo tràn là bit TFx trong TCON có thể đọc hoặc ghi bằng phầm mềm.

MSB của giá trị trong các thanh ghi timer là bit 7 của THx và LBS là bit 0 của TLx Các thanh ghi timer (Tlx/THx) có thể được đọc hoặc ghi bất cứ lúc nào bằng phầm mềm.

c) Chế độ 0- chế độ tự động nạp lại 8 bit.

TLx hoạt động như một timer 8 bit, trong khi đó THx vẫn giữ nguyên giá trị được nạp Khi số đếm tràn tứ FFH đến 00H, không nhưõng cờ timer được set mà giá trị trong THx đồng thời được nạp vào TLx Việc đếm tiếp tục từ giá trị này lên đến FFH xuống 00H và nạp lại chế độ này rất thông dụng vì sự tràn timer xảy ra trong những khoảng thời gian nhất định và tuần hoàn một khi đã khởi động TMOD và THx.

d) Chế độ 3- chế độ tách timer

Timer 0 tách thành hai timer 8 bit (TL0 và TH0), TL0 có cờ báo tràn là TF0 và TH0 có cờ báo tràn là TF1.

Timer 1 ngưng ở chế độ 3, nhưng có thể được khởi động bằng cách chuyển sang chế độ khác Giới hạn duy nhất là cờ báo tràn TF1 không còn bị tác động khi timer 1 bị tràn vì nó đã được nối tới TH0 Khi timer 0 ở chế độ 3, có thể cho timer 1 chạy và ngưng bằng cách chuyển nó ra ngoài và vào chế độ 3 Nó vẫn có thể được sử dụng bởi port nối tiếp như bộ tạo tốc độ baund hoặc nó có thể được sử dụng bằng bất cứ cách nào không cần ngắt (vì nó không còn được nối với TF1).

4.2 Nguồn tạo xung nhịp

Có hai nguồn tạo xung nhịp có thể có, đượ chọn bằng cách ghi vào bit C/T (counter/timer) trong TMOD khi khởi động timer Một nguồn tạo xung nhịp dùng cho định khoảng thời gian, cái khác cho đếm sự kiện.

Nguồn xung tạo nhịp - Ðịnh khoảng thời gian (interval timing)

Nếu C/T =0 hoạ t động timer liên tục được chọn và timer được dùng cho việc định khoảng thời gian Lúc đó, timer lấy xung nhịp từ bộ dao động trên chip Bộ chia 12 được thêm vào để giảm tần số xung nhịp đến giá trị thích hợp cho phần lớn các ứng dụng Như vậy thạch anh 12 MHz sẽ cho tốc độ xung nhịp timer 1 MHz Bóa tràn timer xảy ra sau một số (cố địng) xung nhịp, phụ thuộc vào giá trị ban đầu được nạp vào các thanh ghi timer TLx/THx.

- Ðếm sự kiện (Event counting)

- Nếu C/T=1, timer lấy xung nhịp từ nguồn bên ngoài Trong hầu hết các ứng dụng nguồn bên ngoài này cung cấp cho timer một xung kh xảy ra một "sự kiện ", timer dùng đếm sự kiện được xác định bằng phần mềm bằng cách đọc các thanh ghi TLx/THx vì giá trị 16 bit trong các thanh ghi này tăng thêm 1 cho mỗi sự kiện.

Nguồn xung nhịp ngoài có từ thay đổi chức năng của các chân port 3 Bit 4 của port 3 (P3.4) dùng làm ngõ vào tạo xung nhịp bên trong timer 0 và được gọi là "T0" Và p3.5 hay "T1" là ngõ vào tạo xung nhịp cho timer 1.

4.3 Bắt đầu dừng và điều khiển các hoạt động timer

Phương pháp mới đơn giản nhất để bắt đầu (cho chạy) và dừng các timer là dùng các bit điều khiển chạy :TRx trong TCON, TRx bị xóa sau khi reset hệ thống Như vậy, các timer theo mặc nhiên là bị cấm (bị dừng) TRx được đặt lên 1 bằng phần mềm để cho các timer chạy.

Cho chạy và dừng timer

Vì TRx ở trong thanh ghi TCON có địa chỉ bit, nên dễ dàng cho việc

điều khiển các timer trong chương trình Ví dụ : cho timer 0 chạy

bằng lệnh : SETB TR0 và dừng bằng lệnh SETB TR0

Trình biên dịch sẽ thực hiện việc chuyển đổi ký hiệu cần thiết từ

"TR0" sang địa chỉ bit đúng SETB TR0 chính xác giống như SETB

4.4 Khởi động và truy xuất các thanh ghi timer

Thông thường các thanh ghi được khởi động một lần ở đầu chương trình để đặt chế độ làm việc cho đúng Sau đó trong thân chương trình các timer được cho chạy, dừng , các bit cờ được kiểm tra và xóa, các thanh ghi timer được đọc và cạp nhật theo đòi hỏi của các ứng dụng

TMOD là thanh ghi thứ nhất được khởi động vì nó đặt chế độ

hoạt động Ví dụ các lệnh sau khi khởi động timer 1 như timer 16 bit (chế độ 1) có xung nhịp từ bộ dao động trên chíp cho việc địng khoảng thời gian.

MOV TMOD,#00010000B

Lệnh này sẽ đặt M1=0 vả M0=1 cho chế độ 1, C/T=0 và

GATE=0 cho xung nhịp nội và xóa các bit chế độ timer 0 Dĩ nhiên

timer thật sự không bắt đầu định thời cho đến khi bit điều khiển chạy

TR1 được đặt lên 1.