ĐỀ THI VÀ ĐÁP ÁN MÔN KỸ THUẬT SỐ

TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM KHOA ĐIỆN ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ CÔNG NGHIỆP Chữ ký giám thị Chữ ký giám thị ĐÁP ÁN Môn: Kỹ Thuật số Mã môn học: DIGI330163 Đề số/Mã đề: Đề thi có trang Thời gian: 90 phút Điểm chữ ký Được phép sử dụng tài liệu SV làm trực tiếp đề thi nộp lại đề CB chấm thi thứ CB chấm thi thứ hai Họ tên: Mã số SV: Số TT: Phòng thi: Câu 1: (1,5 điểm) Cho ghi dịch hình vẽ Hãy vẽ dạng sóng ngõ Q 0, Q1, Q2 theo xung Ck hình vẽ, giả sử trạng thái ban đầu tất Flip-Flop MR (Master Reset) Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 1/8 Câu 2: (1,5 điểm) Cho mạch điện hình vẽ, giả sử trạng thái ban đầu Q4Q3Q2Q1Q0 = 00000 b Viết trạng thái đếm mạch (1đ) a Mạch đếm MOD (0,5đ) Ck ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ Q4 0 0 0 0 Q3 0 0 0 0 Q2 0 0 1 1 Q1 0 1 0 1 Q0 1 1 Câu 3: (2 điểm) Hãy thiết kế mạch đếm không đồng bộ, đếm trạng thái theo sơ đồ, sử dụng Flip-Flop JK có Ck tác động cạnh lên, Pre vá Cl tích cực mức thấp Start → 0→ 1→ 2→ 3→ 4→ 5→ 6→ 7→ → → 10 → 11 a Thiết kế mạch Trạng thái trung gian Q3 Q2 Bảng trạng thái xác định hàm hồi tiếp Q1 Q0 Hàm hồi tiếp Cl = Q 2.Q3 Q3 0 1 Q2 1 Cl 1 (xác định trạng thái trung gian, lập bảng trạng thái, viết hàm hồi tiếp 0,5đ) Vẽ mạch điện: (0,5đ) Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 2/8 b Vẽ dạng sóng (1đ) Câu 4: (1,5 điểm) Cho bảng thông số số loại TTL Thông số 74 74S 74LS 74ALS Đơn vị VOH (min) 2.4 2.7 2.7 2.5 V VOL (max) 0.4 0.5 0.5 0.5 V VIH (min) 2.0 2.0 2.0 2.0 V VIL (max) 0.8 0.8 0.8 0.8 V IOH -0.4 -1 -0.4 -0.4 mA IOL 16 20 8 mA IIH 40 50 20 20 µA IIL -1.6 -2 -0.4 -0.1 mA a Tính lề nhiễu sử dụng ngõ 74LS kết nối với ngõ vào 74 (0,5đ) VNH = VOH (min) – VIH (min) = 2,7V – 2V = 0,7V VNL = VIL (max) – VOL (max) = 0,8V – 0,5V = 0,3V b Tính hệ số tải sử dụng ngõ 74ALS kết nối với ngõ vào 74S Fan out (H) = IOH(74ALS)/IIH(74S) = 0,4mA/50µA = Fan out (L) = IOL(74ALS)/IIL(74S) = 8mA/2mA = (0,5đ) Do đó: Fan out = (0,5đ) Câu 5: (1,5 điểm) Cho mạch truy xuất nhớ hình vẽ Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 3/8 a Tính dung lượng nhớ EPROM (tính theo bit) Bộ nhớ có đường địa (A0 – A8), đường liệu (D0 – D7) C = 29 x = 4096 bit (0,5đ) b Xác định vùng địa truy xuất A8 A7 A6 A5 A4 A3 A2 A1 A0 Đầu 0 0 0 080H Cuối 1 0 0B1H Vùng địa truy xuất: 080H đến 0B1H (0,5đ) c Tính dung lượng vùng truy xuất 0B1H – 080H = 031H 031H = 4910 Dung lượng truy xuất 50 byte (0,5đ) Câu 6: (2 điểm) Cho DAC R/2nR ngõ điện áp bit có Vref = 6V, R = 2,2KΩ a Tính RF để có VFS = - 5V VFS = − RF V (2 n − 1) n −1 ref R.2 (0,5đ) (−V FS ) R.2 n −1 5.2200.2 −1 RF = = = 923,88Ω Vref (2 n − 1) 6(2 − 1) (0,5đ) b Với RF = 1KΩ Tính VO ngõ vào nhị phân 11001012 11001012 = 10110 VO = − (0,5đ) RF V 101 = − 6.101 = 4,3V n −1 ref R.2 2,2.64 (0,5đ) Ghi chú: Cán coi thi khơng giải thích đề thi Chuẩn đầu học phần (về kiến thức) [CĐR G2.1]: Phân tích hoạt động cổng logic TTL, CMOS, giao tiếp TTL – CMOS, mạch logic tổ hợp, Flip-Flop [CĐR G2.2]: Phân tích hoạt động vẽ dạng sóng mạch đếm khơng đồng bộ, đồng bộ, mạch đếm vòng, ghi dịch, mạch dao động định thời, mạch chuyển đổi A/D D/A [CĐR G4.1]: Thực mạch đếm không đồng bộ, đồng ghi dịch [CĐR G4.2]: Tính tốn cho mạch dao động định thời, DAC, ADC, giao tiếp IC tải cơng suất [CĐR G4.3]: Xây dựng chương trình cho nhớ, truy xuất nhớ Nội dung kiểm tra Câu Câu 1, Câu Câu Câu Câu Ngày 25 tháng năm 2015 Thông qua môn (ký ghi rõ họ tên) Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 4/8 Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 5/8 Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 6/8 Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 7/8 Số hiệu: BM1/QT-PĐBCL-RĐTV Trang 8/8