Thiết kế hệ thống điều khiển thiết bị sử dụng lớp vật lý RS485

ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I MỤC LỤC GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I LỜI CẢM ƠN Trong trình thực đề tài mặc dù gặp phải rất nhiều những vấn đề khó khăn song với hướng dẫn của thầy Giang Hồng Bắc với chỉ bảo của thầy cô giáo Khoa Điện – Điện Tử nỗ lực không ngừng của nhóm, đến chúng em đa hoàn thành đề tài Tuy nhiên, kiến thức của chúng em còn hạn chế, nên không thê tránh khỏi những thiếu sót Vì chúng em rất mong nhận những ý kiến đóng góp chân thành từ phía thầy Giang Hồng Bắc ,cùng thầy giáo Khoa Điện – Điện Tử bạn đọc đê đề tài của chúng em ngày hoàn thiện phát triên lên mức cao thời gian gần nhất Sau thời gian thực đề tài khoa, chúng em đa học hỏi rất nhiều kinh nghiệm kiến thức Các thầy cô gióa khoa đa nhiệt tình chỉ bảo Đặc biệt hướng dẫn rất nhiệt tình của thầy Giang Hồng Bắc đa giúp chúng em hoàn thành đề tài Chúng em xin chân thành cảm ơn!   GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Nhận xét giáo viên hướng dẫn LỜI NÓI ĐẦU Trong những năm gần đây, kinh tế của nước ta phát triên rất mạnh mẽ nhanh chóng, đê đạt kết có đóng góp rất của ngành kĩ thuật điện - điện tử, kĩ thuật vi xử lý Với phát triên vũ bao kĩ thuật điện-điện tử, kĩ thuật vi xử lý xâm nhập vào tất ngành khoa học – kĩ thuật khác đa đáp ứng nhu cầu của người dân Sự đời của vi mạch điều khiên với giá thành giảm GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I nhanh ,khả lập trình ngày cao đa mang lại những thay đổi sâu sắc ngành kỹ thuật điện – điện tử Đê bước đầu làm quen dần với vi điều khiên, chúng em đa thầy cô giáo khoa giao cho đồ án môn học với đề tài: “Thiết kế hệ thống điều khiển thiết bị sử dụng lớp vật lý RS485” Chúng em xin chân thành cảm ơn! Nhóm sinh viên thực hiện: Nguyễn Thanh Hải Nguyễn Tuyên Hoàng GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I CHƯƠNG GIỚI THIỆU CHUNG VỀ CƠ SỞ LÝ LUẬN ĐỀ TÀI 1.1 Lớp vật lý (Physlcal layer) Lớp vật lý lớp mơ hình phân lớp chức truyền thơng của trạm thiết bị Lớp đảm nhiệm toàn công việc truyền dẫn dữ liệu phương tiện vật lý Các qui định mô tả giao diện vật lý giữa trạm thiết bị môl trường truyền thông: Các chl tiết cấu trúc mạng (bus, cây, hình sao, ) Kỹ thuật truyền dẫn (RS-485, MBP, truyền cáp quang, ) Phương pháp ma hóa bit {NRZ, Manchester, FSK, ) Chế độ truyền tảl (dải rộng/dải sở/dải mang, đồng bộ/không đồng bộ) Các tốc độ truyền cho phép Giao diện học (phích cắm, giắc cắm, ) Lưu ý lớp vật lý hồn tồn khơng đề cập tới môl trường truyền thông, mà chỉ nói tới giao diện với nó Lớp vật lý cần chuẩn hóa cho hệ thống truyền thông có lựa chọn giữa vàl khả khác Trong hệ thống bus trường, lựa chọn không lớn quá, hầu hết dựa vài chuẩn kỹ thuật 1.2 Truyền thông mã hóa liệu 1.2.1 Truyền thơng Truyền thơng q trình trao đổi thơng tin giữa hai chủ thê với nhau, gọi đối tác giao tiếp, theo phương pháp qui định trước Đối tác có thê điều khiên đối tác kia, hoặc quan sát trạng thái của đối tác Các đối tác giao tiếp có thê người hoặc hệ thống kỹ thuật - tức thiết bị phần cứng (đối tác vật lý) hoặc chương trình phần mềm (đối tác logic) Đê thực việc giao tiếp hay truyền thông ta cần tín hiệu thích hợp, có thê tín hiệu tương tự hay tín hiệu số Sự phân biệt giữa tín hiệu thơng tin dẫn tới phần biệt giữa xử lý tín hiệu xử lý thơng tin, giữa truyền tín hiệu với truyền thơng Có thê sử dụng dạng tín hiệu rất khác đê truyền tải nguồn thông tin, tín hiệu có thê mang nhiều nguồn thơng tin khác 1.2.2 Mã hóa Thơng tin cần trao đổl giữa đốl tác ma hóa trước hệ thống truyền dẫn tín hiệu chuyên tới phía bên Trong thuật ngữ truyền thông, ma hóa chỉ trình biến đổi nguồn thơng tin (dữ liệu) cần trao đổi sang ch̃i tín hiệu thích GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I hợp đê truyền dẫn Quá trình nhất thường bao gồm hal bước: ma hóa nguồn ma hóa đường truyền Trong trình ma hóa nguồn, dữ liệu mang thông tin thực dụng hay dữ liệu nguồn bổ sung thông tin phụ trợ cần thiết cho việc truyền dẫn, ví dụ địa chỉ bên gửi bên nhận, kiêu dữ liệu, thông tín kiêm lỡi, v.v Dữ liệu trước gửi có thê phân chia thành nhiều gói dữ liệu điện đê phù hợp với phương pháp truyền, nén lại đê tăng hiệu suất đường truyền, hoặc ma hóa bảo mật Như vậy, lượng thông tin chứa đựng tín hiệu nhiều lượng thơng tin thực dụng cần truyền tải Đối tác truyền thông Đối tác truyền thông Ma hóa/Giải ma Ma hóa/Giải ma Hệ thống truyền dẫn tín hiệu Hình 1.1: Ngun tắc của truyền thông Sau đa ma hóa nguồn, ma hóa đường truyền trình tạo tín hiệu tương ứng Với bít gói dữ liệu hay điện theo phương pháp nhất định đê phù hợp với đường truyền kỹ thuật truyền Hình 2.4 minh họa ví dụ ma hóa đường truyền đơn giản, bit thê mức điện áp cao bit mức điện áp thấp Ma hóa đường truyền đồng nghĩa với ma hóa bít, tín hiệu khâu ma hóa từng bit tạo tín hiệu truyền dẫn Đối với hệ thống truyền thông khác, trình ma hóa đường truyền có thê bao hàm việc điều biến tín hiệu dồn kênh, cho phép truyền lúc nhiều nguồn thông tin truyền tốc độ cao Việc dồn kênh có thê thực theo phương pháp phân chia tần số, phân chia thời gian hoặc phân chia ma Hình 1.2: Ví dụ ma hóa bít Trong tín hiệu truyền tải đi, cần có phương pháp đê bên nhận phân biệt glớl hạn giữa bit dữ liệu nốl tiếp nhau, gọi phương pháp đồng hóa Đê tạo điều kiện thực việc cách đơn giản, tín hiệu thường phát theo nhịp đặn, mỡi nhịp ứng với bit, minh họa Hình 1.2 GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Quá trình ngược lại với ma hóa giải ma, tức chuyên đổi tín hiệu nhận thành day bit tương ứng sau đó xử lý, loại bỏ thông tin bổ sung đê tái tạo thông tin nguồn 1.3 Chuẩn RS485 RS- 485 sử dụng tín hiệu điện áp chênh lệch đối xứng giữa hai dây dẫn A B Thông số Điều kiện Điện áp đầu hở mạch Đầu áp đầu có tải RLOAD = 54Ω Tối thiếu Tối đa ±1,5V ±6V ±,5V ±5V Dòng ngắn mạch Thời gian độ đầu ±250mA RLOAD = 54Ω CLOAD= 54Ω Điện áp chế độ chung RLOAD = 54Ω đầu Voc Độ nhạy cảm đầu vào -1V -7V≤ VCM≤12V 3V ±200mV Điện áp chế độ chung VCM -7V Trở kháng đầu vào 12K Ω 12V Bảng 1: Tóm tắt thông số quan trọng của RS-485 Đặc tính khác của RS-485 có khả ghép nối nhiều điêm, dùng phổ biến hệ thống bus trường Cụ thê, 32 trạm có thê tham gia ghép nối, định địa chỉ giao tiếp đồng thời đoạn RS-485 mà không cần lặp Đê đạt điều này, thời điêm chỉ trạm phép kiêm sốt đường dẫn phát tín hiệu, kích thích phải đưa chế độ trở kháng cao mỗi rỗi, tạo điều kiện cho kích thích trạm khác tham gia Chế độ gọi tri-State Một số vi mạch RS-485 tự động xử lý tình này, nhiều trường hợp khác việc đó thuộc trách nhiệm của phần mềm điều khiên truyền thông Trong mạch của kích thích RS-485 có tín hiệu vào “Enable” dùng cho mục đích chuyên kích thích trạng thái phát tín hiệu hoặc trl-state GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Hình 1.3: Sơ đồ kích thích (driver) thu (receiver) RS-485 1.3.1 Số trạm tham gia RS-485 cho phép nối mạng 32 tải đơn vị (unit load, UL), ứng vớl 32 thu phát hoặc nhiều hơn, tùy theo cách chọn tải cho mỗl thiết bị thành viên Định nghĩa tải đơn vị minh họa Hình 2.41 Thơng thường, mỗi thu phát thiết kế tương đương với tảl đơn vị Gần có những cố gắng giảm tải xuống còn 1/2UL hoặc 1/4UL, tức tăng trở kháng đầu vào lên hai hoặc bốn lần, Với mục đích tăng số trạm lên 64 hoặc 128 Tuy nhiên, tăng số trạm theo cách gắn với việc phải giảm tốc độ truyền thơng, trạm có trở kháng lớn hoạt động chậm Hình 1.4: Qui định trạng thái logic của tín hiệu RS-485 Giới hạn 32 tải đơn vị xuất phát từ đặc tính kỹ thuật của hệ thống truyền thơng nhiều điêm Các tải mắc song song việc tăng tải làm suy giảm tín hiệu vượt GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I mức cho phép Theo qui định chuẩn, kích thích tín hiệu phải đảm bảo dòng tổng cộng 60mA vừa đủ đê cung cấp cho: • Hai trở đầu cuối mắc song song tương ứng tải 60 Ω (120Ω mỗi đầu) với điện áp tối thiêu 1,5V, tạo dòng tương đương với 25mA • 32 tải đơn vị mắc song song với dòng lmA qua mỗi tải (trường hợp xấu nhất), tạo dòng tương đương với 32mA 1.3.2 Tốc độ truyền tải chiều dài dây dẫn RS-485 cho phép khoảng cách tối đa giữa trạm đầu trạm cuối đoạn mạng 1200m, không phụ thuộc vào số trạm tham gia Tốc độ truyền dẫn tối đa có thê lên tới 10Mbit/s, số hệ thống gần có khả làm việc với tốc độ 12Mbit/s Tuy nhiên có ràng buộc giữa tốc độ truyền dẫn tối đa độ dài dây dẫn cho phép, tức mạng dài 1200m không thê làm việc với tốc độ 10MBd Quan hệ giữa chúng phụ thuộc nhiều vào chất lượng cáp dẫn dùng phụ thuộc vào việc đánh giá chất lượng tín hiệu Tốc độ truyền tối đa phụ thuộc vào chất lượng cáp mạng, cụ thê đôi dây xoắn kiêu STP có khả chống nhiễu tốt loại UTP có thê truyền với tốc độ cao Có thê sử dụng lặp đê tăng số trạm mạng, chiều dài dây dẫn lên nhiều lần, đồng thời đảm bảo chất lượng tín hiệu Hình 1.5 : Quan hệ giữa tốc độ truyền chiều dài dây dẫn tối đa RS-485 sử dụng đơi dây xoắn AWG 24 Cấu hình mạng RS-485 chuẩn nhất EIA đưa mà có khả truyền thông đa điêm thực chỉ dùng đường dẫn chung nhất, gọi bus Chính mà nó dùng làm chuẩn cho lớp vật lý đa số hệ thống bus thời Cấu hình phổ biến nhất sử dụng hai dây dẫn cho việc truyền tín hiệu, minh họa Hình Trong trường hợp này, hệ thống chỉ có thê làm việc với chế độ hai chiều gián đoạn (haft-duplex) trạm có thê nhận quyền bình đẳng việc truy nhập đường dẫn Chú ý đường dẫn kết thúc hai trở hai đầu không phép giữa đường dây Vì mục đích đơn giản, dây đất khơng vẽ đây, nhiên thực tế việc nối dây đất rất cần thiết GVHD: Giang Hồng Bắc ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Hình 1.6: Cấu hình mạng RS-485 hai dây Một mạng RS-485 có thê nối theo kiêu dây, hình 1.6 mơ tả Một trạm chủ (master) đóng vai trò điều khiên toàn giao tiếp giữa trạm kê việc truy nhập đường dẫn Các trạm tớ (slave) không thê liên hệ trực tiếp mà phải qua trạm chủ Trạm chủ phát tín hiệu yêu cầu trạm tớ có trách nhiệm đáp ứng vấn đề kiêm soát thâm nhập đường dẫn việc khống chế trạm tớ không trả lời lúc Với cấu hình này, việc truyền thơng có thê thực chế độ hai chiều toàn phần phù hợp với ứng dụng đòi hỏi tốc độ truyền tải thông tin cao, nhiên phải trả giá cho hai đường dây bổ sung 1.3.3 Cáp nối RS-485 chuẩn trọn vẹn mà chỉ chuẩn đặc tính điện học, khơng đưa qul định cho cáp nối nối Có thê dùng đôi dây xoắn, cáp trơn hoặc loại cáp khác, nhiên đôi dây xoắn vẫn loại cáp sử dụng phổ biến nhất nhờ đặc tính chống tạp nhiễu xuyên âm 1.3.4.Trở đẩu cuối Do tốc độ truyền thông chiều dài dây dẫn có thê khác rất nhiều ứng dụng, tất bus RS-485 yêu cầu sử dụng trở đầu cuối hai đầu dây sử dụng trở đầu cuối có tác dụng chống hiệu ứng phụ truyền dẫn tín hiệu, ví dụ phản xạ tín hiệu Trở đầu cuối dùng cho RS-485 có thê từ 100Q đến 120Q Một sai lầm thường gây tác hại nghiêm trọng thực tế dùng trở đầu cuối mỗi trạm Đối với mạng bus có 10 trạm trở kháng tạo trở đầu cuối mắc song song 10Q thay khơng phải 50Í2 thơng thường Chú ý tải của trở đầu cuối chiếm phần lớn toàn mạch, nên trường hợp hậu gây dòng qua trở đầu cuối lấn át, tín hiệu mang thơng tin tới thu suy yếu mạnh dẫn tới sai lệch hồn tồn Một số nối có tích hợp sẵn trở đầu cuối, có thê dùng jumper đê chọn chế độ thích hợp tùy theo vị trí của trạm mạng GVHD: Giang Hồng Bắc 10 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Các đặc tính ngồi vi gồm khối chức sau: -Timer0: đếm bit với chia tần số bit -Timerl: đếm 16 bit với chia tần số, có thê thực chức đếm dựa vào xung clock ngoại vi vi điều khiến hoạt động chế độ sleep -Timer2: đếm bit với chia tần số, postcaler - Hai Capture/so sánh/điều chế độ rông xung - Các chuân giao tiếp nối tiếp SSP (Synchronous Serial Port), SPI I2C - Chuẩn giao tiếp tiếp USART với bit địa chỉ - Công giao tiếp song song PSP (Parallel Slave Port) với chân điều khiên RD, WR > Bên cạnh đó vài đặc tính khác của vi điều khiên như: - Bộ nhớ flash với khả ghi xóa 100.000 lần - Bộ nhớ EEPROM với khả ghi xóa 1.000.000 lần - Dữ liệu nhớ EEPROM có thê lưu trừ 40 năm - Khả tự nạp chương trình với điều khiên của phần mềm - Nạp chương trình mạch điện ICSP (In Circuit Serial Programming) thông qua chân - Watchdog Timer với dao động - Chức bảo mật ma chương trình - Chế độ Sleep - Có thê hoạt động với nhiều dạng Oscillator khác 1.5.4 Khái quát chức port vi điều khiển PIC16F877A Hình 1.11: Các Port của PIC16F877A GVHD: Giang Hồng Bắc 17 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I • PORTA PORTA gồm có chân Các chân của PortA, ta lập trình đê có thê thực chức “hai chiều” : xuất dữ liệu từ vi điều khiên ngoại vi nhập dữ liệu từ ngoại vi vào vi điều khiên Việc xuất nhập dữ liệu PIC16F877A khác với họ 8051 Ở tất PORT của PIC16F877A, mỗi thời điêm chỉ thực chức :xuất hoặc nhập Đê chuyên từ chức nhập qua chức xuất hay ngược lại, ta phải xử lý phần mềm, không 8051 tự hiêu lúc chức nhập, lúc chức xuất Trong kiến trúc phần cứng của PIC16F877A, người ta sử dụng ghi TRISA địa chỉ 85H đê điều khiên chức I/O Muốn xác lập chân của PORTA nhập (input) ta set bit tương ứng chân đó ghi TRISA Ngược lại, muốn chân output ta clear bit tương ứng chân đó ghi TRISA Điều hoàn toàn tương tự PORT còn lại Ngoài ra, PORTA còn có chức quan trọng sau : - Ngõ vào Analog của ADC : thực chức chuyên từ Analog sang Digital - Ngõ vào điện so sánh - Ngõ vào xung Clock của Timer0 kiến trúc phần cứng : thực nhiệm vụ đếm xung thông qua Timer0… - Ngõ vào của giao tiếp MSSP (Master Synchronous Serial Port) • PORTB PORTB có chân Cũng PORTA, chân PORTB thực chức : input output Hai chức điều khiên bới ghi TRISB Khi muốn chân của PORTB input ta set bit tương ứng ghi TRISB, ngược lại muốn chân output ta clear bit tương ứng TRISB Thanh ghi TRISB còn tích hợp điện trở kéo lên có thê điều khiên chương trình • PORTC PORTC có chân thực chức input output điều khiên của ghi TRISC tương tự hai ghi Ngoài PORTC còn có chức quan trọng sau : - Ngõ vào xung clock cho Timer1 kiến trúc phần cứng - Bộ PWM thực chức điều xung lập trình tần số, duty cycle: sử dụng điều khiên tốc độ vị trí của động v.v… - Tích hợp giao tiếp nối tiếp I2C, SPI, SSP, USART • PORTD GVHD: Giang Hồng Bắc 18 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I PORTD có chân Thanh ghi TRISD điều khiên chức input output của PORTD tương tự PORTD cổng xuất dữ liệu của chuẩn giao tiếp song song PSP (Parallel SlavePort) • PORTE PORTE có chân Thanh ghi điều khiên xuất nhập tương ứng TRISE Các chân của PORTE có ngõ vào analog Bên cạnh đó PORTE còn chân điều khiên của chuẩn giao tiếp PSP 1.5.5 Một vài ghi chức đặc biệt SFR Thanh ghi STATUS: ghi có mặt bank ghi địa chỉ 03h, 83h, 103h 183h : chứa kết thực phép toán của khối ALU, trạng thái reset bit chọn bank cần truy xuất nhớ dữ liệu Thanh ghi OPTION_REG : có mặt bank2 bank3 có địa chỉ 81h 181h Thanh ghi cho phép đọc ghi, cho phép điều khiên chức pull_up của chân PORTB, xác lập tham số xung tác động, cạnh tác động của ngắt ngoại vi đếm Timer0 Thanh ghi INTCON : có mặt bank địa chỉ 0Bh,8Bh,10Bh,18Bh Thanh ghi cho phép đọc ghi, chứa bit điều khiên bit báo tràn timer0, ngắt ngoại vi RB0/INT ngắt thay đổi trạng thái chân của PORTB Thanh ghi PIE1 :địa chỉ 8Ch, chứa bit điều khiên chi tiết ngắt của khối chức ngoại vi Thanh ghi PIR1 : địa chỉ 0Ch, chứa cờ ngắt của khối chức ngoại vi, ngắt cho phép bit điều khiên chứa ghi PIE1 GVHD: Giang Hồng Bắc 19 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Thanh ghi PIE2 : địa chỉ 8Dh, chứa bit điều khiên ngắt của khối chức CCP, SSP bú, ngắt của so sánh ngắt ghi vào nhớ EEPROM Thanh ghi PIR2: địa chỉ 0Dh, chứa cờ ngắt của khối chức ngoại vi, ngắt cho phép bit điều khiên chứa ghi PIE2 Thanh ghi PCON : địa chỉ 8Eh, chứa cờ hiệu cho biết trạng thái chế độ reset của vi điều khiên Thanh ghi W(work) Đây ghi rất đặc biệt PIC16F877A Nó có vai trò tương tự ghi Accummulator của 8051, nhiên tầm ảnh hưởng của nó rộng rất nhiều Tập lệnh của PIC16F877A có tất 35 lệnh số lệnh có “góp mặt” của ghi W 23 lệnh Hầu hết lệnh của PIC16F877A liên quan đến ghi W Ví dụ như, PIC chúng ta không phép chuyên trực tiếp giá trị của ghi qua ghi khác mà phải chuyên thông qua ghi W Thanh ghi W có bit không xuất bất kỳ bank ghi của nhớ dữ liệu của 16F877A Mỗi dòng lệnh PIC16F877a mô tả 14 bit Khi ta thực lệnh đó, nó phải lưu địa chỉ của ghi bị tác động (chiếm bit) giá trị số k đó (thêm bit nữa) 16 bit, vượt giới hạn 14 bit Do ta khơng thê tiến hành phép tính tồn trực tiếp giữa ghi với hoặc giữa ghi với số k Hầu hết lệnh của PIC16F877A phải liên quan đến ghi W lý đó Khi thực dòng lệnh đó, PIC khơng phải tốn bit đê lưu địa chỉ của ghi W ma lệnh ( hiêu ngầm) Có thê xem ghi W ghi trung gian trình viết chương trình cho PIC16F877A 1.5.6.Các vấn đề Timer PIC16F877A có tất timer : timer0 (8 bit), timer1 (16 bit) timer2 (8 bit) GVHD: Giang Hồng Bắc 20 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Timer0: Hình 1.12.Sơ đồ khối của Timer0 Cũng giống 8051, Timer0 của 16F877A có chức : định thời đếm xung chức có thê lựa chọn thông qua bit số TOCS của ghi OPTION Ngoài ra, ta có thê lựa chọn cạnh tích cực của xung clock, cạnh tác động ngắt… thơng qua ghi Timer0 tích hợp thêm tiền định bit (prescaler), có tác dụng mở rộng “dung lượng” của Timer0 Bộ prescaler có thê điều chỉnh bit PS2:PS0 ghi OPTION Nó có thê có giá trị 1:2, 1:4, 1:8, 1:16, 1:32, 1:64, 1:128, 1:256 tùy thuộc vào việc thiết lập giá trị ,1 cho bit Bộ tiền định có giá trị 1:2 chẳng hạn ,có nghĩa : bình thường khơng sử dụng tiền định của Timer0 (đồng nghĩa với tiền định tỉ lệ 1:1) có tác động của xung clock timer0 tăng thêm đơn vị Nếu sử dụng tiền định 1:4 phải mất xung clock timer0 tăng thêm đơn vị Vơ hình chung, giá trị của timer0 (8 bit) lúc không còn 255 nữa mà 255*4=1020 Các ghi liên quan đến Timer0 bao gồm : TMR0 : chứa giá trị đếm của Timer0 INTCON : cho phép ngắt hoạt động OPTION_REG : điều khiên prescaler Timer1 GVHD: Giang Hồng Bắc 21 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I Hình 1.13: Sơ đồ khối của Timer1 Timer1 định thời 16 bit, giá trị của Timer1 lưu hai ghi bit TMR1H:TMR1L Cờ ngắt của Timer1 bit TMR1IF, bit điều khiên của Timer1 TRM1IE Cặp ghi của TMR1 tăng từ 0000h lên đến FFFFh sau đó tràn 0000h Nếu ngắt cho phép, nó xảy khi giá trị của TMR1 tràn từ FFFFh 0000h, lúc TMR1IF bật lên Timer1 có chế độ hoạt động : - Chế độ hoạt động định thời đồng : Chế độ lựa chọn bit TMR1CS Trong chế độ xung cấp cho Timer1 Fosc/4, bit T1SYNC không có tác dụng - Chế độ đếm đồng : chế độ này, giá trị của timer1 tăng có xung cạnh lênh vào chân T1OSI/RC1 Xung clock ngoại đồng với xung clock nội, hoạt động đồng thực sau tiền định tỉ lệ xung (prescaler) - Chế độ đếm bất đồng bộ: chế độ xảy bit T1SYNC set Bộ định thời tiếp tục đếm suốt trình ngủ của vi điều khiên có khả tạo ngắt định thời tràng làm cho Vi điều khiên thoát khỏi trạng thái ngủ Timer2 : định thời bit bao gồm tiền định (prescaler), hậu định Postscaler ghi chu kỳ viết tắt PR2 Việc kết hợp timer2 với định tỉ lệ cho phép nó hoạt động đinh thời 16 bit Module timer2 cung cấp thời gian hoạt động cho chế độ điều biến xung PWM module CCP chọn Hình: 1.14: Sơ khối của Timer GVHD: Giang Hồng Bắc đồ 22 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I 1.6 IC Max 485 1.6.1 Sơ đồ chân Hình : Sơ đồ chân IC Max 485 Bảng 2: Chức chân của IC Max 485 1.6.2 Chức IC Max485 Đê chuyên tín hiệu từ chuẩn TTL sang chuẩn RS485 ngược lại ta sử dụng IC MAX485 MAX485 thiết kế cho việc truyền nhận dữ liệu, hoạt động tương thích với chuẩn RS-232 chuẩn RS-485 MAX485 bao gồm đường truyền nhận vi sai, hai có thê hoạt động độc lập với nhau, khơng cho phép ngõ trạng thái tổng trở cao MAX485 gồm phát thu, tín hiệu vào phát D logic TTL đổi thành hai tín hiệu A B, tín hiệu điều khiên DE mức thấp hai chân AB cách ly với vi mạch Tín hiệu vào thu A B, tín hiệu R logic TTL tùy thuộc hiệu điện áp giữa A B, /RE logic R cách ly với vi mạch 1.6.3 Đặc điểm -Tốc độ bit Max= 2,5Mbps -Có thê kết nối tối đa 32 thiết bị bus 485 GVHD: Giang Hồng Bắc 23 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I -Điện áp hoạt động : -7V ~ 12V -Thường dùng 5V -Bus Max485 truyền dữ liệu Vi sai dây A,B nên khoảng cách truyền lớn, khả chống nhiễu tốt -Với A-B > 200mV tạo mức logic -Với B-A>200mV tạo mức logic - Thời gian trễ đê truyền 10ns nhận 20n - Nhiệt độ hoạt động từ -40C đến 85C 1.6.4 Mạch ứng dụng H ình 1.15: Mạch ứng dụng của Max485 Bus RS485 với thiết bị có thê nối tối đa 32 max485 bus Các chân loại cần nối với B nối với B, A nối A đê đảm bảo dữ liệu truyền nhận đúng 1.6.5.Truyền liệu với Max485 Hình truyền dữ 1.16: Sơ đồ test liệu Max485 Đê Truyền dữ liệu với Max485 cần thực bước sau -Kết nối chân A với A, B với B giữa IC GVHD: Giang Hồng Bắc 24 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I -Cấu hình truyền IC1, cho chân DE mức -Cấu hình nhận IC2, cho chân RE mức -Gửi dữ liệu vào chân DI của IC1 -Đọc Dữ liệu Ra chân DO của IC2 GVHD: Giang Hồng Bắc 25 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I CHƯƠNG THIẾT KẾ,THI CÔNG HỆ THỐNG ĐIỀU KHIỂN THIẾT BỊ SỬ DỤNG LỚP VẬT LÝ RS485 2.1 Sơ đồ khối toàn mạch TRUYỀN DỮ LIỆU KHỐI MASTER KHỐI SLAVE KHỐI NGUỒN Hình 2.1: Sơ đồ khối tồn mạch 2.2 Sơ đồ ngun lý Hình 2.2: Sơ đồ ngun lý tồn mạch 2.3 CODE chương trình: Master: GVHD: Giang Hồng Bắc 26 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử char dat[10]; Đồ án chuyên ngành I // đệm cho truyền nhận dữ liệu sbit rs485_rxtx_pin at RC2_bit; sbit rs485_rxtx_pin_direction at TRISC2_bit; // hàm ngắt nhận dữ liệu void interrupt() { RS485Master_Receive(dat); } void main(){ ADCON1|= 0x07; // thiết lập I/O cho PORTA TRISA = 0xff ; PORTB = 0; TRISB = 0; UART1_Init(9600); Delay_ms(100); RS485Master_Init(); dat[4] = 0; dat[5] = 0; dat[6] = 0; RCIE_bit = 1; TXIE_bit = 0; PEIE_bit = 1; GIE_bit = 1; // khởi tạo UART // khởi tạo cho Master // xóa cờ nhận dữ liệu // xóa cờ báo lỗi // cho phép ngắt nhận dữ liệu UART1 // dừng ngắt truyền dữ liệu UART1 // cho phép ngắt ngoại vi // ngắt tồn cục while (1){ if (dat[5]) { // tìm thấy lỗi PORTD = 0xAA; } if(Button(&PORTA, 0, 20, 0)) // bấm nút bấm chân RA1 { while(Button(&PORTA, 0, 20, 0)); RS485Master_Send(dat,1,160); // truyền dữ liệu tới slave có địa chỉ 160 } } } GVHD: Giang Hồng Bắc 27 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Slave: char dat[9]; Đồ án chuyên ngành I // đệm cho truyền nhận dữ liệu sbit rs485_rxtx_pin at RC2_bit; sbit rs485_rxtx_pin_direction at TRISC2_bit; // hàm ngắt nhận dữ liệu void interrupt() { RS485Slave_Receive(dat); } void main() { ADCON1 |=0x07; // Thiep lap I/0 TRISA=0xFF; // la ngo vao PORTB = 0; TRISB = 0; UART1_Init(9600); // khởi tạo UART Delay_ms(100); RS485Slave_Init(160); // khởi tạo slave có địa chỉ 160 dat[4] = 0; dat[5] = 0; dat[6] = 0; RCIE_bit = 1; // cho phép ngắt nhận dữ liệu UART1 TXIE_bit = 0; // dừng ngắt truyền dữ liệu UART1 PEIE_bit = 1; // cho phép ngắt ngoại vi GIE_bit = 1; // ngắt toàn cục while (1) { if (dat[4]) { // nhận dữ liệu từ master dat[4] = 0; PORTB.B0 =~ PORTB.B0; } if(Button(&PORTA,0,10,0)) { while(Button(&PORTA,0,10,0)); PORTB.B0 =~ PORTB.B0; RS485Slave_Send(dat,1); // báo cho master } } } GVHD: Giang Hồng Bắc 28 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử GVHD: Giang Hồng Bắc Đồ án chuyên ngành I 29 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I CHƯƠNG KẾT LUẬN, ĐÁNH GIÁ 3.1 Hướng phát triển đề tài Cuộc sống ngày đại việc điều khiên thiết bị đơn giản hóa thông minh Đối với đề tài “Thiết kế hệ thống điều khiển thiết bị sử dụng lớp vật lý RS485” ta có thê phát triên thành mơ hình nhà thơng minh với việc điều khiên thiết bị nhà qua điều khiên trung tâm thu thập thông số nhiệt độ, độ ẩm nhà Và thị trường có nhiều hang đa sản xuất những SmartHome(SmartHome BKAV) Việt Nam khái niệm nhà thơng minh khơng xa lạ , nó mang đến tiện lợi cho người đó đề tài có tính thực tế cao GVHD: Giang Hồng Bắc 30 ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I 3.2 Tài liệu tham khảo [1] Hồng Minh Sơn, Mạng Truyền Thơng Cơng Ngiệp, Nhà xuất Khoa học kỹ thuật, 2006 [2] Nguyễn Đình Phú: Giáo trình vi xử lý [3] Hà Nội Aptech Computer Education Center, Giáo trình C GVHD: Giang Hồng Bắc 31 ... CHƯƠNG KẾT LUẬN, ĐÁNH GIÁ 3.1 Hướng phát triển đề tài Cuộc sống ngày đại việc điều khiên thiết bị đơn giản hóa thông minh Đối với đề tài Thiết kế hệ thống điều khiển thiết bị sử dụng lớp vật lý RS485 ... bước đầu làm quen dần với vi điều khiên, chúng em đa thầy cô giáo khoa giao cho đồ án môn học với đề tài: Thiết kế hệ thống điều khiển thiết bị sử dụng lớp vật lý RS485 Chúng em xin chân thành... ĐH SPKT Hưng Yên Khoa- Điện_Điện Tử Đồ án chuyên ngành I CHƯƠNG THIẾT KẾ,THI CÔNG HỆ THỐNG ĐIỀU KHIỂN THIẾT BỊ SỬ DỤNG LỚP VẬT LÝ RS485 2.1 Sơ đồ khối toàn mạch TRUYỀN DỮ LIỆU KHỐI MASTER KHỐI