DSpace at VNU: Thiết kế bộ chuyển đổi số - tương tự 8 bít sử dụng công nghệ bán dẫn CMOS

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƢỜNG ĐẠI HỌC CÔNG NGHỆ NGUYỄN MẠNH PHƢƠNG THIẾT KẾ BỘ CHUYỂN ĐỔI SỐ - TƢƠNG TỰ BÍT SỬ DỤNG CƠNG NGHỆ BÁN DẪN CMOS Ngành: Công nghệ Điện tử- Viễn Thông Chuyên ngành: Kỹ thuật Điện tử Mã số: 60.52.70 LUẬN VĂN THẠC SĨ NGƢỜI HƢỚNG DẪN KHOA HỌC PGS.TS Trần Quang Vinh Hà Nội- 2009 MỤC LỤC Trang phụ bìa Trang Lời cam đoan Mục lục Error! Bookmark not defined Danh mục bảng Danh mục hình vẽ MỞ ĐẦU Chƣơng - TỔNG QUAN VỀ CHUYỂN ĐỔI SỐ - TƢƠNG TỰ 1.1 Giới thiệu: 1.2 Các thông số chuyển đổi số-tƣơng tự 11 1.2.1 Độ phi tuyến vi phân (Differential Nonlinearity, DNL) 13 1.2.2 Độ phi tuyến tích phân (Integral Nonlinearity, INL) 14 1.2.3 Độ lệch không (Offset) 16 1.2.4 Lỗi gain (Gain Error) 17 1.2.5 Độ trễ (Latency) 18 1.2.6 Tỉ số tín hiệu tạp âm (Signal-to-Noise Ratio, SNR) 18 1.2.7 Dải động (Dynamic Range, DR) 18 Chƣơng - CÁC KIẾN TRÚC CƠ BẢN CỦA BỘ CHUYỂN ĐỔI SỐ - TƢƠNG TỰ 19 2.1 Mã đầu vào số (Digital Input Code) 19 2.2 Kiến trúc chuỗi điện trở ( Resistor String) 19 2.3 Kiến trúc mạng thang điện trở R-2R ( R-2R Ladder Network) 20 2.4 Kiến trúc Steering dòng điện ( Current Steering) 22 2.5 DAC tỷ lệ điện tích (Charge Scaling DAC) 24 2.6 DAC tuần hoàn (Cyclic DAC) Error! Bookmark not defined 2.7 DAC đƣờng ống (Pipeline DAC) Error! Bookmark not defined Chƣơng – TỔNG QUAN VỀ CÔNG NGHỆ CMOS Error! Bookmark not defined 3.1 Các quy trình sản xuất bán dẫn MOS Error! Bookmark not defined 3.1.1 Ơxi hóa (Oxidation) Error! Bookmark not defined 3.1.2 Khuếch tán (Diffusion) Error! Bookmark not defined 3.1.3 Cấy ion (Ion Implantation) Error! Bookmark not defined 3.1.4 Lắng đọng (Deposition) Error! Bookmark not defined 3.1.5 Ăn mòn (Etching) Error! Bookmark not defined 3.1.6 Quang khắc (Photolithography) Error! Bookmark not defined 3.2 Transistor MOS Error! Bookmark not defined 3.2.1 Cấu trúc vật lý: Error! Bookmark not defined 3.2.2 Nguyên lý hoạt động bản: Error! Bookmark not defined 3.3 Các linh kiện thụ động (Passive component) Error! Bookmark not defined 3.3.1 Tụ điện (Capacitor) Error! Bookmark not defined 3.3.2 Điện trở (Resistor) Error! Bookmark not defined 3.4 Layout mạch tích hợp Error! Bookmark not defined 3.4.1 Vấn đề matching: Error! Bookmark not defined 3.4.2 Layout transistor MOS: Error! Bookmark not defined 3.4.3 Layout điện trở: Error! Bookmark not defined 3.4.4 Layout tụ điện: Error! Bookmark not defined Chƣơng - MÔ HÌNH THIẾT BỊ MOS Error! Bookmark not defined 4.1 Mơ hình tín hiệu lớn (Large-Signal Modelling) Error! Bookmark not defined 4.2 Mơ hình tín hiệu nhỏ (Small-Signal Modelling) Error! Bookmark not defined 4.2.1 Mơ hình tín hiệu nhỏ vùng tích cực Error! Bookmark not defined 4.2.2 Mơ hình tín hiệu nhỏ vùng triốt cut-off Error! Bookmark not defined 4.3 Các mô hình MOS cao cấp (Advanced MOS Modelling) Error! Bookmark not defined 4.3.1 Các hiệu ứng kênh ngắn (short-channel effects) Error! Bookmark not defined 4.3.2 Hoạt động subthreshold: Error! Bookmark not defined Chƣơng - THIẾT KẾ DAC Error! Bookmark not defined 5.1 Yêu cầu thiết kế Error! Bookmark not defined 5.2 Sơ đồ khối chức Error! Bookmark not defined 5.3 Thiết kế chi tiết khối Error! Bookmark not defined 5.3.1 Khối Logic Input Error! Bookmark not defined 5.3.2 Thanh ghi Error! Bookmark not defined 5.3.3 Khối điều khiển (Control Logic) Error! Bookmark not defined 5.3.4 Bộ lập mã thermometer Error! Bookmark not defined 5.3.5 Khối tạo dòng phân cực Error! Bookmark not defined 5.3.6 Khối tạo dòng DAC Error! Bookmark not defined 5.3.7 Khối driver Error! Bookmark not defined 5.3.8 Khối chuyển đổi dòng điện – điện áp Error! Bookmark not defined 5.3.9 Sơ đồ mạch điện, sơ đồ layout kết mô chip DAC Error! Bookmark not defined KẾT LUẬN Error! Bookmark not defined TÀI LIỆU THAM KHẢO 25 PHỤ LỤC Error! Bookmark not defined Phụ lục A Kí hiệu mơ hình phần tử mạch điện Error! Bookmark not defined Phụ lục B Các mẫu vẽ thể lớp layout Error! Bookmark not defined Phụ lục C Các quy tắc layout công nghệ CMOS 0.6μmError! Bookmark not defined Phụ lục D Sơ đồ mạch điện layout cổng logic Error! Bookmark not defined Phụ lục E Nội dung file mô Error! Bookmark not defined DANH MỤC CÁC BẢNG Bảng 2.1-1 Các mã đầu vào số sử dụng cho chuyển đổi số-tƣơng tự 19 Bảng 2.6-1 Đầu DAC bit với VREF =5V Error! Bookmark not defined Bảng 2.7-1 Đầu DAC đƣờng ống với VREF =5V Error! Bookmark not defined Bảng 3.3-1 Tóm tắt số đặc tính phần tử thụ động công nghệ CMOS 0.8μm Error! Bookmark not defined Bảng 5.1-1 Các định chuyển đổi số - tƣơng tự Error! Bookmark not defined Bảng 5.1-2 Các định định thời chuyển đổi số - tƣơng tự Error! Bookmark not defined Bảng 5.2-1 Chức tín hiệu điều khiển Error! Bookmark not defined Bảng 5.3.2-1 Hoạt động chức RSFF Error! Bookmark not defined Bảng 5.3.3-1 Bảng chân lý khối điều khiển Error! Bookmark not defined Bảng 5.3.4-1 Bảng chân lý lập mã Thermometer Error! Bookmark not defined Bảng 5.3.9-1 Kết mô định DACError! Bookmark not defined Bảng 5.3.9-2 Kết mô định định thời DAC VDD=2,7V 25oC Error! Bookmark not defined DANH MỤC CÁC HÌNH VẼ Hình 1.1-1 Giao diện giới tƣơng tự xử lý số 10 Hình 1.2-1 Sơ đồ khối chuyển đổi số - tƣơng tự 11 Hình 1.2-2 Hàm truyền lý tƣởng DAC bit 12 Hình 1.2.1-1 Ví dụ độ phi tuyến vi phân DAC bit 13 Hình 1.2.1-2 Đặc tuyến DNL DAC bit không lý tƣởng 14 Hình 1.2.2-1 Cách xác định INL DAC 15 Hình 1.2.2-2 Ví dụ INL DAC 15 Hình 1.2.2-3 Đặc tuyến INL DAC bit không lý tƣởng 16 Hình 1.2.3-1 Minh họa lỗi offset DAC bit 17 Hình 1.2.4-1 Minh họa lỗi gain DAC bit 17 Hình 2.2-1 (a) Bộ DAC chuỗi điện trở đơn giản (b) Sử dụng mảng chuyển mạch nhị phân để giảm dung kháng ký sinh đầu 20 Hình 2.3-1 Kiến trúc DAC mạng thang điện trở R-2R 21 Hình 2.3-2 Sử dụng chuyển mạch giả để bù điện trở chuyển mạch 22 Hình 2.4-1 Kiến trúc tổng quát DAC steering dòng điện 22 Hình 2.4-2 DAC steering dòng điện sử dụng nguồn dòng trọng lƣợng nhị phân 23 Hình 2.4-3 (a) Đầu DAC steering dòng điện bit (b) Đầu vào mã thermometer 23 Hình 2.5-1 (a) DAC tỉ lệ điện tích (b) Mạch tƣơng đƣơng với bit MSB=1, bit khác 24 Hình 2.6-1 Bộ chuyển đổi số-tƣơng tự tuần hoàn Error! Bookmark not defined Hình 2.7-1 Bộ chuyển đổi số - tƣơng tự đƣờng ống Error! Bookmark not defined Hình 3-1 Phân loại cơng nghệ mạch tích hợp sử dụng chất bán dẫn silíc .Error! Bookmark not defined Hình 3.1-1 Wafer bán dẫn Error! Bookmark not defined Hình 3.1-2 Sự ơxi hóa Error! Bookmark not defined Hình 3.1-3 Profile khuếch tán với (a) nguồn tạp chất vô hạn (b) nguồn tạp chất hữu hạn Error! Bookmark not defined Hình 3.1-4 (a) Trƣớc quy trình ăn mòn (b) Sau quy trình ăn mònError! Bookmark not defined Hình 3.1-5 Các bƣớc quang khắc việc định hình lớp silíc đa tinh thể (a) Phơi sáng (b) Develop (c) Ăn mòn (d) Loại bỏ chất cảm quang Error! Bookmark not defined Hình 3.2-1 Cấu trúc vật lý transistor MOS kênh n kênh p công nghệ giếng n Error! Bookmark not defined Hình 3.2-2 Mặt cắt ngang transistor kênh n với tất cực đƣợc nối đất Error! Bookmark not defined Hình 3.2-3 Mặt cắt ngang transistor kênh n với v DS nhỏ vGS  VT Error! Bookmark not defined Hình 3.2-4 Khi v DS tăng vGD  VT , kênh trở thành pinched off drain Error! Bookmark not defined Hình 3.2-5 Đặc tuyến i D  v DS transistor MOS lí tƣởng Error! Bookmark not defined Hình 3.3-1 Các tụ điện MOS (a) Silíc đa tinh thể - ơxít – kênh (b) Silíc đa tinh thể ơxít – silíc đa tinh thể (c) Tụ MOS tích lũy (Accumulation MOS capacitor) .Error! Bookmark not defined Hình 3.3-2 Các cách khác để tạo tụ điện sử dụng lớp kết nối có sẵn (a) Cấu trúc cực theo chiều dọc (b) Cấu trúc cực theo chiều ngang Error! Bookmark not defined Hình 3.3-3 Các điện trở (a) điện trở khuếch tán (b) điện trở silíc đa tinh thể (c) điện trở giếng n Error! Bookmark not defined Hình 3.4-1 Một số hiệu ứng hai chiều làm cho kích thƣớc phần tử vi mạch khác với kích thƣớc mask layout Error! Bookmark not defined Hình 3.4-2 Minh họa đối tƣợng A đối tƣợng B đƣợc matching nhƣ với có mặt đối tƣợng C Error! Bookmark not defined Hình 3.4-3 Các phần tử đƣợc đặt có mặt građien (a) Layout khơng chung tâm đối xứng (b) Layout chung tâm đối xứng Error! Bookmark not defined Hình 3.4-4 Tụ điện (a) thay đổi giá trị cực di chuyển Tụ điện (b) nhạy cảm với di chuyển cực Error! Bookmark not defined Hình 3.4-5 Minh họa layout tụ điện sử dụng đa giác để xấp xỉ hình tròn để tối thiểu tỉ số chu vi diện tích Error! Bookmark not defined Hình 3.4-6 Kỹ thuật đƣờng Yiannoulos để matching tụ điện có tỉ số khơng số ngun Error! Bookmark not defined Hình 3.4-7 Ví dụ layout transistor MOS Error! Bookmark not defined Hình 3.4-8 Ví dụ layout transistor MOS (a) đối xứng gƣơng (b) PLI (c) hai transistor chia sẻ source chung đƣợc layout để đạt đƣợc PLI common-centriod (d) Layout thu gọn (c) Error! Bookmark not defined Hình 3.4-9 Ví dụ layout (a) điện trở khuếch tán điện trở silíc đa tinh thể (b) điện trở giếng Error! Bookmark not defined Hình 3.4-10 Dòng điện dẫn điện Error! Bookmark not defined Hình 3.4-11 Ví dụ layout (a) tụ điện lớp silíc đa tinh thể (b) tụ điện lớp kim loại Error! Bookmark not defined Hình 4.1-1 Quy ƣớc dấu dƣơng cho transistor MOS (a) kênh n (b) kênh p .Error! Bookmark not defined Hình 4.1-2 Đặc tuyến transistor MOS kênh n Error! Bookmark not defined Hình 4.1-3 Mơ hình tín hiệu lớn transistor MOS kênh n Error! Bookmark not defined Hình 4.2-1 Mơ hình tín hiệu nhỏ transistor MOS vùng tích cực Error! Bookmark not defined Hình 4.2-2 Mặt cắt transistor MOS với dung kháng tín hiệu nhỏ .Error! Bookmark not defined Hình 4.2-3 Mơ hình RC phân tán cho transistor vùng triốt.Error! Bookmark not defined Hình 4.2-4 Mơ hình đơn giản cho transistor vùng triốt với VDS nhỏ Error! Bookmark not defined Hình 4.2-5 Mơ hình tín hiệu nhỏ transistor vùng cut-off Error! Bookmark not defined Hình 4.3-1 Mơ hình transistor MOS kênh n với giảm độ linh động Error! Bookmark not defined Hình 4.3-2 Dòng điện drain – đế bị gây cặp điện tử - lỗ trống đƣợc tạo iơn hóa va chạm đầu cuối drain kênh Error! Bookmark not defined Hình 5.1-1 Sơ đồ định thời cho ghi liệu song song 76 Hình 5.2-1 Sơ đồ khối chức chuyển đổi số - tƣơng tự Error! Bookmark not defined Hình 5.2-2 Sơ đồ định thời cho việc ghi liệu số vào ghi đầu vào (I/P REG) ghi DAC (DAC REG) Error! Bookmark not defined Hình 5.3.1-1 Kí hiệu (a) sơ đồ mạch (b) khối Logic InputError! Bookmark not defined Hình 5.3.1-2 Kí hiệu (a) sơ đồ mạch (b) mạch logic_in Error! Bookmark not defined Hình 5.3.1-3 Đặc tuyến truyền đạt trigơ Schmitt Error! Bookmark not defined Hình 5.3.1-4 Kết mơ ngƣỡng logic mạch logic_in VDD = 3V VDD = 5V Error! Bookmark not defined Hình 5.3.1-5 Kết mơ đặc tính chuyển mạch mạch logic_in VDD = 3V Error! Bookmark not defined Hình 5.3.1-6 Sơ đồ layout mạch logic_in Error! Bookmark not defined Hình 5.3.1-7 Sơ đồ layout khối Logic Input Error! Bookmark not defined Hình 5.3.2-1 Kí hiệu (a) sơ đồ mạch (b) DFF1 Error! Bookmark not defined Hình 5.3.2-2 Kết mơ hoạt động DFF1 Error! Bookmark not defined Hình 5.3.2-3 Sơ đồ layout DFF1 Error! Bookmark not defined Hình 5.3.2-4 Kí hiệu (a) sơ đồ mạch (b) DFF2 Error! Bookmark not defined Hình 5.3.2-5 Kết mô hoạt động DFF2 Error! Bookmark not defined Hình 5.3.2-6 Sơ đồ layout DFF2 Error! Bookmark not defined Hình 5.3.2-7 Kí hiệu (a) sơ đồ mạch (b) ghi đầu vào Error! Bookmark not defined Hình 5.3.2-8 Sơ đồ layout ghi đầu vào Error! Bookmark not defined Hình 5.3.2-9 Kí hiệu (a) sơ đồ mạch (b) ghi 15bits Error! Bookmark not defined Hình 5.3.2-10 Sơ đồ layout ghi 15bits Error! Bookmark not defined Hình 5.3.3-2 Kết mơ hoạt động khối điều khiển Error! Bookmark not defined Hình 5.3.3-3 Sơ đồ layout khối điều khiển Error! Bookmark not defined Hình 5.3.4-1 Tối thiểu hóa sử dụng bảng Karnaugh Error! Bookmark not defined Hình 5.3.4-2 Sơ đồ mạch lập mã Thermometer Error! Bookmark not defined Hình 5.3.4-3 Kết mơ hoạt động lập mã Thermometer Error! Bookmark not defined Hình 5.3.4-4 Sơ đồ layout lập mã ThermometerError! Bookmark not defined Hình 5.3.5-1 Sơ đồ mạch khối tạo dòng phân cực (IBIAS) Error! Bookmark not defined Hình 5.3.5-2 Kết mơ dòng IQ theo điện áp nguồn cung cấp khối tạo dòng phân cực Error! Bookmark not defined Hình 5.3.5-3 Sơ đồ layout khối tạo dòng phân cực Error! Bookmark not defined Hình 5.3.6-1 Sơ đồ mạch mạch tạo điện áp phân cực Error! Bookmark not defined Hình 5.3.6-2 Kết mơ vòng hở mạch tạo điện áp phân cực Error! Bookmark not defined Hình 5.3.6-3 Sơ đồ layout mạch tạo điện áp phân cực Error! Bookmark not defined Hình 5.3.6-4 Kí hiệu (a) sơ đồ mạch (b) nguồn dòng Iunit Error! Bookmark not defined Hình 5.3.6-5 Kí hiệu (a) sơ đồ mạch (b) nguồn dòng 16Iunit Error! Bookmark not defined Hình 5.3.6-6 Sơ đồ layout nguồn dòng Iunit Error! Bookmark not defined Hình 5.3.6-7 Sơ đồ layout nguồn dòng 16Iunit Error! Bookmark not defined Hình 5.3.6-8 Kí hiệu (a) sơ đồ mạch (b) khối nguồn dòng Current1x_group Error! Bookmark not defined Hình 5.3.6-9 Kí hiệu (a) sơ đồ mạch (b) khối nguồn dòng Current16x_group Error! Bookmark not defined Hình 5.3.6-10 Sơ đồ layout khối nguồn dòng Current1x_group Error! Bookmark not defined Hình 5.3.6-11 Sơ đồ layout khối nguồn dòng Current16x_groupError! Bookmark not defined Hình 5.3.7-1 Sơ đồ mạch driver (a) nguồn dòng Iunit (b) nguồn dòng 16Iunit Error! Bookmark not defined Hình 5.3.7-2 Kí hiệu (a) sơ đồ mạch (b) Driver1x Error! Bookmark not defined Hình 5.3.7-3 Kí hiệu (a) sơ đồ mạch (b) Driver16x Error! Bookmark not defined Hình 5.3.7-4 Sơ đồ layout driver cho nguồn dòng Iunit Error! Bookmark not defined Hình 5.3.7-5 Sơ đồ layout driver cho nguồn dòng 16Iunit Error! Bookmark not defined Hình 5.3.7-6 Sơ đồ layout Driver1x Error! Bookmark not defined Hình 5.3.8-1 Sơ đồ mạch khối chuyển đổi dòng điện – điện áp Error! Bookmark not defined Hình 5.3.8-2 Sơ đồ mạch mạch OAMP Error! Bookmark not defined Hình 5.3.8-3 Kết mơ vòng hở khối I/V trƣờng hợp VOUT = VREF, CL=100pF, RL=∞ Error! Bookmark not defined Hình 5.3.8-4 Sơ đồ layout mạch OAMP Error! Bookmark not defined Hình 5.3.9-1 Sơ đồ toàn mạch chuyển đổi số - tƣơng tự bit Error! Bookmark not defined Hình 5.3.9-2 Sơ đồ chân chuyển đổi số - tƣơng tự bitError! Bookmark not defined Hình 5.3.9-3 Kết mô điện áp tƣơng tự theo từ mã số đầu vào VDD=3,3V, VREF=VDD/2,CL=100pF, RL=10kΩ Error! Bookmark not defined Hình 5.3.9-4 Kết mơ thời gian thiết lập điện áp tƣơng tự VDD=5,5V, VREF=VDD/2,CL=100pF, RL=10kΩ, D7-D0 thay đổi từ 00h tới FFh Error! Bookmark not defined Hình 5.3.9-5 Kết mô thời gian thiết lập điện áp tƣơng tự VDD=2,7V, VREF=VDD/2,CL=100pF, RL=10kΩ, D7-D0 thay đổi từ 00h tới FFh Error! Bookmark not defined Hình 5.3.9-6 Kết mô ảnh hƣởng điện áp nguồn lên điện áp đầu tƣơng tự VDD=3,3V, VREF=VDD/2,VOUT=VREF, CL=100pF, RL=10kΩ Error! Bookmark not defined Hình 5.3.9-7 Kết mơ dòng tiêu thụ chip DAC VDD=3,3V VDD=5,5V (VREF=VDD/2,VOUT=VREF, CL=100pF, RL=∞) Error! Bookmark not defined Hình 5.3.9-8 Kết mơ dòng tiêu thụ điện áp đầu chip DAC chế độ power-down (VDD=5,5V, nhiệt độ 105oC) Error! Bookmark not defined Hình 5.3.9-9 Kết mơ chip DAC khỏi chế độ power-down (VDD=5,5V, VREF=VDD/2,VOUT=VREF, CL=100pF, RL=10kΩ) Error! Bookmark not defined Hình 5.3.9-10 Kết mơ đặc tính định thời DAC Error! Bookmark not defined Hình 5.3.9-11 Sơ đồ layout chip DAC bit Error! Bookmark not defined Hình A-1 Kí hiệu phần tử mạch điện Error! Bookmark not defined Hình B-1 Các mẫu vẽ thể lớp layout……………………………………….130 Hình D1-1 Kí hiệu (a) sơ đồ mạch (b) cổng đảo Error! Bookmark not defined Hình D1-2 Sơ đồ layout cổng đảo Error! Bookmark not defined Hình D2-1 Kí hiệu (a) sơ đồ mạch (b) cổng đảo đầu vào Error! Bookmark not defined Hình D2-2 Sơ đồ layout cổng đảo đầu vào Error! Bookmark not defined Hình D2-3 Kí hiệu (a) sơ đồ mạch (b) cổng đảo đầu vào Error! Bookmark not defined Hình D2-4 Sơ đồ layout cổng đảo đầu vào Error! Bookmark not defined Hình D3-1 Kí hiệu (a) sơ đồ mạch (b) cổng cộng đảo đầu vào .Error! Bookmark not defined Hình D3-2 Sơ đồ layout cổng cộng đảo đầu vào Error! Bookmark not defined MỞ ĐẦU Các chuyển đổi liệu cung cấp liên kết giới giới tƣơng tự hệ thống số đƣợc thực phƣơng tiện mạch lấy mẫu, chuyển đổi tƣơng tự - số chuyển đổi số - tƣơng tự Với tăng sử dụng tính tốn xử lý tín hiệu số ứng dụng nhƣ xử lý ảnh, đo lƣờng, điện tử tiêu dùng truyền thông, hệ thống chuyển đổi liệu ngày đƣợc mở rộng phát triển Mục tiêu luận văn đƣa thiết kế cụ thể chip biến bổi số - tƣơng tự bit công nghệ bán dẫn CMOS Nội dung luân văn bao gồm chƣơng: - - - - Chƣơng Tổng quan chuyển đổi số - tƣơng tự Trình bày vị trí, vai trò, thơng số chuyển đổi số - tƣơng tự Chƣơng Các kiến trúc chuyển đổi tƣơng tự - số Trình bày sơ đồ, nguyên lý hoạt động, ƣu nhƣợc điểm kiến trúc chuyển đổi số - tƣơng tự Chƣơng Tổng quan cơng nghệ CMOS Trình bày kiến thức công nghệ bán dẫn CMOS cần thiết cho ngƣời thiết kế, quy trình sản xuất bán dẫn, cấu trúc nguyên lý hoạt động thiết bị bán dẫn CMOS, vấn đề layout mạch tích hợp Chƣơng Mơ hình thiết bị MOS Trình bày mơ hình transistor MOS, sở cho việc tính tốn mơ mạch điện Chƣơng Thiết kế DAC Phần trình bày chi tiết tính tốn, kết mơ sơ đồ layout chip DAC bit theo kiến trúc steering dòng điện Tác giả xin gửi lời cảm ơn chân thành sâu sắc đến Phó giáo sƣ – Tiến sĩ Trần Quang Vinh, thầy giành nhiều thời gian, tâm huyết hƣớng dẫn nghiên cứu để tác giả hồn thiện luận văn Để xử lý số "giao tiếp" với giới tƣơng tự, mạch thu thập tái tạo lại liệu phải đƣợc sử dụng Phía front end sử dụng chuyển đổi tƣơng tự - số (ADCs) để thu thập số hóa tín hiệu Phía back end sử dụng chuyển đổi số tƣơng tự (DACs) để thực chức ngƣợc lại, tái tạo lại tín hiệu tƣơng tự từ tín hiệu số Q trình đƣợc minh họa hình 1.1-1 Các giao diện chuyển đổi liệu (data conversion interface) đƣợc ứng dụng nhiều sản phẩm tiêu dùng nhƣ hệ thống chuyên dụng nhƣ máy chơi đĩa CD (compact disc player), máy quay, điện thoại, modem, truyền hình độ phân giải cao (high-definition television: HDTV), hệ thống hiển thị hình ảnh y học, hệ thống xử lý tiếng nói, dụng cụ đo đạc, hệ thống điều khiển công nghiệp rađa, v.v… 1.2 Các thông số chuyển đổi số-tƣơng tự VREF MSB DN-1 DN-2 D1 Bộ chuyển đổi số - tƣơng tự VOUT D0 LSB Hình 1.2-1 Sơ đồ khối chuyển đổi số - tương tự Hình 1.2-1 sơ đồ khối chuyển đổi số-tƣơng tự (Chú ý: đầu chuyển đổi số - tƣơng tự điện áp dòng điện Ở đây, mục đích miêu tả thơng số chuyển đổi số - tƣơng tự nên ta giả sử tín hiệu tƣơng tự đầu điện áp) Mỗi từ mã N bit đầu vào DAC, kí hiệu D0 , D1 , , DN 1 , đƣợc ánh xạ tới giá trị điện áp tƣơng tự vOUT vOUT đƣợc xác định nhƣ sau: vOUT  FV REF đó: VREF tín hiệu điện áp chuẩn N 1 F hệ số đƣợc xác định giá trị từ mã D ,( D   i ) i 0 F D 2N Ví dụ D/A bit, với D =100(2)=4(10) VREF =5V F  1002  , 23 vOUT  FV REF   2,5V Bằng việc vẽ đồ thị vOUT phụ thuộc vào từ mã D , ta có đồ thị hàm truyền D/A Hình 1.2-2 Hàm truyền lý tưởng DAC bit Hình 1.2-2 đồ thị hàm truyền DAC bit (Digital input code: mã đầu vào số, Ideal output voltage increment: độ chênh lệch điện áp lý tƣởng hai từ mã liên tiếp nhau, Ideal slope: độ dốc lý tƣởng) Ở giá trị trục tung đƣợc chuẩn hóa theo VREF Ta thấy đồ thị hàm truyền DAC tập hợp điểm rời rạc đầu vào từ mã với chất tín hiệu rời rạc Điện áp đầu DAC nhỏ giá trị VREF , giá trị lớn nhất, đƣợc gọi điện áp toàn thang (Full scale voltage: VFS ) đƣợc xác định theo biểu thức sau: VFS  2N  VREF 2N Bit ý nghĩa (Least significant bit: LSB) bit bên phải từ mã đƣợc kí hiệu D0 LSB xác định lƣợng thay đổi nhỏ điện áp đầu tƣơng tự LSB đƣợc xác định nhƣ sau: 1LSB  VREF 2N Ví dụ với D/A bit có VREF = 5V 1LSB=5/8=0,625V Bit có ý nghĩa (Most significant bit: MSB) bit bên trái từ mã, đƣợc ký hiệu DN 1 Khi bit thay đổi điện áp tƣơng tự đầu thay đổi lƣợng tƣơng ứng 1/2 VREF Độ phân giải (Resolution): Đây đại lƣợng đƣợc xác định số bit từ mã Nó cho biết thay đổi nhỏ tín hiệu tƣơng tự đầu tín hiệu chuẩn VREF Ví dụ DAC bit tạo 28=256 mức điện áp khác nhau, có độ phân giải 1/256≈0,0039 hay 0,39% 1.2.1 Độ phi tuyến vi phân (Differential Nonlinearity, DNL) Là hiệu độ chênh lệch thực tế độ chênh lệch lý tƣởng (bằng 1LSB) đầu hai từ mã liên tiếp DNL từ mã n đƣợc xác định theo biểu thức sau: DNLn  [vOUT (n)  vOUT (n  1)]  LSB vOUT (n) giá trị đầu thực tế DAC từ mã n Ví dụ: Hình 1.2.1-1 Ví dụ độ phi tuyến vi phân DAC bit Hình 1.2.1-1 cho ví dụ DNL (Ideal height: độ chênh lệch điện áp lí tƣởng hai từ mã liên tiếp) Tại từ mã 001, giá trị thực tế giá trị lý tƣởng DNL1=0 Tƣơng tự, ta có DNL2=0 Tại từ mã 011, mức chêch lệch từ mã 011 từ mã kề từ mã 010 1,5 lần LSB DNL3=1,5 LSB-1 LSB=0,5 LSB Tƣơng tự, ta xác định đƣợc giá trị DNL cho từ mã lại là: DNL4=0,5 LSB-1 LSB=-0,5 LSB DNL5=0,25 LSB-1 LSB=-0,75 LSB DNL6=1,75 LSB-1 LSB=0,75 LSB DNL7=1 LSB-1 LSB=0 LSB Nói chung DAC có DNL nhỏ ± ½ LSB có độ xác N bit Vì DAC bit với DNL=0,75 LSB thực tế có độ phân giải DAC bit mà Nếu DNL DAC nhỏ -1LSB, DAC đƣợc cho nonmonotonic (không đơn điệu), nghĩa điện áp tƣơng tự đầu không luôn tăng từ mã số đầu vào tăng Bộ DAC nên ln có tính monotonic muốn thực chức khơng có lỗi Dƣới đồ thị DNL DAC bit có hàm truyền hình 1.2.1-2 Hình 1.2.1-2 Đặc tuyến DNL DAC bit không lý tưởng 1.2.2 Độ phi tuyến tích phân (Integral Nonlinearity, INL) INL đƣợc định nghĩa hiệu giá trị đầu chuyển đổi giá trị điểm tƣơng ứng nằm đƣờng thẳng tham chiếu nối giá trị giá trị cuối đầu chuyển đổi Thông số xác định độ tuyến tính đặc tuyến hàm truyền chuyển đổi số-tƣơng tự Biểu thức xác định INL từ mã n, kí hiệu INLn, nhƣ sau: INLn = Giá trị đầu DAC từ mã n – Giá trị điểm tương ứng đường tham chiếu từ mã n Hình 1.2.2-1 Cách xác định INL DAC Ví dụ INL: Hình 1.2.2-2 Ví dụ INL DAC Đầu tiên đƣờng tham chiếu đƣợc vẽ qua giá trị giá trị cuối (Straightline through first and last output points) INL mã mà giá trị đầu nằm đƣờng tham chiếu này, INL2 = INL4 = INL6 = INL7 = Chỉ đầu tƣơng ứng với mã 001, 011 101 không nằm đƣờng tham chiếu Ở mã 001 011, giá trị đầu lớn giá trị đƣờng tham chiếu lƣợng ½ LSB, INL1 = INL3 = 0,5 LSB Tƣơng tự INL5 = -0,75 LSB Hình 1.2.2-3 Đặc tuyến INL DAC bit khơng lý tưởng Cũng có số phƣơng pháp khác đƣợc sử dụng để đo INL Có phƣơng pháp so sánh giá trị đầu với đƣờng tham chiếu lí tƣởng (chính đặc tuyến hàm truyền lý tƣởng DAC), khơng tính đến vị trí giá trị đầu giá trị đầu cuối Nếu DAC có lỗi gain (gain error) lỗi offset (offset error), lỗi đƣợc bao hàm INL Phƣơng pháp khác, đƣợc gọi phƣơng pháp "best-fit", cố gắng tối thiểu INL cách xây dựng đƣờng tham khảo cho qua gần phần lớn giá trị đầu Mặc dù phƣơng pháp tối thiểu INL nhƣng khơng đƣợc sử dụng rộng rãi phƣơng pháp đƣờng tham chiếu đƣờng thẳng nối giá trị đầu giá trị đầu cuối 1.2.3 Độ lệch không (Offset) Một cách lí tƣởng, đầu tƣơng tự 0V giá trị từ mã số D = Tuy nhiên offset tồn điện áp đầu tƣơng tự không không Điều dẫn tới hàm truyền bị dịch nhƣ minh họa hình 1.2.3-1 Hình 1.2.3-1 Minh họa lỗi offset DAC bit 1.2.4 Lỗi gain (Gain Error) Một lỗi gain (Gain Error) tồn độ dốc (slope) đƣờng best-fit qua hàm truyền khác độ dốc đƣờng best-fit trƣờng hợp lí tƣởng Lỗi gain đƣợc xác định theo biểu thức sau: Gain error = Độ dốc lý tưởng(ideal slope) – Độ dốc thực tế (actual slope) Hình 1.2.4-1 Minh họa lỗi gain DAC bit 1.2.5 Độ trễ (Latency) Là khoảng thời gian từ lúc từ mã số đầu vào thay đổi đến thời điểm giá trị đầu tƣơng tự đạt tới giá trị thiết lập với sai số định 1.2.6 Tỉ số tín hiệu tạp âm (Signal-to-Noise Ratio, SNR) SNR đƣợc xác định tỉ số cơng suất tín hiệu tạp âm đầu tƣơng tự 1.2.7 Dải động (Dynamic Range, DR) Dải động đƣợc xác định tỉ số tín hiệu lớn tín hiệu nhỏ Dải động DAC N bit bằng:  2N  1 dB DR  20 Log    Ví dụ DAC 16 bit có dải động 96,33dB Chƣơng - CÁC KIẾN TRÚC CƠ BẢN CỦA BỘ CHUYỂN ĐỔI SỐ TƢƠNG TỰ 2.1 Mã đầu vào số (Digital Input Code) Trong nhiều trƣờng hợp, tín hiệu số khơng đƣợc cung cấp dạng mã nhị phân (binary code) mà dạng mã khác nhƣ mã BCD (Binary-Coded Decimal), mã thermometer, mã Gray, số bù hai (two's complement),v.v…[1] Dƣới bảng so sánh mã Số thập phân Mã nhị phân Mã Thermometer Mã Gray Số bù hai 000 0000000 000 000 001 0000001 001 111 010 0000011 011 110 011 0000111 010 101 100 0001111 110 100 101 0011111 111 011 110 0111111 101 010 111 1111111 100 001 Bảng 2.1-1 Các mã đầu vào số sử dụng cho chuyển đổi số-tương tự 2.2 Kiến trúc chuỗi điện trở ( Resistor String) Kiến trúc DAC [6,9,10] đƣợc vẽ hình 2.2-1a Kiến trúc bao gồm chuỗi điện trở với 2N điện trở giống chuyển mạch, đầu tƣơng tự đơn giản giá trị điện áp đƣợc tạo nhờ phân áp điện trở Chú ý giải mã N:2N đƣợc yêu cầu để cung cấp 2N tín hiệu điều khiển viêc đóng mở chuyển mạch Kiến trúc cho độ xác cao, với điều kiện dòng tải (hay dòng ra) khơng đƣợc u cầu giá trị điện trở phải nằm khoảng sai số định chuyển đổi Một ƣu điểm lớn kiến trúc đầu đƣợc đảm bảo tính monotonic Một vấn đề với chuyển đổi loại đầu chuyển đổi đƣợc kết nối tới 2N chuyển mạch, có mơt chuyển mạch đƣợc đóng Đối với độ phân giải cao, số lƣợng chuyển mạch lớn tồn lƣợng lớn dung kháng ký sinh xuất nút ra, hệ tốc độ chuyển đổi giảm Một cấu hình khác tốt cho DAC dạng chuỗi điện trở đƣợc vẽ hình 2.2-1b Ở đây, mảng chuyển mạch đƣợc tổ chức theo dạng nhị phân đảm bảo đầu đƣợc kết nối tới chuyển mạch đóng chuyển mạch mở, dung kháng ký sinh nút nhỏ hơn, tăng tốc độ chuyển đổi Tín hiệu điều khiển mảng chuyển mạch từ nhị phân đầu vào cấu trúc tổ chức dạng mảng chuyển mạch Một vấn đề khác DAC dạng chuỗi điện trở cân diện tích cơng suất tiêu tán chuyển đổi Đối với độ phân giải cao, chuyển đổi chiếm diện tích chip lớn số lƣợng lớn thành phần thụ động (passive components), điện trở Mặc dù giảm giá trị điện trở để tối thiểu diện tích chip, nhƣng cơng suất tiêu tán trở thành vấn đề định dòng điện ln chảy qua chuỗi điện trở tồn khoảng thời gian chuyển đổi hoạt động Hình 2.2-1 (a) Bộ DAC chuỗi điện trở đơn giản (b) Sử dụng mảng chuyển mạch nhị phân để giảm dung kháng ký sinh đầu 2.3 Kiến trúc mạng thang điện trở R-2R ( R-2R Ladder Network) Cấu hình [6,9,10] sử dụng điện trở cấu hình chuỗi điện trở xét Nó bao gồm mạng điện trở R 2R xen kẽ nhƣ hình vẽ 2.3-1 Hình 2.3-1 Kiến trúc DAC mạng thang điện trở R-2R Bắt đầu từ đầu cuối bên phải mạng, trở kháng nhìn vào bên phải bất ký nút tới đất (ground) 2R Đầu vào số định liệu điện trở đƣợc chuyển mạch tới đất (ground) tới đầu vào đảo khuyếch đại thuật toán Điện áp nút liên hệ với VREF theo mối quan hệ trọng lƣợng nhị phân (binary-weighted relationship) đƣợc tạo nên đặc tính chia áp mạng thang điện trở Tổng dòng điện chảy từ VREF khơng đổi, điện đầu dƣới điện trở đƣợc chuyển mạch 0V (hoặc ground đất ảo(virtual ground)) Vì thế, điện áp nút không đổi giá trị đầu vào số (nhƣ thể hình 2.3-1, có dạng V REF , với i  1, N ) 2i Điện áp ra, v OUT , phụ thuộc vào dòng điện chảy qua điện trở hồi tiếp RF nhƣ sau: vOUT  iTOT RF (2.3-1) iTOT tổng dòng điện,giá trị đƣợc xác định đầu vào số: N 1 iTOT   Dk k 0 VREF N k R (2.3-2) với Dk bit thứ k từ mã đầu vào với giá trị là Giống nhƣ kiến trúc chuỗi điện trở, kiến trúc yêu cầu matching tốt để đảm bảo độ xác cho chuyển đổi Vì thế, điện trở chuyển mạch phải nhỏ, điện áp rơi chuyển mạch phải nhỏ để giảm thiểu lỗi chuyển đổi Một cách để loại bỏ vấn đề thêm chuyển mạch giả (dummy) nhƣ thể hình 2.3-2 Các chuyển mạch dummy có trở kháng nửa trở kháng chuyển mạch thực ( R ), chúng đƣợc đặt nối tiếp với điện trở nằm ngang có giá trị R Tổng trở kháng nhánh ngang, kí hiệu R', là: R'  R  R (2.3-3) Trở kháng nhánh dọc 2R  R , lần giá trị nhánh ngang Vì quan hệ R '  2R ' đƣợc trì Hình 2.3-2 Sử dụng chuyển mạch giả để bù điện trở chuyển mạch 2.4 Kiến trúc Steering dòng điện ( Current Steering) Hình 2.4-1 minh họa cấu hình tổng quát cho chuyển đổi số - tƣơng tự kiểu current steering [6,10] Cấu hình u cầu tập nguồn dòng, nguồn dòng có giá trị dòng điện I Bộ DAC N bit có 2N -1 nguồn dòng, liền với chúng tập 2N -1 chuyển mạch đƣợc điều khiển tín hiệu nhị phân D0 , D1 , , D2 2 Tín N hiệu điều khiển định nguồn dòng tƣơng ứng đƣợc kết nối tới iOUT nút khác (trong trƣờng hợp ground) Dòng tổng, iOUT , có dải giá trị là:  iOUT  (2 N  1).I (2.4-1) Hình 2.4-1 Kiến trúc tổng quát DAC steering dòng điện Đầu vào số có dạng mã thermometer Mã tất từ bit LSB đến giá trị bit thứ k, Dk , tất Vì cấu hình yêu cầu sử dụng lập mã thermometer Một kiến trúc current steering khác đƣợc vẽ hình 2.4-2 Hình 2.4-2 DAC steering dòng điện sử dụng nguồn dòng trọng lượng nhị phân Kiến trúc sử dụng nguồn dòng trọng lƣợng nhị phân, u cầu N nguồn dòng Vì dòng trọng lƣợng nhị phân nên mã đầu vào mã nhị phân đơn giản, khơng phải sử dụng lập mã thermometer Một ƣu điểm DAC current steering khả drive dòng cao.Vì khơng cần đệm đầu để drive tải điện trở nên DAC thƣờng đƣợc sử dụng ứng dụng tốc độ cao Độ xác cần thiết để tạo độ phân giải cao phụ thuộc vào mức độ matching nguồn dòng Ví dụ, DAC 13 bit đƣợc thiết kế sử dụng kiến trúc này, có 213-1=8191 nguồn dòng "cƣ trú" chip (một số lƣợng không nhỏ) Đối với nguồn dòng trọng lƣợng nhị phân (binaryweight), 13 nguồn dòng đƣợc yêu cầu nhƣng giá trị dòng nguồn dùng lớn gấp 2N-1 = 213-1 = 4096 lần nguồn dòng nhỏ Nếu dòng điện nhỏ nhất, I , đƣợc chọn 5μA, nguồn dòng lớn 20,48mA ! Hình 2.4-3 (a) Đầu DAC steering dòng điện bit (b) Đầu vào mã thermometer Một vấn đề khác kiến trúc có glitch lớn đầu từ mã số đầu vào thay đổi Vì nguồn dòng đƣợc kết nối song song, nguồn dòng đƣợc ngắt, nguồn dòng khác đƣợc dẫn glitch xảy đầu việc đồng cho hai nguồn dòng đƣợc dẫn ngắt thời điểm khơng đƣợc thực xác 2.5 DAC tỷ lệ điện tích (Charge Scaling DAC) DAC tỷ lệ điện tích [6,9,10] kiến trúc DAC đƣợc sử dụng phổ biến cơng nghệ CMOS, sơ đồ đƣợc vẽ hình 2.5-1a Kiến trúc bao gồm mảng song song tụ điện trọng lƣợng nhị phân, có tổng N C , đƣợc nối tới khuếch đại thuật toán Ban đầu tụ đƣợc xả điện hoàn toàn, tụ điện đƣợc chuyển mạch tới VREF tới đất (ground) phụ thuộc vào từ mã số đầu vào Điện áp tƣơng tự đầu ra, vOUT , hàm chia áp tụ điện Hình 2.5-1b mạch tƣơng đƣơng trƣờng hợp bit MSB=1, bit khác Dễ thấy vOUT trƣờng hợp bằng: vOUT  VREF V N 1 C  REF N 1 N 1 2 C2 C (2.5-1) Hình 2.5-1 (a) DAC tỉ lệ điện tích (b) Mạch tương đương với bit MSB=1, bit khác Biểu thức tông quát vOUT tụ điện nhƣ sau: vOUT 2k C  N VREF  k  N VREF C (2.5-2) TÀI LIỆU THAM KHẢO Tiếng Việt Nguyễn Thúy Vân (2004), Kỹ thuật số, NXB KHKT Tiếng Anh Alan Hastings (2001), The Art of Analog Layout, Prentice Hall, New Jersey Analog Devices Inc (1997), AD7801 Datasheet, Website http://www.analog.com Andrei Valadimirescu (1994), The SPICE Book, John Wiley & Sons, New York Avant! Corporation (2001), Star-Hspice Manual, Website http://www.avanticorp.com David A.Jonhs (1997), Analog Integrated Circuit Design, John Wiley & Sons, New York Jan M.Rabaey (2003), Digital Integrated Circuits: A Design Perspective, Prentice Hall, New Jersey Paul R.Gray (2001), Analysis and Design of Analog Integrated Circuits, John Wiley & Sons, New York Phillip E.Allen (2002), CMOS Analog Circuit Design, Oxford University Press, New York 10 R Jacob Baker (1998), CMOS Circuit Design, Layout, and Simulation, IEEE Press, New York ... VREF MSB DN-1 DN-2 D1 Bộ chuyển đổi số - tƣơng tự VOUT D0 LSB Hình 1. 2-1 Sơ đồ khối chuyển đổi số - tương tự Hình 1. 2-1 sơ đồ khối chuyển đổi s - tƣơng tự (Chú ý: đầu chuyển đổi số - tƣơng tự điện... bit công nghệ bán dẫn CMOS Nội dung luân văn bao gồm chƣơng: - - - - Chƣơng Tổng quan chuyển đổi số - tƣơng tự Trình bày vị trí, vai trò, thơng số chuyển đổi số - tƣơng tự Chƣơng Các kiến trúc chuyển. .. chuyển đổi tƣơng tự - số Trình bày sơ đồ, nguyên lý hoạt động, ƣu nhƣợc điểm kiến trúc chuyển đổi số - tƣơng tự Chƣơng Tổng quan công nghệ CMOS Trình bày kiến thức công nghệ bán dẫn CMOS cần thiết