huong dan kit......................................................................................................................................................................................................................................................................................................................................................................................................................
HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG CƠ SỞ THÀNH PHỐ HỒ CHÍ MINH ********* TÀI LI U H NG D N THỰC HÀNH KIT CPLD COLLRUNNER X BOARD Thực hiện: Đơn vị: -2009- Th.S Nguyễn Thị Thu Hằng KHOA KỸ THUẬT ĐIỆN TỬ II KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP CHƯƠNG GIỚI THIỆU CHIP CPLD XC2C256 TỔNG QUAN CPLD (Complex Programmable Logic Device) CPLD thiết bị logic lập trình phức hợp có mật độ logic lập trình cao so với PLD đơn giản PLA PAL CPLD bao gồm nhiều mạch logic, mạch coi SPLD Trong mạch đơn SPLD thực chức logic đơn giản Các chức logic phức tạp cần số lượng khối nhiều hơn, sử dụng ma trận liên kết chung khối để tạo kết nối CPLD thường dùng để điều khiển ghép cổng phức hợp tốc độ cao Kiến trúc CPLD hình 1: Hình 1.1: Ki n trúc CPLD CPLD có kiến trúc đồng gồm nhiều khối chức gọi “Function Block” kết nối với thông qua ma trận kết nối trung tâm gọi “Interconnect Array” (hình 2) Mỗi khối Function Block gồm có khối logicgồm nhiều hạng tích AND OR xếp giống PLA PAL, cho phép thực hàm logic tổ hợp- nhiều khối Macrocell có chứa tài nguyên Trigơ cho phép xây dựng ghi mạch Phần lõi bên CPLD nối bên thong qua khối vào I/O cho phép thiết lập chức cho chân IC có chức vào vừa vào KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP vừa Ngồi thiết lập chân I/O làm việc mức logic khác nhau, có điện trở pull-up, có điện trở pull-down, Hình 1.2 Ki n trúc đ ng nh t c a CPLD Cấu hình CPLD lưu lại điện khơng đổi q trình hoạt động Trong thực tế có nhiều loại CPLD khác nhau, hãng khác nhau, phát triển với nhiều chủng loại, hệ CPLD khác Cấu tạo, dung lượng, tính năng, đặc điểm, ứng dụng … loại CPLD khác Các hãng điện tử tiếng giới sở hữu, phát triển, cung cấp loại CPLD Xilinx, Altera,… Hiện nay, họ CPLD phát triển với tính mạnh, công suất tiêu thụ thấp CPLD sử dụng nhiều để phát triển sản phẩm điện tử, viễn thông, công nghệ thông tin, thiết bị cầm tay, di động,… Tổng quan CPLD CoolRunner II Họ CPLD CoolRunner II có đặc điểm sau: • Là phát triển tiếp PLD PLA ,PAL • Có cấu trúc đồng MACROCELL • Gồm nhiều khối tương tự PAL • Công nghệ xử lý tốc độ cao từ 200MHz • Gồm nhiều khối I/O có đặc tính nâng cao • Cấu trúc cho phép thiết kế linh hoạt • Năng lượng cực thấp sử dụng công nghệ REALDIDITAL KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP • Sử dụng cơng nghệ CMOS nên tiết kiệm lượng Các thành viên họ Coolrunner II sau: XC2C32 XC2C64 XC2C128 XC2C256 XC2C384 XC2C512 Macrocells I/OBanks LVCMOS, LVTTL HSTL, SSTL MultipleLevelsof Security DualEDGEflip-flop DataGate, ClockDivide, Differential I/O CoolCLOCK 32 64 128 256 384 512 Yes No Yes Yes No No Yes No Yes Yes No No Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes Yes 118 173 212 240 173 212 270 Package PC44&VQ44 CP56 VQ100 CP132 TQ144 PQ208 FGT256 FG324 I/O 33 33 33 45 64 80 100 100 80 106 118 173 184 B ng 1.1: Các thành viên h Coolrunner II Khi muốn thiết kế logic chip CPLD người thiết kế cần hiểu rõ cấu trúc thông số kỹ thuật loại chip Sau đề tài trình bày chip CPLD Coolrunner II XC2C256 CPLD XC2C256 Đặc điểm nhãn thiết bị CPLD XC2C256 cho biết: Kiểu thiết bị XC2C256 Kiểu đóng gói TPQ144 Mã ngày sản xuất 0837 Tốc độ -7 Nhiệt độ C Hình 1.4 Chip Coolrunner KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP Mơ tả cấu trúc Coolrunner II Hình 1.5 S đ c u trúc - Gồm 40 tín hiệu từ AIM (Advanced Interconnect Matrix) truyền đến PLA - Đặc điểm khối PLA : Hình 1.6 S đ PLA - Đặc điểm khối macrocell: KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP Hình 1.7 C u trúc kh i Macrocell - Đặc điểm khối I/O: ngõ mức điện áp 3.3V 1.8V Hình 1.8 C u trúc kh i I/O - Ngõ Data Gate: cho tiêu chuẩn TTL, CMOS KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP Hình 1.9 C u trúc ngõ Data Gate - KHỐI XUNG CLOCK: Cool Runner có chia tần số 2,4,6,, 16 Hình 1.20 Kh i chia t n s QUY TRÌNH THIẾT KẾ CHO CPLD Quá trính thiết kế cho CPLD thực công cụ phần mềm ISE, bao gồm bước sau: Bước 1: Nhập thiết kế (Design Entry) Đây bước quan trọng q trình thiết kế cho CPLD Các cơng cụ thiết kế cho phép nhập thiết kế theo cách sau: - Nhập thiết kế sử dụng ngôn ngữ mô tả phần cứng HDL (VHDL, Verilog, ABEL,…) Người thiết kế sử dụng chương trình soạn thảo để thực việc mơ tả tồn thiết kế dạng HDL mà cơng cụ thiết kế tổng hợp - Nhập thiết kế theo sơ đồ nguyên lý schematic Người thiết kế sử dụng module có sẵn thư viện schematic để kết nối chúng với tạo thành thiết kế theo yêu cầu Các thực thiết kế nhanh khó khăn khơng tối ưu tài ngun CPLD thiết kế phức tạp, không sử dụng công cụ thiết kế hãng khác - Nhập thiết kế dạng sơ đồ: điển hình đồ hình trạng thái, sau chúng chuyển đổi sang HDL Bước 2: Kiểm tra mô thiết kế KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP Bước 3: Tổng hợp thiết kế (Design Synthesis) Bước 4: Thực thiết kế ( Design Implementaion) Ở bước sử dụng file netlist file constrants để mô tả nguyên tắc thiết kế, gán vị trí vào/ra chip, ràng buộc tốc độ, thời gian, tần số,… Bước bao gồm bước: Biên dịch (Translate), Phân bố thiết kế vào chip (Map), Định vị định tuyến kết nối (Place and Route) KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP CHƯƠNG PHẦN GIỚI THIỆU X BOARD KIT THỰC HÀNH CPLD: X BOARD X board board mạch thiết kế sử dụng cho thiết kế CPLD dựa chip CoolRunner-II hãng Xilinx Với việc sử dụng board với modul hiển thị cho phép người sử dụng thực hành, kiểm tra, tải chương trình thiết kế VHDL Trên board có cổng USB2 cung cấp nguồn cho board tải chương trình thiết kế KIT X BOARD J10 J2 J3 J1 J4 Chip Xilinx CX2C256 TQ144 USB port J9 J8 J5 J7 J6 nút ĐK chân kết nối Nút nhấn Hình 2.1 Board thực hành CPLD (X Board) 2.2 ĐẶC ĐIỂM CỦA KIT THỰC HÀNH CPLD:X BOARD KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP Hình 2.2 Đặc điểm kit thực hành CPLD X Board Kit thực hành CPLD X Board gồm có: - Chip CPLD Coolrunner II XC2C256-TQ144 - Port USB2 cho phép truyền liệu chương trình JTAG - Bộ biến đổi A/D 16bit cho phép đo đường tín hiệu thực q trình board hoạt động (dữ liệu gửi lên PC thông qua card USB) - Bộ dao động (1000/100/10 KHz) - 12 LED đơn - công tắc nhấn - port kết nối gồm chân (trong có chân nguồn VCC=3.3V,GND) - Port 26 chân, 16 chân chân - Nguồn điện áp hoạt động board 3,3V 2.3 PHÂN TÍCH SƠ ĐỒ CHÂN CỦA X BOARD KIT THỰC HÀNH CPLD VÀ HƯỚNG DẪN THỰC HÀNH THIẾT KẾ CHIP thiết kế NỘI DUNG 5: THIẾT KẾ MẠCH ĐẾM UP/DOWM CÓ ĐIỀU KHIỂN Thiết kế Tên thiết kế Yêu cầu Thiết kế mạch đếm Hình sơ đồ khối tổng quát N bit lên xuống Tên project Phần cứng Counte_up_down -Kit X Board, chip CPLD XC2C256 -Sử dụng công tắc SW1,SW2,SW3,SW4 -Sử dụng LED hiển thị Bước Tạo New project Thực khai báo tên project counter_up_down Tạo source counter_up_down.h dl Bước Viết chương trình process (, ) cho begin counter_up_down.h if ='1' then dl có phần xứ lý '0'); tổng quát bên elsif ='1' and 'event then if ='1' then if ='1' then