Đang tải... (xem toàn văn)
Giáo trình vi điều khiển được biên soạn nhằm cung cấp cho sinh viên kiến thức về họ vi điều khiển , cách thức lập trình điều khiển, nạp chương trình và thiết kế phần cứng điều khiển...
1NỘI DUNG1. Giới thiệu2. Sơ đồ khối và chân3. Tổ chức bộ nhớ4. Các thanh ghi chức năng đặc biệt5. Dao động và hoạt động reset6. Tập lệnh7. Các mode định địa chỉ8.Lập trình IOLập trình IO9. Tạo trễ10.Lập trình Timer/Counter11.Giao tiếp nối tiếp12.Lập trình ngắt13.Lập trình hợp ngữ 8. Lập trình I/O PortI/O Port Programming 3Port 1 được ký hiệu P1 Các chân: P1.0-P1.7Ta sử dụng P1 trong các ví dụ sau đây để chỉ ra hoạt động của chúngP1 là cổng ra (ghi dữ liệu CPU ra chân bên ngoài)P1 là cổng vào (đọc dữ liệu từ chân vào CPU bus)Port 1 (chân 1-8)8-1. Port 1 48051 ICD QClk QVccRead DFFRead pinWrite to DFFM1P1.x P1.x TB1TB2Cấu trúc phần cứng của chân P1.xTải Bus nội 5Mỗi chân của cổng I/O:a. Bus nội: giao tiếp với CPUb. Bộ chốt dữ liệu DFF: lưu trữ giá trị của chân. Khi “Write to DFF” = 1: ghi dữ liệu vào DFFc. Hai bộ đệm 3 trạng thái (tri-state buffers): - TB1: điều khiển bởi “Read pin”. Khi “Read pin” = 1: đọc giá trị tại chân ngoài- TB2: điều khiển bởi “Read DFF”. Khi “Read DFF” = 1: đọc giá trị từ DFF nộid. Transistor M1 6010 111Bộ đệm 3 trạng thái (Tri-state Buffer)Output InputTri-state control (kích hoạt mức cao)0Trở kháng cao (hở mạch) 7P1 là output (ghi ra cổng)Vd: MOV A,#55H BACK: MOV P1,A ACALL DELAYCPL ASJMP BACK 8D QClk QVccRead DFFRead pinWrite to DFFM1P1.x P1.x 8051 IC2. Chân ra là Vcc1. ghi 110output 1TB1TB2Ghi “1” ra chân output P1.xBus nộiTải 9D QClk QVccRead DFFRead pinWrite to DFFM1P1.x P1.X 8051 IC1. ghi 0 01output 0TB1TB2Bus nộiGhi “0” ra chân output P1.xTải2. Chân ra nối đất 10Đọc từ chân input & bộ chốt Khi đọc chân, có hai khả năng sau:Đọc trạng thái của chân input (bên ngoài)MOV A,PxJNB P2.1,LabelJB P2.1,LabelĐọc dữ liệu bộ chốt của chân output (bên trong)ANL P1,AORL P1,AINC P1Đọc-Sửa đổi-Ghi [...]... Đọc-Sửa đổi-Ghi? 7 P1 là output (ghi ra cổng) Vd: MOV A,#55H BACK: MOV P1,A ACALL DELAY CPL A SJMP BACK 5 Mỗi chân của cổng I/O: a. Bus nội: giao tiếp với CPU b. Bộ chốt dữ liệu DFF: lưu trữ giá trị của chân. Khi “Write to DFF” = 1: ghi dữ liệu vào DFF c. Hai bộ đệm 3 trạng thái (tri-state buffers): - TB1: điều khiển bởi “Read pin”. Khi “Read pin” = 1: đọc giá trị tại chân ngoài - TB2: điều khiển. .. ;P2.3 = “High” CLR P2.3 ;P2.3 = “Low” for H-to-L Trong đó ： 1. JNB: jump if no bit (jump if P1.2 = 0) 2. Xung “H-to-L” được tạo bởi chuỗi lệnh SETB & CLR 33 8-3 . Thao tác bit Bài toán: 1. Theo dõi bit P1.2 cho đến khi nhận được “1” 2. Khi nhận được “1”, ghi 45H ra P0 3. & gửi xung “High-to-Low” ra chân P2.3 3 Port 1 được ký hiệu P1 Các chân: P1.0-P1.7 Ta sử dụng P1 trong các ví dụ sau đây... Port Programming 21 8-2 . Các port cịn lại P1, P2, P3 có điện trở tải nội P0 khơng có điện trở tải nội Phía người lập trình: khơng có sự khác biệt nào giữa các cổng Tất cả các cổng là output khi Reset 17 Đọc-Sửa đổi-Ghi Đặc điểm này bao gồm 3 hành động trong 1 lệnh đơn: 1. CPU đọc bộ chốt 2. CPU thực hiện tính tốn sửa đổi bộ chốt 3. Ghi ra chân Chú ý: 8 chân của P1 làm vi c độc lập nhau ... P1.2CPL JBC P1.1, TARGETJBC PX.Y, TARGET XRL P1,AXRL ORL P1,AORL ANL P1,AANL DEC P1DEC Các lệnh có đặc điểm Đọc-Sửa đổi-Ghi 32 • Cách 2: Xuất dữ liệu trực tiếp BACK: MOV P1,#55H ;P1=01010101B ACALL DELAY MOV P1,#0AAH ;P1=10101010B ACALL DELAY SJMP BACK • Cách 3: Đặc điểm Đọc-Sửa đổi-Ghi MOV P1,#55H ;P1=01010101B AGAIN: XRL P1,#0FFH ACALL DELAY SJMP AGAIN 12 D Q Clk Q Vcc Read DFF Read pin Write... Q Vcc Read DFF Read pin Write to DFF M1 P1.x P1.X 8051 IC 1. ghi 0 0 1 output 0 TB1 TB2 Bus nội Ghi “0” ra chân output P1.x Tải 2. Chân ra nối đất 6 0 1 0 1 1 1 Bộ đệm 3 trạng thái (Tri-state Buffer) Output Input Tri-state control (kích hoạt mức cao) 0 Trở kháng cao (hở mạch) 31 Có ba cách để nháy các bit của Port 1 liên tục • Cách 1: Gửi dữ liệu tới P1 qua thanh chứa A BACK: MOV A,#55H ;A=01010101B... chân: P1.0-P1.7 Ta sử dụng P1 trong các ví dụ sau đây để chỉ ra hoạt động của chúng P1 là cổng ra (ghi dữ liệu CPU ra chân bên ngoài) P1 là cổng vào (đọc dữ liệu từ chân vào CPU bus) Port 1 (chân 1-8 ) 8-1 . Port 1 16 D Q Clk Q Vcc Read DFF Read pin Write to DFF M1 P1.7 P1.7 8051 IC 4. P1.7 = 1 2. CPU tính (P1.7 OR 1 ) 0 0 1. Read pin = 0 Read DFF = 1 Write to DFF = 0 (ban đầu P1.7=0) 1 TB1 TB2 3. . đệm 3 trạng thái (tri-state buffers): - TB1: điều khiển bởi “Read pin”. Khi “Read pin” = 1: đọc giá trị tại chân ngoài- TB2: điều khiển bởi “Read DFF”.. bên ngoài)P1 là cổng vào (đọc dữ liệu từ chân vào CPU bus)Port 1 (chân 1-8 ) 8-1 . Port 1 48051 ICD QClk QVccRead DFFRead pinWrite to DFFM1P1.x