Đề tài xây dựng mô hình thí nghiệm là mạch nghịch lưu đa bậc, với công suất 6,6 kW

LỜI CAM ĐOAN Tác giả xin cam đoan công trình nghiên cứu thân tác giả Các kết nghiên cứu kết luận nêu luận án trung thực không chép từ nguồn hình thức Việc tham khảo tài liệu thực trích dẫn ghi nguồn liệu tham khảo theo yêu cầu Tác giả luận án Quách Thanh Hải i TÓM TẮT LUẬN ÁN Nội dung luận án nghiên cứu đề xuất giải thuật điều chế độ rộng xung tối ưu để giảm tổn hao chuyển mạch mạch nghịch lưu đa bậc, nhằm góp phần đáp ứng nhu cầu tiết kiệm lượng tình hình đảm bảo khống chế phát sinh không mong muốn mạng điện tăng độ méo hài tổng (THD), biên độ điện áp common mode Trên sở nghiên cứu, luận án đề xuất giải thuật điều chế độ rộng xung với hàm mục tiêu tối ưu khác Trong ba giải thuật tối ưu nhằm giảm tổn hao sai biệt điện áp điều khiển cực tiểu, hai giải thuật tối ưu để triệt tiêu điện áp common mode sai biệt điện áp điều khiển cực tiểu, giải thuật có tính chất phối hợp để khống chế sai biệt điện áp điều khiển nhỏ tối ưu giảm tổn hao Cả giải thuật phân tích, tính toán, xác định đặc điểm riêng chúng kiểm chứng qua mô thực nghiệm Đặc điểm giải thuật đề xuất chúng xây dựng hàm toán học không phức tạp Đặc biệt không sử dụng bảng tra nên giải thuật không chiếm nhiều nhớ áp dụng cho nhiều cấu trúc nghịch lưu khác Vì khả áp dụng giải thuật thực tế cao ii ABSTRACT The main research contented of the thesis is proposal of the optimal pulse-width modulation to reduce the switching losses in the multi-level inverter This can effectively contribute in a energy economy and control unexpected arises on the electrical network, such as an increase in the Total Harmonic Distortion (THD), amplitude voltage common mode In the research, six pulse width modulation algorithms with the different optimization objective functions are proposed That included three optimization algorithms to reduce the losses and the minimum controlled voltage difference, two optimal algorithms to eliminate the common mode voltage and the minimum controlled voltage difference and one mixed algorithm to control the smallest difference voltage and to reduce losses All six algorithms have been analyzed, calculated, indicated their characteristics and verified by the simulation and experiment The features of the proposed algorithms are uncomplicated mathematical functions There are no using tables that the algorithm does not take a lot of memory and can be applied to many different structures of an inverter As a result, the ability to apply them in practice is very high iii LỜI CẢM ƠN Công trình nghiên cứu hoàn thiện nhờ giúp đỡ tận tình phối hợp nhiều quan, đơn vị, sở sản xuất, đồng nghiệp bạn bè Tác giả luận án bày tỏ lời cảm ơn chân thành tới tất tổ chức cá nhân giúp đỡ tạo điều kiện cho tác giả hoàn thành công trình nghiên cứu Trước hết xin gửi đến Ban lãnh đạo Đại học Quốc gia Tp.Hồ Chí Minh, Ban giám hiệu trường Đại học Bách khoa, phòng Quản lý sau Đại học, Khoa Điện – Điện tử, Bộ môn Cung cấp điện, Bộ môn Kỹ thuật điện kính trọng lòng tự hào học tập nghiên cứu năm qua Sự biết ơn sâu sắc xin dành cho: PGS.TS Nguyễn Văn Nhờ, PGS.TS Phan Quốc Dũng hai người thầy hướng dẫn tận tình động viên suốt trình thực luận án Xin cảm ơn thầy, cô Bộ môn Cung cấp điện, Khoa Điện – Điện tử, hết lòng giúp đỡ tạo điều kiện cho tác giả thực thành công luận án Xin cảm ơn Ban giám hiệu Trường Đại học Sư phạm Kỹ thuật thành phố Hồ Chí Minh, cô, thầy thuộc Khoa Điện – Điện tử đồng nghiệp trường tạo điều kiện cho thực tốt luận án Đặc biệt cảm ơn em gia đình tạo điều kiện giúp anh thực hoàn thành luận văn Cuối xin ghi nhớ tình cảm giúp đỡ ấm áp các anh chị em phòng thí nghiệm Hệ thống lượng, bạn nghiên cứu sinh, cao học người hỗ trợ, chia sẻ, động viên tạo điều kiện giúp đỡ để hoàn thiện công trình nghiên cứu ¤ ¤ - iv MỤC LỤC MỞ ĐẦU Mục tiêu luận án Nội dung phạm vi nghiên cứu Phương pháp nghiên cứu Đóng góp mặt khoa học luận án Ý nghĩa thực tiễn Bố cục luận án: CHƯƠNG 1: TỔNG QUAN VỀ NGHỊCH LƯU ĐA BẬC 1.1 Mạch nghịch lưu bậc 1.2 Nghịch lưu đa bậc kiểu diode kẹp 1.3 Nghịch lưu đa bậc kiểu cascade (cascaded multilevel inverter) 10 1.4 Nghịch lưu đa bậc kiểu lai (Hybrid mutilevel inverter) 14 1.4.1 Nghịch lưu đa bậc kiểu cascade diode kẹp 14 1.4.2 Nghịch lưu đa bậc kiểu cascade cầu H 16 1.5 Kết luận chương 18 CHƯƠNG 2: CÁC THUẬT TOÁN ĐIỀU CHẾ TRONG NGHỊCH LƯU ĐA BẬC 19 2.1 Phương pháp điều chế độ rộng xung (sinPWM) 19 2.2 Phương pháp PWM cải biến ( SFO-PWM) 22 2.3 Phương pháp điều chế vector không gian 24 2.4 Các nghiên cứu giải thuật tối ưu nghịch lưu đa bậc 27 CHƯƠNG 3: THIẾT KẾ MÔ HÌNH THỰC NGHIỆM 31 3.1 Cấu trúc mô hình nghịch lưu 31 3.2 Module cầu H mạch lái 33 3.3 Module nguồn chỉnh lưu 37 3.4 Kết chương 41 CHƯƠNG 4: GIẢI THUẬT ĐIỀU CHẾ TỐI ƯU GIẢM TỔN HAO DO SỰ CHUYỂN MẠCH VÀ CỰC TIỂU SAI SỐ VECTOR ĐIỀU KHIỂN 43 4.1 Giải thuật vector cực tiểu sai số vector điều khiển 43 4.1.1 Nguyên lý giải thuật 43 4.1.2 Lưu đồ giải thuật 46 4.1.3 Khảo sát đánh giá giải thuật 47 4.2 Giải thuật hai vector với sai biệt điện áp điều khiển cực tiểu 57 4.2.1 Nguyên lý giải thuật 58 4.2.2 Lưu đồ giải thuật 61 4.2.3 Khảo sát đánh giá giải thuật 63 4.3 Giải thuật ba vector 69 4.3.1 Nguyên lý giải thuật 69 4.3.2 Lưu đồ giải thuật 71 4.3.3 Khảo sát đánh giá giải thuật 72 4.4 Kết luận chương 77 CHƯƠNG 5: GIẢI THUẬT ĐIỀU CHẾ TỐI ƯU GIẢM TỔN HAO DO SỰ CHUYỂN MẠCH, TRIỆT TIÊU ĐIỆN ÁP COMMON MODE, CỰC TIỂU SAI SỐ ĐIỆN ÁP ĐIỀU KHIỂN 79 5.1 Khái niệm điện áp common mode 79 5.2 Giải thuật vector triệt tiêu điện áp common mode 81 5.2.1 Nguyên lý giải thuật 81 5.2.2 Lưu đồ giải thuật 84 5.2.3 Khảo sát đánh giá giải thuật 86 v 5.3 Giải thuật vector triệt tiêu điện áp common mode giảm tổn hao 94 5.3.1 Nguyên lý giải thuật 94 5.3.2 Lưu đồ giải thuật 99 5.3.3 Khảo sát đánh giá giải thuật 99 5.4 Kết luận chương 105 CHƯƠNG 6: GIẢI THUẬT PHỐI HỢP GIẢM TỔN HAO DO SỰ CHUYỂN MẠCH VÀ KHỐNG CHẾ SAI BIỆT ĐIỆN ÁP ĐIỀU KHIỂN 106 6.1 Nguyên lý giải thuật 106 6.2 Lưu đồ giải thuật 110 6.3 Khảo sát đánh giá giải thuật 112 6.4 Kết luận chương 124 KẾT LUẬN VÀ ĐỀ NGHỊ 125 DANH MỤC CÁC CÔNG TRÌNH CỦA TÁC GIẢ 128 TÀI LIỆU THAM KHẢO 129 vi DANH MỤC CÁC HÌNH ẢNH Hình 1.1: Mạch nghịch lưu pha bậc (a) pha cầu H (b) Hình 1.2: Mạch nghịch lưu kiểu diode kẹp n bậc Hình 1.3: Mạch nghịch lưu kiểu diode kẹp bậc Hình 1.4: Cấu trúc nghịch lưu cascade bậc 11 Hình 1.5: Nghịch lưu đa bậc kiểu cascade diode kẹp 15 Hình 1.6: Cấu trúc pha mạch nghịch lưu CMH a) tổng quát; b) CMH 5/3 17 Hình 2.1: Nguyên lý điều chế độ rộng xung sinPWM 19 Hình 2.2: Cách bố trí sóng mang a) pha, b) dịch pha, c) đối xứng qua trục z 20 Hình 2.3: Mô nghịch lưu cascade bậc điều chế sinPWM 21 Hình 2.4: Điện áp common mode nghịch lưu cascade bậc điều chế sinPWM 22 Hình 2.5: Mô nghịch lưu cascade bậc điều chế SFO PWM 23 Hình 2.6: Điện áp Vcm mạch nghịch lưu cascade bậc điều chế SFO PWM 23 Hình 2.7: Mạch nghịch lưu NPC bậc (a) vector không gian (b) 24 Hình 2.8: Phân tích phương pháp SVM 25 Hình 2.9: Quan hệ THD% tổn hao 28 Hình 2.10: Quan hệ THD% số bậc, quan hệ fc tổn hao nghịch lưu chuẩn lai 28 Hình 2.11: Giải thuật Rodríguez nghịch lưu bậc 29 Hình 3.1: Cấu trúc mô hình nghịch lưu thiết kế luận án 32 Hình 3.2: Sơ đồ nguyên lý mạch kích IGBT 34 Hình 3.3: Dòng điện nạp xả tụ mạch dead time điện áp điều khiển [0] → [1] 34 Hình 3.4: Điện áp chân (V8) chân (V2) mạch deadtime theo điện áp điều khiển (Vjp1) điện áp điều khiển [1] → [0] 36 Hình 3.5: Sơ đồ mạch in module cầu H mạch kích 37 Hình 3.6: Mạch chỉnh lưu cho module cầu H (a) cho mạch kích (b) 38 Hình 3.7: Mô điện áp chỉnh lưu (Vd) điện áp trung bình AVG(Vd) gắn tải 2,2KVA 39 Hình 3.8: Sơ đồ mạch in khối nguồn chỉnh lưu 40 Hình 3.9: Mô hình nghịch lưu sau hoàn thiện 41 Hình 4.1: Điện áp điều khiển, giản đồ thời gian chuyển mạch nghịch lưu đa bậc 44 Hình 4.2: Mô tả giải thuật vector cực tiểu sai số điện áp điều khiển 45 Hình 4.3: Lưu đồ giải thuật vector cực tiểu sai số điện áp điều khiển 46 Hình 4.4: Lưu đồ giải thuật vector cực tiểu sai số điện áp điều khiển (tiếp theo) 47 Hình 4.5: Điện áp điều khiển theo giải thuật vector cực tiểu sai số 48 Hình 4.6: Kết mô nghịch lưu theo giải thuật vector cực tiểu sai số điện áp điều khiển m=0.9 49 Hình 4.7: Khảo sát nghịch lưu pha bậc 31 theo giải thuật vector 49 Hình 4.8: Khảo sát tiêu chí méo hài tổng đến hài bậc 40 (THD40) giải thuật vector cực tiểu sai số điện áp điều khiển theo tiêu chuẩn EN 61000-2-2 50 Hình 4.9: Khảo sát sóng hài bậc cao thực giải thuật vector cực tiểu sai số điện áp điều khiển với cấu hình nghịch lưu 5, 7, bậc 51 Hình 4.10: Khảo sát nghịch lưu pha 11 bậc theo giải thuật vector cực tiểu sai số điện áp điều khiển m=0.4 a) mô b) thực nghiệm 52 Hình 4.11: Khảo sát nghịch lưu pha 11 bậc theo giải thuật vector cực tiểu sai số điện áp điều khiển m=0.85 a) mô b) thực nghiệm 53 vii Hình 4.12: Khảo sát nghịch lưu pha 11 bậc theo giải thuật vector cực tiểu sai số điện áp điều khiển m=1.04 a) mô b) thực nghiệm 54 Hình 4.13: Phân tích số lần chuyển mạch theo số bậc hàm offset giải thuật vector cực tiểu sai số điện áp điều khiển 55 Hình 4.14: Phân tích điện áp điều khiển nghịch lưu bậc giải thuật vector cực tiểu sai số điện áp điều khiển 56 Hình 4.15: Nguyên lý giải thuật vector cực tiểu sai số điện áp điều khiển 58 Hình 4.16: Điều kiện chọn vector điện áp điều khiển giải thuật vector cực tiểu sai số điện áp điều khiển 60 Hình 4.17: Dịch chuyển giá trị K theo giải thuật vector 60 Hình 4.18: Lưu đồ giải thuật vector cực tiểu sai số điện áp điều khiển 62 Hình 4.19: Điện áp điều khiển nghịch lưu bậc theo giải thuật vector vector cực tiểu sai số điện áp điều khiển 63 Hình 4.20: Khảo sát nghịch lưu pha bậc theo giải thuật vector cực tiểu sai số điện áp điều khiển m=0.8 a) mô b) thực nghiệm 64 Hình 4.21: Khảo sát nghịch lưu pha bậc, giải thuật vector cực tiểu sai số điện áp điều khiển, m=0.9 hàm offset minimum common mode a) mô b) thực nghiệm 65 Hình 4.22: Khảo sát so sánh giải thuật vector nghịch lưu bậc 66 Hình 4.23: Đặc tuyến điều khiển giải thuật vector vector cực tiểu sai số điện áp điều khiển nghịch lưu bậc (a) 31 bậc (b) 67 Hình 4.24: Phân tích điện áp điều khiển với giải thuật vector cực tiểu sai số điện áp điều khiển cho nghịch lưu bậc (a) so sánh THD40 cấu hình nghịch lưu 5, 7, 11 bậc áp dụng giải thuật vector so với tiêu chuẩn EN61000-2-2 (b) 67 Hình 4.25: Khảo sát sóng hài giải thuật vector cực tiểu sai số điện áp điều khiển 69 Hình 4.26: Dịch chuyển điện áp điều khiển theo giải thuật vector 71 Hình 4.27: Lưu đồ giải thuật vector 72 Hình 4.28: Điện áp điều khiển pha theo giải thuật vector vector 73 Hình 4.29: Kết mô nghịch lưu bậc theo giải thuật vector m = 0.3 74 Hình 4.30: Kết mô nghịch lưu bậc theo giải thuật vector m = 0.75 74 Hình 4.31:Kết mô nghịch lưu bậc theo giải thuật vector m = 0.9 74 Hình 4.32: Khảo sát so sánh giải thuật 1, vector 75 Hình 4.33: Đặc tuyến điều khiển giải thuật 1, vector 76 Hình 4.34: so sánh THD40 cấu hình nghịch lưu 5, 7, 11 bậc áp dụng giải thuật vector so với tiêu chuẩn EN61000-2-2 76 Hình 4.35: Khảo sát sóng hài bậc cao với giải thuật vector cực tiểu sai số điện áp điều khiển, cấu hình nghịch lưu 5, 7, bậc a) hài bậc 5, b) hài bậc c) hài bậc 11 d) hài bậc 13 77 Hình 5.1: Điện áp common mode mạch nghịch lưu đa bậc 79 Hình 5.2: Giản đồ thời gian chuyển mạch nghịch lưu đa bậc 82 Hình 5.3: Lưu đồ giải thuật vector triệt tiêu điện áp CMM cực tiểu sai số 84 Hình 5.4: Lưu đồ giải thuật vector triệt tiêu điện áp CMM cực tiểu sai số (tiếp) 85 Hình 5.5: Điện áp điều khiển theo giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển 86 Hình 5.6: Kết mô nghịch lưu 31 bậc theo giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển m=0.9 87 Hình 5.7: Khảo sát nghịch lưu pha theo giải thuật vector triệt tiêu điện áp common mode cực tiểu sai biệt điện áp điều khiển 87 Hình 5.8: Phân tích giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển nghịch lưu pha bậc 88 viii Hình 5.9: Khảo sát nghịch lưu pha bậc theo giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển m=0.75 90 Hình 5.10: Khảo sát nghịch lưu pha bậc theo giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển m=0.9 91 Hình 5.11: Khảo sát THD40 giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển theo tiêu chuẩn EN 61000-2-2 92 Hình 5.12: Khảo sát sóng hài giải thuật vector triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển với cấu hình nghịch lưu 7, 9, 11 bậc 93 Hình 5.13: Phân tích giải thuật triệt tiêu điện áp CMM nghịch lưu pha bậc 94 Hình 5.14: Phân tích giải thuật triệt tiêu điện áp CMM nghịch lưu pha bậc 95 Hình 5.15: Lưu đồ giải thuật triệt tiêu điện áp common mode, giảm tổn hao cực tiểu sai số điện áp điều khiển 99 Hình 5.16: Kết mô nghịch lưu bậc theo giải thuật triệt tiêu điện áp common mode cực tiểu sai số điện áp điều khiển m=0.78 100 Hình 5.17: So sánh THD% đặc tuyến điều khiển giải thuật vector triệt tiêu điện áp CMM cực tiểu sai biệt điện áp điều khiển (nghịch lưu bậc) 101 Hình 5.18: Mô thực nghiệm giải thuật vector triệt tiêu điện áp common mode nghịch lưu bậc 102 Hình 5.19: So sánh THD40 cấu hình nghịch lưu 5, 7, bậc áp dụng giải thuật vector triệt tiêu điện áp common mode so với tiêu chuẩn EN61000-2-2 103 Hình 5.20: Khảo sát sóng hài bậc cao áp dụng giải thuật vector triệt tiêu điện áp common mode với cấu hình nghịch lưu 5, 7, bậc 104 Hình 6.1: Phân tích vector điều khiển Vx theo giải thuật phối hợp 1, vector 108 Hình 6.2: Phân tích điện áp điều khiển pha với e%=35%, nghịch lưu bậc 109 Hình 6.3: Phân tích điện áp điều khiển pha với e% =50%, nghịch lưu bậc 110 Hình 6.4: Lưu đồ giải thuật phối hợp 1, vector 111 Hình 6.5: Quan hệ số lần chuyển mạch chu kỳ điện áp điều khiển e% 112 Hình 6.6: Quan hệ THD% e% 113 Hình 6.7: Quan hệ độ lệch thành phần điện áp pha tải e% 114 Hình 6.8: Điện áp điều khiển theo giải thuật 1, 2, vector giải thuật phối hợp 115 Hình 6.9: Quan hệ THD% số điều chế m giải thuật 1, 2, vector giải thuật phối hợp 116 Hình 6.10: Đặc tuyến điều khiển theo giải thuật 1, 2, vector giải thuật phối hợp 116 Hình 6.11: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.1_e%=30% 119 Hình 6.12: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.3_e%=25% 120 Hình 6.13: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.7_e=100% 121 Hình 6.14: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.9_e%=65% 122 Hình 6.15: So sánh tiêu chí THD40 điện áp nghịch lưu (cấu hình bậc 5, 9) áp dụng giải thuật phối hợp 1, 2, vector giảm tổn hao chuyển mạch khống chế sai biệt điện điện áp điều khiển với tiêu chuẩn EN61000-2-2 123 ix DANH MỤC BẢNG BIỂU Bảng 1.1: Giản đồ kích đóng nghịch lưu NPC bậc hình 1.3 Bảng 1.2: Điện áp trạng thái kích với cấu trúc hình 1.4 (Ux1=3u, Ux2=u) 11 Bảng 1.3: Quan hệ điện áp Uxgj với trạng thái chuyển mạch module thứ j 13 Bảng 3.1: Thông số kỹ thuật IGBT FG60N60 (tại 25oC) 33 Bảng 3.2: Thông số kỹ thuật diode cầu GBPC40-80 38 Bảng 4.1: Lựa chọn vector theo giải thuật vector cực tiểu sai số điện áp điều khiển 46 Bảng 4.2 Giới hạn sóng hài nguồn điện theo chuẩn EN6100-2-2 50 Bảng 4.3: So sánh giải thuật vector cực tiểu sai số điện áp điều khiển SFOPWM với hàm offset khác (nghịch lưu bậc) [39] 55 Bảng 4.4: Điều kiện giá trị tính toán giải thuật vector cực tiểu sai số 61 Bảng 4.5: Điều kiện chọn giá trị tính toán giải thuật vector 71 Bảng 5.1: Quan hệ điện áp CMM trạng thái vector điều khiển (NPC bậc) 80 Bảng 5.2 Lựa chọn vector theo giải thuật vector cực tiểu sai số điện áp điều khiển, triệt tiêu điện áp common mode 84 Bảng 5.3: Điều kiện vector biểu diễn giải thuật vector triệt tiêu CMM 96 3.(n-1) -(L A +L B +L C )= 96 Bảng 5.4: Thứ tự biểu diễn vector 3.(n-1) -(L A +L B +L C )= 96 Bảng 5.5: Thứ tự biểu diễn vector Bảng 5.6: Điều kiện giá trị chọn ξ0, ξ-, ξ+ 98 Bảng 6.1: Mô tả điều kiện chọn giải thuật, vector theo e% 110 Bảng 6.2: So sánh giải thuật phối hợp (e=35%) với giải thuật SFOPWM giải thuật vector (offset minCM)_ mạch nghịch lưu bậc 117 x Điện áp pha-tâm nguồn DC a) mô b) thực nghiệm Điện áp pha a) mô b) thực nghiệm Dòng điện tải a) mô b) thực nghiệm Hình 6.12: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.3_e%=25% 120 Điện áp pha a) mô b) thực nghiệm Điện áp pha-tâm nguồn DC a) mô Dòng điện tải a) mô b) thực nghiệm b) thực nghiệm Hình 6.13: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.7_e=100% 121 Điện áp pha a) mô b) thực nghiệm Điện áp pha-tâm nguồn DC a) mô Dòng điện tải a) mô b) thực nghiệm b) thực nghiệm Hình 6.14: Kết mô giải thuật phối hợp 1, 2, vector giảm tổn hao khống chế sai biệt điện điện áp điều khiển số điều chế m=0.9_e%=65% 122 Các kết mô thực nghiệm cho thấy áp dụng giải thuật phối hợp 1, 2, vector giảm tổn hao chuyển mạch khống chế sai biệt điện điện áp điều khiển vào thực tế Các kết thực nghiệm tương đồng với mô cho thấy đảm bảo phân tích lý thuyết đề xuất giải thuật Các hình 6.15 a, b, c d trình bày kết khảo sát giải thuật phối hợp 1, 2, vector giảm tổn hao chuyển mạch khống chế sai biệt điện điện áp điều khiển tiêu chí THD40 theo tiêu chuẩn EN6100-2-2 a) b) c) d) a) e%=25%; b) e%=40%; c) e%=60% d) e%=80% Hình 6.15: So sánh tiêu chí THD40 điện áp nghịch lưu (cấu hình bậc 5, 9) áp dụng giải thuật phối hợp 1, 2, vector giảm tổn hao chuyển mạch khống chế sai biệt điện điện áp điều khiển với tiêu chuẩn EN61000-2-2 123 Từ kết trình bày hình 6.15 việc so sánh theo tỉ lệ phần trăm thành phần hài bậc cao điện áp nghịch lưu theo tiêu chuẩn EN61000-2-2 xác định: - Với bậc nghịch lưu tăng sai biệt phần trăm điện áp điều khiển số điều chế số nhỏ đáp ứng cấu tăng lên Ví dụ với cấu hình nghịch lưu bậc số điều chế đáp ứng tiêu chí độ méo hài tổng THD40 sử dụng giải thuật đề xuất 0.71, 0.92, 0.94 0.99 tương ứng với e% 25%, 40%, 60% 80% - Với sai biệt phần trăm điện áp điều khiển (e%) số điều chế số nhỏ đáp ứng yêu cầu THD40 tiêu chuẩn EN61000-2-2 giảm tăng số bậc mạch nghịch lưu Ví dụ với sai biệt phần trăm điện áp điều khiển e%=40% số điều chế đáp ứng tiêu chí độ méo hài tổng THD40 sử dụng giải thuật đề xuất 0.92, 0.62 0.46 tương ứng với nghịch lưu có số bậc bậc 5, bậc bậc 6.4 Kết luận chương Với phân tích, tính toán khảo sát rút số kết luận chương sau:  Có thể kết hợp giải thuật 1, vector giải thuật phối hợp có sai số cực đại khống chế  Việc khống chế sai số cực đại qua trọng số phần trăm với sai số cực đại giải thuật vector (e%) đưa đến lời giải cho toán tối ưu với hàm mục tiêu khác  Giải thuật phối hợp có khả áp dụng cho cấu trúc nghịch lưu chuẩn lai với số bậc từ nhỏ đến lớn tùy thuộc việc chọn e% Với e% nhỏ đặc biệt thích hợp nghịch lưu có số bậc nhỏ để giảm giá thành  Giải thuật phối hợp với e% nhỏ có đặc tuyến điều khiển tuyến tính vùng điều khiển rộng so với giải thuật vector triển khai điều khiển vòng hở 124 KẾT LUẬN VÀ ĐỀ NGHỊ Luận án tiến hành nghiên cứu giải thuật điều chế sóng mang thực tối ưu hóa nghịch lưu đa bậc bao gồm: Tối ưu hóa giảm tổn hao chuyển mạch, giảm triệt tiêu điện áp common mode, sai biệt điện áp điều khiển cực tiểu bị khống chế nhỏ giới hạn cho trước Các kết đạt gồm: Phân tích cấu trúc nghịch lưu đa bậc bao gồm nghịch lưu chuẩn truyền thống mạch nghịch lưu lai Đánh giá ưu nhược điểm chúng xác định vấn đề cần tiếp tục nghiên cứu Xây dựng mô hình vật lý nghịch lưu đa bậc công cụ để thực nghiệm phát triển nghiên cứu Mô hình nghịch lưu thiết kế, chế tạo có tính ổn định, tin cậy cho phép tái cấu trúc, tạo linh hoạt áp dụng Trên sở nghiên cứu, luận án đề xuất chứng minh tính đắn (bằng mô thực nghiệm) sáu giải thuật với hàm mục tiêu tối ưu khác Trong giải thuật giảm tổn hao sai biệt điện áp điều khiển cực tiểu, giải thuật triệt tiêu điện áp common mode sai biệt điện áp điều khiển cực tiểu, giải thuật có tính chất phối hợp khống chế sai biệt điện áp điều khiển nhỏ tối ưu giảm tổn hao Các giải thuật đề xuất sử dụng hàm toán đơn giản triển khai cho nhiều mạch nghịch lưu có số bậc khác có cấu trúc khác nghịch lưu lai hay nghịch lưu chuẩn Do hàm toán học sử dụng đơn giản nên giải thuật áp dụng với hệ điều khiển không mạnh giá thành thấp Các kết nghiên cứu công bố tạp chí hội nghị quốc tế chuyên ngành điện tử công suất Từ kết nghiên cứu thực hiện, luận án đề xuất số kết luận sau: Cấu trúc nghịch lưu lai có số khóa chuyển mạch cấu trúc nghịch lưu chuẩn số bậc Có thể áp dụng giải thuật đề xuất để thực toán tối ưu: 125  Giảm tổn hao chuyển mạch, tăng độ tuyến tính đặc tuyến điều khiển  Giảm tổn hao chuyển mạch, khống chế sai biệt điện áp điều khiển theo giá trị đặt trước  Giảm tổn hao chuyển mạch, triệt tiêu điện áp common mode  Triệt tiêu điện áp common mode, giảm tổn hao  Và hàm mục tiêu khác Các giải thuật đề xuất có khả áp dụng cho cấu trúc nghịch lưu chuẩn nghịch lưu lai với số bậc khác thực theo gợi ý sau để đáp ứng Tiêu chuẩn Việt Nam 2008 tiêu chuẩn EN61000-2-2: Giải thuật vector cực sai số điện áp khiển vector cực sai số điện áp khiển vector Số bậc nghịch lưu tiểu ≥7 điều tiểu điều ≥5, từ số m≥0.8 ≥5, từ số m≥0.7 vector triệt tiêu ≥9 điện áp common mode cực tiểu sai số điện áp điều khiển vector triệt tiêu ≥7 điện áp common mode cực tiểu sai số điện áp điều khiển Phối hợp 1, - Số bậc thấp vector trung bình, công suất thấp trung bình với e% nhỏ - Số bậc cao, công suất lớn với e% lớn 126 Hàm tối ưu; nhược điểm Giảm tổn hao chuyển mạch, cực tiểu sai số điện áp điều khiển; đặc tuyến điều khiển phi tuyến Giảm tổn hao chuyển mạch, cực tiểu sai số điện áp điều khiển; đặc tuyến điều khiển tuyến tính Giảm tổn hao chuyển mạch, cực tiểu sai số điện áp điều khiển; đặc tuyến điều khiển tuyến tính Triệt tiêu điện áp common mode, giảm tổn hao chuyển mạch, cực tiểu sai số điện áp điều khiển; đặc tuyến điều khiển phi tuyến Triệt tiêu điện áp common mode, giảm tổn hao chuyển mạch, cực tiểu sai số điện áp điều khiển; đặc tuyến điều khiển tuyến tính Giảm tổn hao chuyển mạch, khống chế sai số điện áp điều khiển; độ tuyến tính đặc tuyến điều khiển tăng giảm e% Cũng từ vấn đề nghiên cứu tác giả đề xuất số vấn đề nghiên cứu thực thời gian sau:  Nghiên cứu triển khai giải thuật đề xuất vào thực tế nhằm cải tiến hiệu sử dụng lượng biến tần sản xuất từ tăng cường tiết kiệm lượng, giảm chi phí sản xuất  Tiếp tục nghiên cứu giải thuật triệt tiêu điện áp common mode sử dụng vector biểu diễn (hiện giải việc sử dụng vector)  Nghiên cứu đưa giải pháp phối hợp 1, 2, vector triệt tiêu điện áp common mode 127 DANH MỤC CÁC CÔNG TRÌNH CỦA TÁC GIẢ (SỬ DỤNG TRONG LUẬN ÁN) [1] N.V Nhờ, Q.T.Hải and H.H.Lee, “Carrier Based Single-state PWM Technique In multilevel Inverter”, PEDS Bangkok 2007 Proceedings of the International Conference on Power Electronics and Drive Systems Art No.: 4487800 Page : 828-835, ISBN: 1424406455 [2] N.V.Nho, Q.T.Hai, H.H.Lee, “Carrier based Single-state PWM Technique Of Minimised Vector Error In Multilevel Inverter”, Journal of Power Electronics (SCI-E), Vol.10 No.4, 2010 Page: 357-364 [3] N.V.Nho, Q.T.Hai, H.H.Lee, “Novel Single-State PWM Technique for Common-Mode Voltage Elimination in Multilevel Inverters”, Journal of Power Electronics (SCI-E) ISSN 1598-2092 (SCI-E), Vol.12 No.4, July 2012 128 TÀI LIỆU THAM KHẢO [1] Ahmet M Hava, Russel J Kerkman, Thomas A Lipo, “Simple Analytical and Graphical Tools for Carrier Based PWM Methods”, IEEE Power Electronics Specialist Conference Missouri, Vol2, june 1997 [2] Arnaud Videt, Philippe Le Moigne, et al, “Motor Overvoltage Limitation by Means of a New EMI-Reducing PWM Strategy for Three-Level Inverters”, IEEE transactions on industry applications, vol 45, no 5, september/october 2009 [3] Brendan Peter McGrath, Donald Grahame Holmes, and Thierry Meynard, “Reduced PWM Harmonic Distortion for Multilevel Inverters Operating Over a Wide Modulation Range”, IEEE transactions on power electronics, vol 21, no 4, july 2006 [4] C Attaianese, M Di Monaco, and G Tomasso., “Three-Phase Three-Level Active NPC Converters for High Power Systems”, SPEEDAM 2010 [5] C A dos Santos and F L M Antunes, “Losses Comparison Among CarrierBased PWM Modulation Strategies in Three-Level Neutral-Point-Clamped Inverter”, International Conference on Renewable Energies and Power Quality, Spain April-2011 [6] C.Govindaraju, K.Baskaran, “Optimized Hybrid Phase Disposition PWM Control Method for Multilevel Inverter” , ACEEE International Journal on Electrical and Power Engineering, Vol 1, No 1, Jan 2010 [7] C Rech, J R Pinheiro, “Line Current Harmonics Reduction in Hybrid Multilevel Converters Using Phase-Shifting Transformers”, 35th Annual IEEE Power Electronics Specialists Conference, Germany, 2004 [8] Dae-Woong Chung, Seung Ki Sul, “Minimum-Loss PWM Strategy for 3-Phase PWM Rectifier”, 1997 [9] Dan Floricau, Claudia-Laurenta Popescu, et al, “A Comparison of Efficiency for three-level NPC and Active NPC Voltage Source Converters”, 6th international conference-workshop CPE2009 129 [10] D.G Holmes, T.A.Lipo, “ Modern Pulse Width Modulation Techniques for Power Converter”, IEEE Press, 2003 [11] Di Zhao, G Narayanan and Raja Ayyanar, “Switching Loss Characteristics of Sequences Involving Active State Division in Space Vector Based PWM”, IEEE2004 [12] Hag-Wone Kim, Nguyen Van Nho, Myung-Joong Youn, “Current Control of PM Synchronous Motor in Overmodulation Range”, Annual Conference of the IEEE Industrial Electronics Society, Busan, Korea, 2004 [13] International Electrotechnical Commission, “International standard IEC-600448”, 2002 [14] Jin Li , Jinjun Liu, et al, “Comparative Analysis of Three-Level Diode NeuralPoint-Clamped and Active Neural-Point-Clamped Zero-Current-ransition Inverters”, 8th International Conference on Power Electronics - ECCE Asia, The Shilla Jeju, Korea 2011 [15] J.Rodríguez, J.S.Lai, and F Z Peng, “Multilevel Inverters: A Survey of Topologies, controls, and Applications”, IEEE Transactions on Industrial Electronics, Vol 49, No 4, August 2002 [16] J Rodriguez, S Bernet, P Steimer, et al, “A Survey on Neutral Point Clamped Inverters”, 2009 [17] Jose Rodríguez, Luis Morán, Pablo Correa and Cesar Silva, “A Vector Control Technique for Medium-Voltage Multilevel Inverters”, IEEE Transactions On Industrial Electronics, Vol 49, No 4, August 2002 [18] Keith Corzine, “Operation and Design of Multilevel Inverters”, Developed for the Office of Naval Research, 2003 [19] K Komatsu, M Yatsu, et al, “New IGBT Modules for anced Neutral-PointClamped -Level Power Converters”, International Power Electronics Conference 2010 130 [20] Lars Helle, “Modeling and Comparison of Power Converters for Doubly Fed Induction Generators in Wind Turbines”, Ph.D thesis; Aalborg university institute of energy technology [21] Mehrizi-Sani, S Filizadeh, and P L Wilson, “Harmonic and Loss Analysis of Space-Vector Modulated Converters”, IPST’07, 2007 [22] M G Hosseini Aghdam, S H Fathi, G B Gharehpetian, “A Complete Solution of Harmonics Elimination Problem in a Multi-Level Inverter with Unequal DC Sources”, J Electrical Systems, 2007 [23] M G Hosseini Aghdam, S H Fathi, G B Gharehpetian, “Comparison of OMTHD and OHSW Harmonic Optimization Techniques in Multi-Level Inverter with Non-Equal DC Sources”, International Journal of Electrical Power and Energy Systems Engineering, 2008 [24] M.H Bierhoff, F.W Fuchs,“Semiconductor Losses in Voltage Source and Current Source IGBT Converters Based on Analytical Derivation” [25] Maurizio Cirrincione, Marcello Pucci, et al, “A new direct torque control strategy for the minimization of common-mode emissions” IEEE Trans Ind, 2006 [26] Matt Colosino, Tony Hoevenaars, Kurt LeDoux, “Interpreting IEEE Std 519 and Meeting its Harmonic Limits in VFD Applications”, IEEE, 2003 [27] Muhamad Nazarudin Zainal Abidin, “IEC 61000-3-2 Harmonics Standards Overview”, 2006 [28] Nikolaus P Schibli, Tung Nguyen, and Alfred C Rufer, “A Three-Phase Multilevel converter for High-Power Induction Motors”, IEEE Transactions On Power Electronics, Vol 13, No 5, September 1998 [29] Nguyen Van Nho, Hong-Hee Lee, “Carrier PWM algorithm for Multileg Multilevel Inverter”, Aalborg EPE 2007 [30] Nguyen Van Nho, Hong-Hee Lee, “Analysis of Carrier PWM Method for Common Mode Elimination in Multilevel Inverters”, Aalborg EPE 2007 131 [31] N.V.Nho, H.H Lee, “Optimized Discontinuous PWM Algorithm With Variable Load Power Factor For Multilevel Inverters”, Proceeding of the 37th IEEE Power Electronics Specialist Conference PESC 18-22nd June 2006, Jeju , Korea [32] Nguyen-Van Nho, Myung - Bok Kim, et al, “A Novel Carrier Based PWM Method In Three Phase Four Wire Inverters”, Busan, Korea, 2004 [33] Nguyen Van Nho and Myung Joong Youn, “A Single Carrier Multi-Modulation Method In Multilevel Inverters”, Journal of Power Electronics, Vol 5, No 1, January 2005 [34] N.V Nho and M.J Youn, “Carrier PWM algorithm with optimised switching loss for three-phase four-leg multilevel inverters”, ELECTRONICS LETTERS 6th January 2005 [35] N.V Nho, M.J.Youn, “A Novel Simple Linear Pulse Width Modulation in TwoLevel Voltage Source”, IEEE 2003 [36] N.V Nho and M.-J Youn, “Comprehensive study on space-vector-PWM and carrier-based-PWM correlation in multilevel invectors”, IEE Proc.-Electr Power Appl., Vol 153, No 1, January 2006 [37] Nguyen Van Nho, Hong Hee Lee and Nguyen Huy Khuong, “Sinusoidal Based Step Pulse PWM Method in Cascade Multilevel Inverters”, IEEE 2006 [38] N.V Nhờ, Q.T.Hải and H.H.Lee, “Carrier Based Single-state PWM Technique In multilevel Inverter”, PEDS Bangkok 2007 [39] N.V.Nho, Q.T.Hai, H.H.Lee, “Carrier based Single-state PWM Technique Of Minimised Vector Error In Multilevel Inverter”, 2010 [40] N.V.Nho, Q.T.Hai, H.H.Lee, “Novel Single-State PWM Technique for CommonMode Voltage Elimination in Multilevel Inverters”, Journal of Power Electronics (SCI-E) ISSN 1598-2092 (SCI-E), Vol.12 No.4, July 2012 [41] Osman S Senturk, Lars Helle, et al, “Converter Structure-Based Power Loss and Static Thermal Modeling of The Press-Pack IGBT Three-Level ANPC VSC Applied to Multi-MW Wind Turbines”, IEEE transactions on industry applications, vol 47, no 6, november/december 2011 132 [42] P.C Loh, D.G Holmes, Y Fukuta and T.A Lipo, “Reduced Common Mode Carrier-Based Modulation Strategies for Cascaded Multilevel Inverters”, IEEE 2002 [43] P Sernia and G.R Walker, “Harmonic Quality Of Multilevel Cascade Inverters With Random Carrier Phase Pulse Width Modulation”, AUPEC 2004 [44] R.Seyezhai, B.L.Mathur “Performance Evaluation Of Inverted Sine Pwm Technique For An Asymmetric Cascaded Multilevel Inverter”, Journal of Theoretical and Applied Information Technology [45] S Jeevananthan, R Nandhakumar, P Dananjayan, “Inverted Sine Carrier for Fundamental Fortification in PWM Inverters and FPGA Based Implementations”, Serbian Journal Of Electrical Engineering Vol 4, No 2, November 2007 [46] S Mariethoz, A Rufer, “Resolution and efficiency improvements for three-phase cascade multilevel inverters”, 35th Annual IEEE Power Electronics Specialists Conference, 2004 [47] S Mariethoz, A Rufer, “New configurations for the three-phase symmetrical multilevel inverter”, IEEE 2004 [48] Stephen James Watkins, “Optimal Control of Multilevel Flying-Capacitor Converters”, Thesis degree of Doctor Philosophy 2005 [49] Thomas Brückner, Steffen Bernet, and Peter K Steimer, “Feedforward Loss Control of Three-Level Active NPC Converters”, IEEE transactions on industry applications, vol 43, no 6, november/december 2007 [50] V Anantha Lakshmi, T Brahmananda Reddy, et al, “Direct Torque Control Algorithm for the Reduction of Common Mode Voltage Using Look-up Tables”, International Journal of Recent Trends in Engineering-2009 [51] Yugo Kashihara, Jun-ichi Itoh, “The performance of the multilevel converter topologies for PV inverter”, CIPS 2012, March 2012, Nuremberg Germany [52] Zhong Du, Burak Ozpineci, and Leon M Tolbert, “Modulation Extension Control of Hybrid Cascaded H-bridge Multilevel Converters with 7-level Fundmental Frequency Switching Scheme” 133 [53] Zhong Du, Leon M Tolbert, John N Chiasson, “Harmonic Elimination for Multilevel Converter with Programmed PWM Method”, IAS 2004 [54] Z Minghui, K Komatsu, “Three-phase Advanced Neutral-Point-Clamped IGBT module with Reverse Blocking IGBTs”, IEEE 7th International Power Electronics and Motion Control Conference - ECCE Asia June-2012, Harbin, China 134 ... thuật đề xuất kiểm nghiệm, đánh giá mô hình vật lý thực nghiệm so sánh với giải thuật chuẩn để có kết luận khoa học xác Đề tài xây dựng mô hình thí nghiệm mạch nghịch lưu đa bậc, với công suất 6,6. .. ưu hóa mạch nghịch lưu đa bậc thực tế Xây dựng mô hình nghịch lưu đa bậc tối đa triển khai đến 31 bậc kiểu lai (HyBrid) có khả chuyển sang cấu hình nghịch lưu với số bậc thấp để thực thực nghiệm. .. quan nghịch lưu đa bậc; vấn đề chủ yếu cấu trúc mạch nghịch lưu đa bậc bao gồm nghịch lưu chuẩn nghịch lưu lai  Chương 2, Các giải thuật điều chế nghịch lưu đa bậc; thuật toán điều chế với nghịch