Luận án tiến sĩ Nghiên cứu thiết kế bộ ADC kiểu thanh ghi xấp xỉ liên tiếp công suất thấp sử dụng vật liệu điện tử hữu cơ

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI PHẠM THANH HUYỀN NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG VẬT LIỆU ĐIỆN TỬ HỮU CƠ LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ HÀ NỘI – 2017 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI PHẠM THANH HUYỀN NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG VẬT LIỆU ĐIỆN TỬ HỮU CƠ Chuyên ngành: Kỹ thuật điện tử Mã số: 62520203 LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ NGƯỜI HƯỚNG DẪN KHOA HỌC: TS NGUYỄN VŨ THẮNG TS PHẠM NGUYỄN THANH LOAN HÀ NỘI – 2017 LỜI CAM ĐOAN Tôi xin cam đoan kết trình bày luận án công trình nghiên cứu hướng dẫn cán hướng dẫn Các số liệu, kết trình bày luận án hoàn toàn trung thực chưa công bố công trình trước Tôi xin cam đoan giúp đỡ cho việc thực luận án cảm ơn Các thông tin trích dẫn rõ nguồn gốc theo quy định Hà Nội, ngày tháng năm 2017 Tập thể hướng dẫn TS Nguyễn Vũ Thắng TS Phạm Nguyễn Thanh Loan Tác giả Phạm Thanh Huyền LỜI CẢM ƠN Tôi xin gửi lời cảm ơn sâu sắc tới tập thể hướng dẫn khoa học cho luận án TS Nguyễn Vũ Thắng TS Phạm Nguyễn Thanh Loan, Viện Điện tử – Viễn Thông, Đại học Bách khoa Hà Nội Những định hướng nghiên cứu hỗ trợ đắc lực thầy cô điều kiện quan trọng để hoàn thành luận án Tôi xin gửi tới thành viên nhóm nghiên cứu Vi mạch hữu cơ, đặc biệt TS Đào Thanh Toản, Đại học Giao thông Vận tải; Viện Khoa học Công nghệ tiên tiến Nhật (JAIST); Quỹ Phát triển khoa học công nghệ Quốc gia (NAFOSTED) – đề tài số 103.99-2013.13 Trường ĐH Giao thông Vận tải – đề tài số T2016-ĐĐT-27 lòng biết ơn chân thành trao đổi chuyên môn, hỗ trợ thí nghiệm tài trợ phần kinh phí cho trình nghiên cứu Tôi dành tình cảm trân trọng để gửi tới bạn bè đồng nghiệp Bộ môn Kỹ thuật điện tử, nơi làm việc quan tâm, chia sẻ tạo nhiều điều kiện thuận lợi cho Cuối cùng, đặc biệt gửi lời cảm ơn tới tất thành viên gia đình, người tin tưởng dành cho điều kiện tốt năm qua Sự kiên nhẫn lòng tin người thân yêu động lực để vượt qua giai đoạn khó khăn công việc PHẠM THANH HUYỀN Mục lục Mục lục Danh mục viết tắt iii Danh mục ký hiệu v Danh sách hình vẽ ix Danh sách bảng xiii Giới thiệu luận án Chương Tổng quan chung 1.1 Khảo sát nghiên cứu ADC 1.1.1 Giới thiệu chung ADC 1.1.2 Các thông số ADC 13 1.1.3 Biểu đồ so sánh thông số loại ADC 15 1.2 Các hướng phát triển lĩnh vực điện tử 18 1.2.1 Giới thiệu chung 18 1.2.2 Điện tử hữu 20 1.3 Các nghiên cứu thiết kế mạch tích hợp hữu 22 1.3.1 Các bước thiết kế mạch tích hợp 22 1.3.2 Các nghiên cứu công bố mô hình hóa OTFT 24 1.3.3 Các nghiên cứu công bố ADC hữu 28 1.4 Đề xuất ứng dụng cho mạch SAR ADC hữu 30 1.5 Kết luận chương 33 Chương Xây dựng mô hình cho transistor màng mỏng hữu 34 2.1 Giới thiệu OTFT 34 2.1.1 Cấu trúc OTFT 34 2.1.2 Đặc tính điện OTFT 36 i ii 2.2 Đề xuất cách thức mô hình hóa OTFT 38 2.2.1 Phân tích mối quan hệ thông số mô hình tương đương OTFT 38 2.2.2 Xét ảnh hưởng thông số lên đặc tuyến OTFT 39 2.2.3 Cách thức mô hình hóa cho OTFT 42 2.3 Mô hình hóa cho p-OTFT pentacene n-OTFT fullerene đế SOI 43 2.3.1 Chế tạo OTFT đế SOI 43 2.3.2 Kết mô hình hóa 45 2.4 Thiết kế mô số vi mạch hữu kiểu bù 49 2.5 Kết luận chương 52 Chương Nghiên cứu thiết kế mạch SAR ADC hữu 53 3.1 Giới thiệu chung 53 3.1.1 Mục tiêu thiết kế 53 3.1.2 Sơ đồ khối 54 3.2 Thiết kế mô khối 59 3.2.1 Khối boostrap 59 3.2.2 Khối mạch so sánh 61 3.2.3 Mạch D flip-flop 65 3.2.4 Khối SAR logic 67 3.2.5 Khối DAC 68 3.2.6 Khối ghi đầu 70 3.3 Kết mô mạch SAR ADC thảo luận 70 3.4 Đánh giá ảnh hưởng tham số đầu vào mạch 72 3.4.1 Đặt vấn đề 72 3.4.2 Ảnh hưởng nguồn điện áp cung cấp 73 3.4.3 Ảnh hưởng tần số lấy mẫu 74 3.4.4 Ảnh hưởng tần số tín hiệu vào 76 3.5 Kết luận chương 78 Chương Đề xuất giải pháp giảm thiểu công suất cho SAR ADC hữu 79 4.1 Các giải pháp giảm công suất cho mạch SAR ADC 79 iii 4.2 Đề xuất cấu trúc cho mạch D-FF 81 4.2.1 Sơ đồ mạch số loại DEDFF 82 4.2.2 So sánh kết mô DEDFF 84 4.2.3 Kết mô SAR ADC sử dụng H-DEDFF 88 4.3 Đề xuất sử dụng OTFT điện áp làm việc thấp 89 4.3.1 Chế tạo p-OTFT với lớp điện môi cực cửa PVC đế dẻo 90 4.3.2 Kết mô hình hóa 91 4.4 Kết luận chương 93 Kết luận luận án 94 Tài liệu tham khảo 98 Phụ lục 1: Thiết lập hệ đo đặc tính điện OTFT 111 Phụ lục 2: Thư viện khai báo cho p- n-OTFT sử dụng vật liệu điện tử hữu pentacene fullerene đế SOI 116 Phụ lục 3: Thư viện khai báo cho p-OTFT với bán dẫn hữu pentacene điện môi cực cửa PVC đế dẻo 119 Danh mục viết tắt Viết tắt ADC hay A/D C-DAC CMOS DAC hay D/A D-FF Nghĩa tiếng Anh Nghĩa tiếng Việt Analog-to-Digital Converter Capacitive DAC Bộ chuyển đổi tương tự sang số DAC kiểu điện dung Complementary Metal Oxide Semiconductor Digital-to-Analog Converter Công nghệ CMOS Bộ chuyển đổi số sang tương tự Delay flip-flop Flip-flop loại trễ Double-edge triggered D D-FF điều khiển hai flip-flop sườn xung nhịp ECG Electrocardiogram Tín hiệu điện tim EEG Electroencephalogram Tín hiệu điện não EMG Electromyogram Tín hiệu điện EOG Electrooculogram Tín hiệu điện mắt FFT Fast-Fourier-Transform Phép biến đổi Fourier nhanh DEDFF FPGA Field-programmable Gate Array Mảng logic lập trình H-DEDFF Hybrid DEDFF DEDFF dạng lai IC Integrated Circuit Mạch tích hợp IEEE Institute of Electrical and Electronics Engineers Hiệp hội kỹ sư điện điện tử LSB Least Significant Bit Bit có trọng số nhỏ MSB Most Significant Bit Bit có trọng số lớn MOS Metal Oxide Semiconductor iv Công nghệ chế tạo transistor kiểu kim loại-oxit-bán dẫn v Viết tắt Nghĩa tiếng Anh Nghĩa tiếng Việt MUX Multiplexer Bộ ghép kênh n-OTFT N-channel or N-type OTFT OTFT kênh N hay loại N Organic Field-Effect Transistor hiệu ứng trường Transistor hữu OLED Organic Light Emitting Diode Diode phát quang hữu OPDK Organic Process Design Kit Công cụ thiết kế mạch hữu OPV Organic PhotoVoltaics Pin mặt trời hữu OSC Organic Semiconductor Chất bán dẫn hữu OTFT Organic Thin-Film Transistor Transistor màng mỏng hữu p-OTFT P-channel or P-type OTFT OTFT kênh P hay loại P PVC Poly(Vinyl Cinnamate) Polyme PVC Radio Frequency Nhận dạng sóng vô Identification tuyến rms root mean square giá trị trung bình bình phương rss root sum square giá trị tổng bình phương Successive Approximation ADC ghi xấp xỉ liên Register ADC tiếp SAR Time Interleaved SAR ghép thời gian Single-edge triggered D D-FF điều khiển flip-flop sườn xung nhịp SOI Silicon On Insulator Wafer loại Si đế cách điện TG Transmission Gate Cổng truyền dẫn tín hiệu VLSI Very Large Scale Integration Mạch tích hợp cỡ lớn OFET RFID SAR ADC SAR TI SEDFF Danh mục ký hiệu Ký hiệu α Nghĩa tiếng Anh Nghĩa tiếng Việt Saturation modulation Tham số điều chế bão hòa parameter clk Clock pluse δ Transition width parameter def Dark Fermi level position EM U Xung nhịp đồng hồ Tham số độ rộng vùng chuyển tiếp Vị trí mức fecmi tối Field effect mobility activation Năng lượng kích thích độ linh energy động hiệu ứng trường Effective Number Of Bit Số bit hiệu dụng Relative dielectric constant of Hằng số điện môi tương đối the substrate chất Relative dielectric constant of Hằng số điện môi chất the gate insulator cách điện cực cửa fc Cut-off frequency Tần số cắt fin Input frequency Tần số tín hiệu đầu vào fS Sampling frequency Tần số lấy mẫu F oM Figure of Merit γ Power law mobility parameter EN OB EP S EP Si Hệ số lượng cho bước chuyển đổi Tham số độ linh động luật lũy thừa Minimum density of deep Mật độ nhỏ trạng states thái Ids Drain-Source current Dòng điện cực máng-nguồn Ilk Leakage current Dòng điện rò GM IN vi 107 [91] Sekitani, T and T Someya (2012a) Ambient electronics Japanese Journal of Applied Physics 51 (10R), 100001 [92] Sekitani, T and T Someya (2012b, 3) Stretchable organic integrated circuits for large-area electronic skin surfaces MRS Bulletin 37, 236–245 [93] Sekitani, T., M Takamiya, Y Noguchi, S Nakano, Y Kato, T Sakurai, and T Someya (2007) A large-area wireless power-transmission sheet using printed organic transistors and plastic mems switches Nature materials (6), 413–417 [94] Sharpeshkar, R (2010) Ultra low power bioelectronics: Fundamentals, biomedical applications, and bio-inspired system [95] Sirringhaus, H (2005) Device physics of solution-processed organic fieldeffect transistors Advanced Materials 17 (20), 2411–2425 [96] Sirringhaus, H (2014) 25th anniversary article: Organic field-effect transistors: The path beyond amorphous silicon Advanced materials 26 (9), 1319– 1335 [97] Smaal, W., C Kjellander, Y Jeong, A Tripathi, B van der Putten, A Facchetti, H Yan, J Quinn, J Anthony, K Myny, et al (2012) Complementary integrated circuits on plastic foil using inkjet printed n-and p-type organic semiconductors: Fabrication, characterization, and circuit analysis Organic Electronics 13 (9), 1686–1692 [98] Someya, T., Y Kato, S Iba, Y Noguchi, T Sekitani, H Kawaguchi, and T Sakurai (2005) Integration of organic fets with organic photodiodes for a large area, flexible, and lightweight sheet image scanners IEEE transactions on electron devices 52 (11), 2502–2511 [99] Someya, T., Y Kato, T Sekitani, S Iba, Y Noguchi, Y Murase, H Kawaguchi, and T Sakurai (2005) Conformable, flexible, large-area networks of pressure and thermal sensors with organic transistor active matrixes Proceedings of the National Academy of Sciences of the United States of America 102 (35), 12321–12325 [100] Strukov, D B., G S Snider, D R Stewart, and R S Williams (2008) The missing memristor found nature 453 (7191), 80–83 [101] Synopsys (2012) Hspice - reference manual: Mosfet models Technical report, Synopsys [102] Sze, S M and K K Ng (2007) Physics of semiconductor devices John wiley & sons 108 [103] Takeda, Y., K Hayasaka, R Shiwaku, K Yokosawa, T Shiba, M Mamada, D Kumaki, K Fukuda, and S Tokito (2016) Fabrication of ultra-thin printed organic tft cmos logic circuits optimized for low-voltage wearable sensor applications Scientific reports [104] Takeda, Y., Y Yoshimura, F A E B Adib, D Kumaki, K Fukuda, and S Tokito (2015) Flip-flop logic circuit based on fully solution-processed organic thin film transistor devices with reduced variations in electrical performance Japanese Journal of Applied Physics 54 (4S), 04DK03 [105] Tejada, J A J., J A L Villanueva, P L Varo, K M Awawdeh, and M J Deen (2014) Compact modeling and contact effects in thin film transistors IEEE Transactions on Electron Devices 61 (2), 266–277 [106] Torricelli, F., M Ghittorelli, L Colalongo, and Z.-M Kovacs-Vajna (2014) Single-transistor method for the extraction of the contact and channel resistances in organic field-effect transistors Applied Physics Letters 104 (9), 093303 [107] Torricelli, F., M Ghittorelli, M Rapisarda, A Valletta, L Mariucci, S Jacob, R Coppard, E Cantatore, Z M Kovács-Vajna, and L Colalongo (2015) Unified drain-current model of complementary p-and n-type otfts Organic Electronics 22, 5–11 [108] Torricelli, F., K O’Neill, G H Gelinck, K Myny, J Genoe, and E Cantatore (2012) Charge transport in organic transistors accounting for a wide distribution of carrier energies—part ii: Tft modeling IEEE Transactions on Electron Devices 59 (5), 1520–1528 [109] Tseng, H.-Y and V Subramanian (2011) All inkjet-printed, fully selfaligned transistors for low-cost circuit applications Organic Electronics 12 (2), 249–256 [110] Tsumura, A., H Koezuka, and T Ando (1986) Macromolecular electronic device: Field-effect transistor with a polythiophene thin film Applied Physics Letters 49 (18), 1210–1212 [111] Tu, D., K Takimiya, U Zschieschang, H Klauk, and R Forchheimer (2015) Modeling of drain current mismatch in organic thin-film transistors Journal of Display Technology 11 (6), 559–563 [112] Vaidya, V., J Kim, J N Haddock, B Kippelen, and D Wilson (2009) Spice optimization of organic fet models using charge transport elements Electron Devices, IEEE Transactions on 56 (1), 38–42 109 [113] Van de Plassche, R (2003) CMOS integrated analog-to-digital and digitalto-analog converters Springer Science + Business Media, New York [114] Vissenberg, M and M Matters (1998) Theory of the field-effect mobility in amorphous organic transistors Physical Review B 57 (20), 12964 [115] Walden, R H (1999) Analog-to-digital converter survey and analysis Selected Areas in Communications, IEEE Journal on 17 (4), 539–550 [116] WE-Heraeus (2015) Flexible, stretchable and printable high performance electronics [117] W¨obkenberg, P H., D D Bradley, D Kronholm, J C Hummelen, D M de Leeuw, M C¨olle, and T D Anthopoulos (2008) High mobility n-channel organic field-effect transistors based on soluble c 60 and c 70 fullerene derivatives Synthetic Metals 158 (11), 468–472 [118] Xiong, W., U Zschieschang, H Klauk, and B Murmann (2010) A 3v 6b successive-approximation adc using complementary organic thin-film transistors on glass In IEEE International Solid-State Circuits Conference, pp 134–135 IEEE [119] Yaghmazadeh, O., Y Bonnassieux, A Saboundji, B Geffroy, D Tondelier, and G Horowitz (2009) A spice-like dc model for organic thin-film transistors J Korean Phys Soc 54 (925), 523–526 [120] Yamashita, Y (2009) Organic semiconductors for organic field-effect transistors Science and Technology of Advanced Materials 10 (2), 024313 [121] Yan, H., Z Chen, Y Zheng, C Newman, J R Quinn, F D¨otz, M Kastler, and A Facchetti (2009) A high-mobility electron-transporting polymer for printed transistors Nature 457 (7230), 679–686 [122] Yingping, C., S Liwei, J Zhuoyu, W Hong, H Maixing, L Xin, and L Ming (2011) Analytical model for the dispersion of sub-threshold current in organic thin-film transistors Journal of Semiconductors 32 (11), 114004 [123] Yoshioka, M., K Ishikawa, T Takayama, and S Tsukamoto (2010) A 10-b 50-ms/s 820-w sar adc with on-chip digital calibration IEEE Transactions on Biomedical Circuits and Systems (6), 410–416 [124] Zaki, T (2015) Short-channel organic thin-film transistors: fabrication, characterization, modeling and circuit demonstration Springer [125] Zaki, T., F Ante, U Zschieschang, J Butschke, F Letzkus, H Richter, H Klauk, and J N Burghartz (2012) A 3.3 v 6-bit 100 ks/s current-steering 110 digital-to-analog converter using organic p-type thin-film transistors on glass Solid-State Circuits, IEEE Journal of 47 (1), 292–300 [126] Zhang, W (2014) The organic process design http://opdk.umn.edu/ University of Minnesota VLSI Group kit (opdk) [127] Zhang, X., T Ge, and J S Chang (2015) Fully-additive printed electronics: Transistor model, process variation and fundamental circuit designs Organic Electronics 26, 371 – 379 [128] Zhang, X.-H., S P Tiwari, S.-J Kim, and B Kippelen (2009) Low-voltage pentacene organic field-effect transistors with high-κ hfo gate dielectrics and high stability under bias stress Applied Physics Letters 95 (22), 312 [129] Zschieschang, U., F Ante, T Yamamoto, K Takimiya, H Kuwabara, M Ikeda, T Sekitani, T Someya, K Kern, and H Klauk (2010) Flexible low-voltage organic transistors and circuits based on a high-mobility organic semiconductor with good air stability Advanced Materials 22 (9), 982–985 Phụ lục 1: Thiết lập hệ đo đặc tính điện OTFT Hệ đo Keithley 4200 (Hệ thống đặc tuyến hóa bán dẫn – Semiconductor Characteristic System, gọi tắt SCS 4200) Hoa Kỳ sử dụng để xác định thông số dãy OTFT sau chế tạo Hệ đo đáp ứng đươc tiêu chuẩn đo lường linh kiện điện tử vi mạch bán dẫn Sơ đồ thiết lập hệ đo dòng biểu diễn hình với phận hệ đo SCS 4200, tiền khuếch đại linh kiện cần đo dãy OTFT Ngoài có thiết bị phụ trợ cần thiết bao gồm: nguồn dòng, nguồn áp, ampe mét, vôn mét, máy sóng máy tính điều khiển tích hợp khối SCS 4200 kết nối với thiết bị ngoại vi thông qua cáp theo chuẩn IEEE 488 s hay gọi GPIB (General Purpose Interface Bus) Để tránh nhiễu linh kiện OTFT sau sản xuất đưa vào hộp đo, trình đo, hộp đo đóng kín để giảm thiểu ảnh hưởng nhiễu điện từ Bộ tiền khuếch đại nối với hộp đo thông qua cáp đồng trục SCS 4200 IEEE488 Tiền khuếch đại Cáp đồng trục DUTs Hình 1: Sơ đồ khối thiết lập hệ đo cho linh kiện OTFT @103.99-2013.13 @103.99-2013.13 @103.99-2013.13 Mô tả chi tiết thiết bị thực tế sử dụng phòng thí nghiệm thể hình SCS 4200 có hai chế độ hoạt động chế độ quét chế độ xung Để đo đặc tính điện cần cài đặt chế độ quét với ứng dụng xác định đặc tuyến truyền đạt, họ đặc tuyến quan hệ dòng-áp 111 SCS 4200 Glovebox (khí nitơ) Probe station (tránh nhiễu điện từ) Dãy OTFT cần đo IEEE488 Tiền khuếch đại Cáp đồng trục DUTs 112 nói chung @103.99-2013.13 SCS 4200 @103.99-2013.13 @103.99-2013.13 Glovebox (khí nitơ) Probe station (tránh nhiễu điện từ) Dãy OTFT cần đo Hình 2: Bộ thiết bị sử dụng trình đo đặc tuyến cho OTFT Dưới ví dụ bảng liệu điển hình nhận từ trình đo mô tả cho dãy p-OTFT pentacene với bán dẫn cực cửa PVC * Bảng thiết lập thông số cho hệ đo cần xác định đặc tuyến Settings truyền đạt Test Name Mode Speed Sweep Delay Hold Time Site Coordinate Last Executed KTEI Version Execution Time Interlock Device Terminal Instrument Name Forcing Function Master/Slave Start/Level Stop Step Number of Points Compliance Measure I Measure V Range I Range V Dual Sweep Mode Pulse Mode Over Voltage Setting transfer#1@1 Sweeping Normal 0 0,0 12/26/2014 21:21:12 V8.2 00:00:00:04 High Voltage Enabled Source GNDU N/A Common N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A Formulas CURRENT = ABS(DRAINI) ROOT_CURRENT = CURRENT^0.5 GATECURRENT = ABS(GATEI) Drain SMU1 DrainV Voltage Bias N/A -2 N/A N/A 1e-005 Measured Programmed Best Fixed Best Fixed N/A Disabled OFF Gate SMU2 GateV Voltage Sweep Master 0.3 -3 -0.1 68 1.1e-006 Measured Programmed 10uA Best Fixed Enabled Disabled OFF 113 * Dữ liệu đo đường đặc tuyến truyền đạt GateV 300.0000E-3 200.0000E-3 100.0000E-3 000.0000E+0 -100.0000E-3 -200.0000E-3 -300.0000E-3 -400.0000E-3 -500.0000E-3 -600.0000E-3 -700.0000E-3 -800.0000E-3 -900.0000E-3 -1.0000E+0 -1.1000E+0 -1.2000E+0 -1.3000E+0 -1.4000E+0 -1.5000E+0 -1.6000E+0 -1.7000E+0 -1.8000E+0 -1.9000E+0 -2.0000E+0 -2.1000E+0 -2.2000E+0 -2.3000E+0 -2.4000E+0 -2.5000E+0 -2.6000E+0 -2.7000E+0 -2.8000E+0 Data Drain current ROOT_CURRENT 488.0983E-12 22.0929E-6 158.6204E-12 12.5945E-6 218.4277E-12 14.7793E-6 276.7145E-12 16.6347E-6 293.9471E-12 17.1449E-6 359.3297E-12 18.9560E-6 316.2481E-12 17.7834E-6 310.6729E-12 17.6259E-6 144.9778E-12 12.0407E-6 1.1591E-9 34.0458E-6 3.1453E-9 56.0831E-6 6.7782E-9 82.3295E-6 12.4433E-9 111.5496E-6 21.9172E-9 148.0445E-6 37.2260E-9 192.9403E-6 59.9246E-9 244.7950E-6 90.3430E-9 300.5711E-6 131.8728E-9 363.1429E-6 186.8894E-9 432.3070E-6 256.7961E-9 506.7505E-6 343.9168E-9 586.4442E-6 450.2892E-9 671.0359E-6 577.8540E-9 760.1671E-6 729.1377E-9 853.8956E-6 907.1193E-9 952.4281E-6 1.1084E-6 1.0528E-3 1.3374E-6 1.1565E-3 1.5965E-6 1.2635E-3 1.8844E-6 1.3727E-3 2.2024E-6 1.4841E-3 2.5503E-6 1.5970E-3 2.9277E-6 1.7111E-3 114 -2.9000E+0 -3.0000E+0 -3.0000E+0 -2.9000E+0 -2.8000E+0 -2.7000E+0 -2.6000E+0 -2.5000E+0 -2.4000E+0 -2.3000E+0 -2.2000E+0 -2.1000E+0 -2.0000E+0 -1.9000E+0 -1.8000E+0 -1.7000E+0 -1.6000E+0 -1.5000E+0 -1.4000E+0 -1.3000E+0 -1.2000E+0 -1.1000E+0 -1.0000E+0 -900.0000E-3 -800.0000E-3 -700.0000E-3 -600.0000E-3 -500.0000E-3 -400.0000E-3 -300.0000E-3 -200.0000E-3 -100.0000E-3 000.0000E+0 100.0000E-3 200.0000E-3 300.0000E-3 3.3348E-6 3.7680E-6 3.7810E-6 3.3525E-6 2.9398E-6 2.5579E-6 2.2073E-6 1.8879E-6 1.5987E-6 1.3383E-6 1.1077E-6 904.7144E-9 729.6896E-9 577.9852E-9 450.1539E-9 343.7906E-9 256.9269E-9 187.4585E-9 132.9660E-9 91.3637E-9 60.2089E-9 39.0393E-9 24.5627E-9 14.5101E-9 8.5561E-9 5.3662E-9 3.8473E-9 3.1752E-9 2.8296E-9 2.7019E-9 2.4692E-9 2.2604E-9 1.9680E-9 2.0805E-9 2.0258E-9 1.9057E-9 Data 1.8261E-3 1.9411E-3 1.9445E-3 1.8310E-3 1.7146E-3 1.5994E-3 1.4857E-3 1.3740E-3 1.2644E-3 1.1568E-3 1.0525E-3 951.1648E-6 854.2187E-6 760.2534E-6 670.9351E-6 586.3366E-6 506.8795E-6 432.9648E-6 364.6450E-6 302.2643E-6 245.3751E-6 197.5837E-6 156.7250E-6 120.4578E-6 92.4989E-6 73.2542E-6 62.0262E-6 56.3491E-6 53.1937E-6 51.9794E-6 49.6913E-6 47.5439E-6 44.3621E-6 45.6125E-6 45.0085E-6 43.6538E-6 Page 115 * Bảng thông số cài đặt cho hệ đo cần xác định họ đặc Settings tuyến đầu Test Name Mode Speed Sweep Delay Hold Time Site Coordinate Last Executed KTEI Version Execution Time Interlock Device Terminal Instrument Name Forcing Function Master/Slave Start/Level Stop Step Number of Points Compliance Measure I Measure V Range I Range V Dual Sweep Mode Pulse Mode Over Voltage Setting output#1@1 Sweeping Normal 0 0,0 12/26/2014 21:21:46 V8.2 00:00:00:22 High Voltage Enabled Source GNDU N/A Common N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A Drain SMU1 DrainV Voltage Sweep Master 0.2 -2 -0.2 12 0.01 Measured Programmed Auto Best Fixed Disabled Disabled OFF Page Gate SMU2 GateV Voltage Step Master 0.5 -4 -0.5 10 0.01 No Programmed Limited Auto=10nA Best Fixed N/A N/A OFF 116 * Dữ liệu đo họ đường đặc tuyến đầu DrainV(1) DrainI(1) DrainV(2) DrainI(2) DrainV(3) DrainI(3) 200.0000E-3 966.2073E-12 200.0000E-3 -5.0976E-9 200.0000E-3 -41.3778E-9 000.0000E+0 -282.4506E-12 000.0000E+0 1.0188E-9 000.0000E+0 -6.8319E-9 -200.0000E-3 590.2938E-12 -200.0000E-3 1.1002E-9 -200.0000E-3 -3.7416E-9 -400.0000E-3 2.0794E-9 -400.0000E-3 -739.5452E-12 -400.0000E-3 -84.1167E-12 -600.0000E-3 169.9926E-12 -600.0000E-3 1.0325E-9 -600.0000E-3 341.2664E-12 -800.0000E-3 199.3430E-12 -800.0000E-3 1.3535E-9 -800.0000E-3 -1.1645E-9 -1.0000E+0 128.7376E-12 -1.0000E+0 -329.0268E-12 -1.0000E+0 1.4070E-9 -1.2000E+0 -84.5908E-12 -1.2000E+0 1.7888E-9 -1.2000E+0 766.5725E-12 -1.4000E+0 1.8369E-9 -1.4000E+0 1.3429E-9 -1.4000E+0 -736.4030E-12 -1.6000E+0 1.6950E-9 -1.6000E+0 -216.4129E-12 -1.6000E+0 1.6220E-9 -1.8000E+0 24.0222E-12 -1.8000E+0 1.8930E-9 -1.8000E+0 978.6248E-12 -2.0000E+0 1.9564E-9 -2.0000E+0 1.2866E-9 -2.0000E+0 -615.4267E-12 DrainV(4) DrainI(4) DrainV(5) DrainI(5) DrainV(6) DrainI(6) 200.0000E-3 30.8991E-9 200.0000E-3 123.1032E-9 200.0000E-3 548.1731E-9 000.0000E+0 -9.2719E-9 000.0000E+0 -4.4575E-9 000.0000E+0 1.2600E-9 -200.0000E-3 -16.6891E-9 -200.0000E-3 -93.6453E-9 -200.0000E-3 -274.1415E-9 -400.0000E-3 -22.2823E-9 -400.0000E-3 -143.2325E-9 -400.0000E-3 -456.2762E-9 -600.0000E-3 -20.5655E-9 -600.0000E-3 -166.4009E-9 -600.0000E-3 -595.4790E-9 -800.0000E-3 -20.1039E-9 -800.0000E-3 -174.0183E-9 -800.0000E-3 -655.0026E-9 -1.0000E+0 -20.2475E-9 -1.0000E+0 -176.4729E-9 -1.0000E+0 -697.4259E-9 -1.2000E+0 -19.8969E-9 -1.2000E+0 -177.0856E-9 -1.2000E+0 -716.1846E-9 -1.4000E+0 -20.0741E-9 -1.4000E+0 -177.3732E-9 -1.4000E+0 -718.0228E-9 -1.6000E+0 -19.7796E-9 -1.6000E+0 -177.2741E-9 -1.6000E+0 -717.5458E-9 -1.8000E+0 -19.9571E-9 -1.8000E+0 -177.3559E-9 -1.8000E+0 -716.9731E-9 -2.0000E+0 -19.7542E-9 -2.0000E+0 -177.2112E-9 -2.0000E+0 -716.5636E-9 DrainV(7) DrainI(7) DrainV(8) DrainI(8) DrainV(9) DrainI(9) 200.0000E-3 672.3862E-9 200.0000E-3 1.0245E-6 200.0000E-3 1.5526E-6 000.0000E+0 3.6106E-9 000.0000E+0 13.4780E-9 000.0000E+0 83.1530E-9 -200.0000E-3 -534.4890E-9 -200.0000E-3 -842.9980E-9 -200.0000E-3 -1.1506E-6 -400.0000E-3 -951.2054E-9 -400.0000E-3 -1.5608E-6 -400.0000E-3 -2.2482E-6 -600.0000E-3 -1.3127E-6 -600.0000E-3 -2.1964E-6 -600.0000E-3 -3.1662E-6 -800.0000E-3 -1.5421E-6 -800.0000E-3 -2.6718E-6 -800.0000E-3 -3.9358E-6 -1.0000E+0 -1.6845E-6 -1.0000E+0 -3.0299E-6 -1.0000E+0 -4.5714E-6 -1.2000E+0 -1.7618E-6 -1.2000E+0 -3.2867E-6 -1.2000E+0 -5.0395E-6 -1.4000E+0 -1.8097E-6 -1.4000E+0 -3.4602E-6 -1.4000E+0 -5.4728E-6 -1.6000E+0 -1.8435E-6 -1.6000E+0 -3.5688E-6 -1.6000E+0 -5.7818E-6 -1.8000E+0 -1.8510E-6 -1.8000E+0 -3.6478E-6 -1.8000E+0 -6.0009E-6 -2.0000E+0 -1.8519E-6 -2.0000E+0 -3.6982E-6 -2.0000E+0 -6.1493E-6 DrainV(10) DrainI(10) 200.0000E-3 2.9389E-6 000.0000E+0 668.1349E-9 -200.0000E-3 -1.1893E-6 -400.0000E-3 -2.7403E-6 -600.0000E-3 -4.0666E-6 -800.0000E-3 -5.1890E-6 -1.0000E+0 -6.1853E-6 -1.2000E+0 -7.0143E-6 -1.4000E+0 -7.7033E-6 -1.6000E+0 -8.2669E-6 -1.8000E+0 -8.7144E-6 -2.0000E+0 -9.0601E-6 Phụ lục 2: Thư viện khai báo cho pvà n-OTFT sử dụng vật liệu điện tử hữu pentacene fullerene đế SOI *simulator lang = spice MODEL P_Pentacene PMOS( LEVEL=61 **removing temperature dependence** +tnom=27 +kvt = +kasat = **process*** +VTO=-1.62 zero-bias threshold +TOX=50e-9 dielectric thickness +cgso = 2.5e-8 cgdo = 2.5e-8 **physics**** +EPS=3.89 channel dielectric constant +EPSI=3.9 insulator dielectric constant +MUBAND=2.5e-5 band mobility in m2/VS **—leakage—**** +sigma0=1.5e-10 minimum leakage e-9 +IOL=1.4e-10 zero-bias leakage *===working===== +lambda=0.001 output conductance +vaa=4.45 characteristic voltage for field effect mobility +GAMMA=5 power law mobility parameter +def0=0.6 dark fermi level 117 118 +rd=0 rs=0 drain/source resistance +alphasat=0.2 satuation modulation parameter +delta=0.015625 transition width parameter *===================== +VFB=1.2 flatband voltage +VGSL=-6.046875 VGS leakage dependency *===additional========= +VDSL=7 +VMIN=0.001 +M=3.5 *************************************************** *simulator lang = spice MODEL N_Fullerene NMOS( LEVEL=61 **removing temperature dependence** +tnom=27 +kvt = +kasat = **process*** +VTO=2.0 zero-bias threshold +TOX=50e-9 dielectric thickness +cgso = 2.5e-8 cgdo = 2.5e-8 **physics**** +EPS=3.89 channel dielectric constant +EPSI=3.9 insulator dielectric constant +MUBAND=4E-5 band mobility in m2/VS **—leakage—**** +sigma0=1e-10 minimum leakage +IOL=1.4e-10 zero-bias leakage *===working===== +lambda=0.001 output conductance +vaa=20 characteristic voltage for field effect mobility 119 +GAMMA=0.02 power law mobility parameter +def0=0.6 dark fermi level +rd=0 rs=0 drain/source resistance +alphasat=0.73 satuation modulation parameter +delta=0.051625 transition width parameter *===================== +VFB=0 flatband voltage +VGSL=6 VGS leakage dependency *===additional========= +VDSL=7 +VMIN=0.001 +M=4 Phụ lục 2: Thư viện khai báo cho pOTFT với bán dẫn hữu pentacene điện môi cực cửa PVC đế dẻo *simulator lang = spice MODEL P_Pentacene PMOS( LEVEL=61 **removing temperature dependence** +tnom=27 +kvt = +kasat = +GMIN=1e+23 **process*** +VTO=-1.2332 zero-bias threshold +TOX=3.8e-9 dielectric thickness +cgso = +cgdo = +rd=0 +rs=0 drain / source resistance **physics**** +EPS=3.89 channel dielectric constant +EPSI=3.4 insulator dielectric constant +MUBAND=3.75e-5 band mobility in m2/VS **—leakage—**** +sigma0=1e-11 minimum leakage e-9 +IOL=2e-11 zero-bias leakage 120 121 *===working===== +lambda=0.00001 output conductance +vaa=13.65 characteristic voltage for field effect mobility +GAMMA=2.3 power law mobility parameter +def0=1.15 dark fermi level +alphasat=0.34 satuation modulation parameter +delta=8 transition width parameter *===================== +VFB=0.01 flatband voltage +VGSL=-5 VGS leakage dependency *===additional========= +VDSL=1.4 +VMIN=0.1 +M=1.4 ...BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI PHẠM THANH HUYỀN NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG VẬT LIỆU ĐIỆN TỬ HỮU CƠ Chuyên... lượng nghiên cứu SAR ADC tăng với tốc độ nhanh vượt trội so với nghiên cứu ADC khác Điều thể mức độ hấp dẫn SAR ADC nhà nghiên cứu Đối với nghiên cứu mạch điện tử hữu cơ, hầu hết phòng thí nghiệm... tiêu luận án nghiên cứu thiết kế vi mạch SAR ADC hữu công suất thấp từ transistor màng mỏng hữu mô hình hóa dựa liệu đo đặc tính điện sau chế tạo thực tế Nhiệm vụ luận án Xu hướng phát triển điện