tài liệu tra cứu PIC

bit 7 EEPGD: Bit lựa chọn bộ nhớ dữ liệu EEPROM hay bộ nhớ chương trình Flash 1 = Truy cập bộ nhớ chương trình Flash 0 = Truy cập bộ nhớ dữ liệu EEPROM bit 6 CFGS: Bit lựa chọn cấu hình

Trang 1

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Trang 2

Mục lục

Mục lục 2

1 PHẦN CỨNG CỦA PIC 18F4520 4

1.1 Sơ đồ chân 4

1.2 Tổ chức bộ nhớ 5

1.3 Các thanh ghi của EEPROM 7

1.4 Các thanh ghi của bộ phát xung 9

1.5 Các thanh ghi của hoạt động Reset 12

1.6 Hoạt động vào/ra 14

1.7 Lệnh điều khiển vào/ra theo byte hoặc theo bit 15

2 NGÔN NGỮ LẬP TRÌNH VÀ TRÌNH DỊCH 16

2.1 Khung một chương trình viết cho vi điều khiển 16

2.1.1 Hằng số 16

2.1.2 Biến 17

2.1.3 Lưu trữ các đối tượng trong bộ nhớ 17

2.1.4 Con trỏ 18

2.1.5 Các định danh phần cứng 18

2.1.6 Viết các lệnh hợp ngữ trong chương trình 18

2.2 Các hàm 19

2.2.1 Xây dựng hàm 19

2.2.2 Hàm trong thư viện của trình dịch 20

2.3 Các lệnh xử lý bit 21

3 HOẠT ĐỘNG NGẮT 23

3.1 Tổ chức ngắt của PIC 18F4520 23

3.2 Các thanh ghi liên quan 23

3.2.1 Thanh ghi RCON 24

3.2.2 Các thanh ghi điều khiển ngắt INTCON 24

3.2.3 Thanh ghi yêu cầu ngắt PIR 26

3.2.4 Thanh ghi cho phép ngắt ngoại vi PIE 28

3.2.5 Thanh ghi ưu tiên ngắt IPR 29

3.3 Khung chương trình sử dụng ngắt 31

4 HOẠT ĐỘNG ĐỊNH THỜI 35

4.1 Timer 0 35

4.1.1 Các thanh ghi của Timer0 35

4.1.2 Chế độ hoạt động của Timer0 36

4.1.3 Ngắt Timer0 37

4.2 Timer1 37

4.3 Timer2 40

Trang 3

4.4 Timer3 41

5 ĐIỀU CHẾ ĐỘ RỘNG XUNG – PWM 44

5.1 Sơ đồ khối bộ PWM 44

5.3 Sử dụng các bộ PWM 45

Thiết lập chu kỳ 45

Thiết lập độ rộng xung dương 45

5.4 Các hàm trong thư viện pwm.h 46

6 BỘ CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC) 47

6.1 Sơ đồ khối ADC trên PIC18F4520 47

6.4 Các bước lập trình chuyển đổi A/D 50

6.5 Các hàm trong thư viện adc.h 51

7 TRUYỀN THÔNG NỐI TIẾP QUA USART 56

7.2 Tốc độ baud 59

7.3 Chế độ không đồng bộ 61

7.5 Một số hàm thông dụng trong thư viện usart.h 64

Phụ lục 1 Màn hình tinh thể lỏng –LCD 67

Trang 4

1 PHẦN CỨNG CỦA PIC 18F4520 1.1 Sơ đồ chân

Trang 5

1.2 Tổ chức bộ nhớ

Sơ đồ tổ chức bộ nhớ chương trình và ngăn xếp

Trang 6

Sơ đồ tổ chức bộ nhớ dữ liệu RAM

Trang 7

Phân bổ địa chỉ của các thanh ghi chức năng đặc biệt SFR

1.3 Các thanh ghi của EEPROM

- Thanh ghi điều khiển EEPROM 1 : EECON1

Ghi chú: S = Bit chỉ được thiết lập (không xóa được bằng phần mềm)

R = Cho phép đọc W = Cho phép ghi U = Không sử dụng, đọc bằng ‘0’

-n = Reset - POR ‘1’ = Được thiết lập ‘0’ = Được xóa -x = Reset không xác định

Trang 8

bit 7 EEPGD: Bit lựa chọn bộ nhớ dữ liệu EEPROM hay bộ nhớ chương trình Flash

1 = Truy cập bộ nhớ chương trình Flash

0 = Truy cập bộ nhớ dữ liệu EEPROM

bit 6 CFGS: Bit lựa chọn cấu hình hoặc bộ nhớ chương trình Flash/dữ liệu

EEPROM

1 = Truy cập thanh ghi cấu hình

0 = Truy cập bộ nhớ chương trình Flash hoặc dữ liệu EEPROM

bit 5 Không sử dụng, đọc trả về giá trị ‘0’

bit 4 FREE: Bit cho phép xóa hàng bộ nhớ Flash

1 = Xóa hàng bộ nhớ chương trình được thiết lập, địa chỉ chứa trong thanh ghi TBLPTR, được xóa từ lệnh WR kê tiếp

1 = Cho phép ghi vào bộ nhớ chương trình Flash /dữ liệu EEPROM

0 = Không cho phép ghi

bit 1 WR: Bit điều khiển ghi

1 = Khởi tạo quá trình xóa/ghi bộ nhớ dữ liệu EEPROM hoặc xóa bộ nhớ chương trình hoặc ghi bộ nhớ chương trình (Được xóa bằng phần cứng khi việc ghi hoàn thành Thiết lập được bằng phần mềm nhưng không được xóa)

0 = Quá trình ghi hoàn thanh

bit 0 RD: Bit điều khiển đọc

1 = Khởi tạo quá trình đọc bộ nhớ EEPROM ( Đọc mất một chu kỳ máy Bit RD được xóa bằng phần cứng Thiết lập được bằng phần mềm nhưng không được xóa Bit

RD không được thiết lập khi EEPGD = 1 hoặc CFGS = 1.)

0 = Không khởi tạo quá trình đọc EEPROM

- Thanh ghi điều khiển EEPROM 2 : EECON2

Thanh ghi EECON2 không phải là thanh vật lý, nó được dành riêng cho việc ghi và xóa bộ nhớ Đọc EECON2 sẽ được ‘0’

- Thanh ghi dữ liệu EEPROM: EEDATA

Trang 9

Thanh ghi EEDATA có 8 bit, là thanh ghi đệm dữ liệu cho bộ nhớ dữ liệu

EEPROM, được sử dụng để truy cập vào dữ liệu của bộ nhớ (Cho phép đọc ghi bằng

phần mềm, mỗi ô nhớ của EEPROM có 8 bit)

- Thanh ghi địa chỉ EEPROM: EEADR

Thanh ghi EEADR có 8 bit, là thanh ghi địa chỉ của bộ nhớ dữ liệu EEPROM 8 bit

của thanh ghi EEADR được sử dụng để địa chỉ hóa 256 ô nhớ của EEPROM từ 00h

đến FFh

1.4 Các thanh ghi của bộ phát xung

- Thanh ghi chuyển chế độ bộ phát xung : OSCTUNE

Ghi chú:

bit 7 INTSRC: Bit lựa chọn nguồn xung nội tần số thấp

1 = Chọn tần số 31.25 kHz từ bộ chia tần Postscaler (8 MHz INTOSC chia 256)

0 = Chọn tần số 31 kHz từ bộ dao động nội INTRC

bit 6 PLLEN: Bit lựa chọn bộ nhân PLL cho chế độ INTOSC

1 = Cho phép xung từ INTOSC qua bộ nhân tần số PLL (chỉ sử dụng với tần số 4 MHz

và 8 MHz)

0 = Không cho phép PLL

bit 5 Không sử dụng: Đọc được ‘0’

bit 4-0 TUN4:TUN0: Bit chuyển chế độ tần số

Trang 10

bit 7 IDLEN: Bit cho phép chế độ Idle

1 = Chuyển sang chế độ Idle bằng lệnh SLEEP

0 = Chuyển sang chế độ Sleep bằng lệnh SLEEP

bit 6-4 IRCF2:IRCF0: Các bit lựa chọn hệ số chia bộ phát cung nội INTOSC

111 = 8 MHz (xung trực tiếp từ INTOSC)

000 = 31 kHz (xung từ INTOSC/256 hoặc trực tiếp từ INTRC)

bit 3 OSTS: Bit trạng thái bộ bộ định thời khởi động (Oscillator Start-up Timer)

1 = Kết thúc thời gian chờ khởi động từ bộ OST; bộ phát xung chính hoạt động

0 = Đang đếm thời gian khởi động; bộ phát xung chính chưa hoạt động

bit 2 IOFS: Bit báo sự ổn định tín hiệu bộ phát xung nội INTOSC

1 = Bộ phát xung nội INTOSC ở trạng thái ổn định

0 = Bộ phát xung nội INTOSC chưa ổn định

bit 1-0 SCS1:SCS0: Bit lựa chọn nguồn xung cho hệ thống

1x = Nguồn hệ thống từ bộ dao động nội

01 = Nguồn xung phụ, nối qua các chân của Timer1(Secondary oscillator)

00 = Nguồn xung chính qua các chân OSC1, OSC2 (Primary oscillator)

- Thanh ghi cấu hình 1 byte cao: CONFIG1H

bit 7 IESO: Bit cho phép luân phiên bộ phát xung nội/ngoại

Trang 11

bit 3-0 FOSC3:FOSC0: Bit lựa chọn bộ phát xung

11xx = Chế độ phát xung RC ngoài, chức năng phát xung CLKO trên chân RA6 101x = Chế độ phát xung RC ngoài, chức năng phát xung CLKO trên chân RA6

1001 = Chế độ phát xung nội, chức năng phát xung CLKO trên chân RA6, vào/ra trên chân RA7

1000 = Chế độ phát xung nội, vào/ra trên chân RA6 và RA7

0111 = Chế độ dao động RC ngoài, vào/ra trên chân RA6

0110 = Chế độ HS, cho phép PLL (xung hệ thống được nhân 4)

0101 = Chế độ EC, vào/ra trên chân RA6

0100 = Chế độ EC, phát xung trên chân RA6

0011 = Chế độ phát xung RC ngoài, chức năng phát xung CLKO trên chân RA6

0010 = Chế độ HS

0001 = Chế độ XT

0000 = Chế độ LP

Trang 12

1.5 Các thanh ghi của hoạt động Reset

- Thanh ghi điều khiển Reset: RCON

bit 7 IPEN: Bit cho phép ưu tiên ngắt

1 = Cho phép ưu tiên ngắt

0 = Không cho phép ưu tiên ngắt

bit 6 SBOREN: Bit cho phép reset BOR bằng phần mềm

Nếu BOREN1:BOREN0 = 01:

1 = Cho phép reset BOR

0 = Không cho phép reset BOR

Nếu BOREN1:BOREN0 = 00, 10 or 11:

Không được sử dụng, đọc sẽ được ‘0’

bit 5 Không được sử dụng: Đọc sẽ được ‘0’

bit 4 RI: Bit cờ lệnh RESET

1 = Lệnh RESET không được thực hiện

0 = Lệnh RESET được thực hiện (phải được thiết lập sau khi xảy ra ngắt BOR)

bit 3 TO: Bit cờ báo Watchdog Time-out (thời gian đặt cho bộ WDT)

1 = Thiết lâp khi bật nguồn (power-up), lệnh CLRWDT hoặc lệnh SLEEP

0 = Xảy ra sự kiện WDT (yêu cầu reset hệ thống bằng WDT)

bit 2 PD: Bit cờ phát hiện ngắt nguồn

1 = Thiết lập khi bật nguồn (power-up) hoặc lệnh CLRWDT

0 = Khi thực hiện lệnh SLEEP

bit 1 POR: Bit trạng thái reset bật nguồn POR (Power-on Reset)

1 = Không xảy ra hiện tượng bật nguồn

0 = Xảy ra hiện tượng bật nguồn (phải được đặt bằng ‘1’ sau ngắt khi xảy ra reset POR)

bit 0 BOR: Bit trạng thái reset sụt nguồn BOR (Brown-out Reset)

1 = Không xảy ra hiện tượng sụt nguồn

0 = Xảy ra hiện tượng sụt nguồn (phải được đặt bằng ‘1’ sau ngắt khi xảy ra reset BOR)

Trang 13

- Thanh ghi cầu hình 3 byte cao: CONFIG3H

bit 7 MCLRE: Bit cho phép reset trên chân MCLR/RE3

1 = Là chân reset MCLR

0 = Là chân vào/ra RE3

bit 6-3 Không được sử dụng: Đọc sẽ được ‘0’

bit 2 LPT1OSC: Bit cho phép bộ phát xung LPT1(Low-Power Timer1)

1 = Cấu hình Timer1 hoạt động ở điện áp thấp (low-Power)

0 = Cấu hình Timer1 hoạt động ở điện áp cao (higher power)

bit 1 PBADEN: Bit cho phép A/D PORTB

(Ảnh hưởng đến thanh ghi ADCON1 khi Reset)

1 = Các chân PORTB<4:0> được cấu hình là vào/ra tương tự khi Reset

0 = Các chân PORTB<4:0> được cấu hình là vào/ra số khi Reset

bit 0 CCP2MX: Bit MUX CCP2

1 = CCP2 nối với RC1

0 = CCP2 nối với RB3

- Thanh ghi cầu hình 2 byte thấp: CONFIG2L

bit 7-5 Unimplemented: Đọc được ‘0’

bit 4-3 BORV1:BORV0: Bit chọn điện áp Reset BOR (Brown-out Reset)

Trang 14

1 = PWRT disabled

0 = PWRT enabled

1.6 Hoạt động vào/ra

Tên Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

LATA LATA7 LATA6 Thanh ghi chốt dữ liệu PORTA

TRISA TRISA7 TRISA6 Thanh ghi hướng dữ liệu PORTA

ADCON1 — — VCFG1 VCFG0 PCFG3 PCFG2 PCFG1 PCFG0 CMCON C2OUT C1OUT C2INV C1INV CIS CM2 CM1 CM0 CVRCON CVREN CVROE CVRR CVRSS CVR3 CVR2 CVR1 CVR0

Các thanh ghi liên quan đến PORTA

PORTB RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 LATB Thanh ghi chốt dữ liệu PORTB

TRISB Thanh ghi hướng dữ liệu PORTB

INTCON GIE/GIEH PEIE/GIEL TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF INTCON2 RBPU INTEDG0 INTEDG1 INTEDG2 — TMR0IP — RBIP INTCON3 INT2IP INT1IP — INT2IE INT1IE — INT2IF INT1IF ADCON1 — — VCFG1 VCFG0 PCFG3 PCFG2 PCFG1 PCFG0

Các thanh ghi liên quan đến PORTB

PORTC RC7 RC6 RC5 RC4 RC3 RC2 RC1 RC0 LATC Thanh ghi chốt dữ liệu của PORTC (Chốt dữ liệu đọc ghi)

TRISC Thanh ghi chọn hướng dữ liệu của PORTC

Các thanh ghi liên quan đến PORTC

PORTD RD7 RD6 RD5 RD4 RD3 RD2 RD1 RD0 LATD Thanh ghi chốt dữ liệu của PORTD (Chốt dữ liệu đọc ghi)

TRISD Thanh ghi chọn hướng dữ liệu của PORTD

TRISE(1) IBF OBF IBOV PSPMODE — TRISE2 TRISE1 TRISE0 CCP1CON P1M1 P1M0 DC1B1 DC1B0 CCP1M3 CCP1M2 CCP1M1 CCP1M0

Các thanh ghi liên quan đến PORTD

Trang 15

LATE(2) — — — — — Thanh ghi xuất dữ liệu LATE TRISE IBF OBF IBOV PSPMODE — TRISE2 TRISE1 TRISE0 ADCON1 — — VCFG1 VCFG0 PCFG3 PCFG2 PCFG1 PCFG0

Bảng 2.15 Các thanh ghi liên quan đến PORTE

1.7 Lệnh điều khiển vào/ra theo byte hoặc theo bit

- Lệnh điều khiển đọc dữ liệu theo byte

x = PORTD; // x là một biến kiểu byte

- Lệnh điều khiển ghi dữ theo byte

PORTD = x; // x là một biến kiểu byte

- Lệnh điều khiển đọc dữ liệu theo bit

x = PORTDbits.RD0; // x là một biến kiểu bit

Hoặc:

#define SW PORTBbits.RB2 // định nghĩa RB2 = SW

x = SW; // lệnh đọc

- Lệnh điều khiển ghi dữ theo bit

PORTDbits.RD0 = x; // x là một biến kiểu bit

Hoặc:

#define LED PORTCbits.RC2 // định nghĩa RC2 = LED

LED = x; // lệnh xuất

Trang 16

2 NGÔN NGỮ LẬP TRÌNH VÀ TRÌNH DỊCH

2.1 Khung một chương trình viết cho vi điều khiển

//khai báo các thư viện, ví dụ:

#include <P18f4520.h>

#include <delays.h>

//Cấu hình cho vi điều khiển, ví dụ:

#pragma config OSC = HS

#pragma config MCLRE = ON

#pragma config WDT = OFF

void high_isr (void);

//viết các chương trình con, ví dụ:

void high_isr (void)

const unsigned int c = 100;

const unsigned char tens[] = { 1, 10, 100, 1000 };

Hằng số trong ROM được định nghĩa bởi từ khoá rom:

unsigned char rom coolant_temp = 0x02 ;

Một mảng các giá trị nằm trong ROM có thể được địng nghĩa như sau:

unsigned char rom anh_so[] =

{

Trang 17

0x08,0x08,0x00,0x00,0x00,0x09,0x41,0x80,0xC0,0xFF,0x00,0x00,0x13,0x1A,0x26,0x33,0x80,0xFF,0x00,0x00,0x00,0x09,0x41,0x80,0x66,0x66,0x00,0x00,0x00,0x05,0x4A,0x46,0x40,0x40,0x00,0x00,0x00,0x08,0x43,0x43,0x3D,0x3A,0x00,0x00,0x00,0x00,0x2D,0x4D,0x56,0x4D,0x00,0x00,0x00,0x00,0x21,0x56,0x6C,0x6F } ;

unsigned char 8 bits 0 đến 255

unsigned short 16 bits 0 đến 65,535

unsigned short long 24 bits 0 đến 16,777,215

unsigned long 32 bits 0 đến 4,294,967,295

Biến thực:

2128 * (2-2–15 ) ≈6.80564693e + 38

2.1.3 Lưu trữ các đối tượng trong bộ nhớ

MCC18 cung cấp bốn từ khóa dùng để lưu trữ các đối tượng (ví dụ: biến số, hằng số) trong bộ nhớ chương trình, dữ liệu bao gồm: far, near, rom và ram, cụ thể như sau:

far rom: Lưu các đối tượng ở mọi vị trí trong bộ nhớ chương trình

near rom: Lưu các đối tượng ở các vị trí trong bộ nhớ chương trình địa chỉ nhỏ

hơn 64Kb

far ram: Lưu các đối tượng ở mọi vị trí trong bộ nhớ dữ liệu

near ram: Lưu các đối tượng trong vùng Ram dành cho người sử dụng (Access

RAM)

Trang 18

2.1.4 Con trỏ

MCC18 cung cấp ba loại biến con trỏ như sau:

Near program memory pointer rom near 16 bits char * npmp;

2.1.5 Các định danh phần cứng

Các định danh phần cứng là tên của các thanh ghi, các bit chức năng có trên phần cứng của vi điều khiển PIC đã được định nghĩa trong tập tin Pxxx.h Định danh phần cứng của PIC18F4520 chứa trong tệp tin P18f4520.h Một phần của tệp tin này dùng

để định nghĩa các bit trong thanh ghi PORTA như sau:

extern volatile near unsigned char PORTA;

extern volatile near union {

//Chân RA5 của PORTA được gán tên contact

#define LED PORTAbits.RA4

//Chân RA4 của PORTA được gán tên LED

.…

if(!contact) LED=1;

//đọc vào, nếu contact (RA5)=0 xuất ra LED (RA4)=1

2.1.6 Viết các lệnh hợp ngữ trong chương trình

Các lệnh hợp ngữ được viết trong các dòng bắt đầu bằng từ khóa _asm và kết thúc bằng từ khóa _endasm Ví dụ:

_asm

Trang 19

Hàm ngắt là các hàm được dùng với hoạt động ngắt của PIC, các hàm này sẽ được

bộ đếm chương trình PC trỏ tới khi xảy ra ngắt

Trang 20

Cách khai báo :

(1) Khai báo địa chỉ ngắt :

#pragma code [tên địa chỉ ngắt]=[địa chỉ ngắt]

void [tên chương trình ngắt tương ứng địa chỉ ngắt] (void)

{//các câu lệnh}

Ví dụ :

#pragma code high_vector = 0x08 // vector ngắt cao

void interrupt_hight_vector (void)

{_asm GOTO high_isr _endasm}

(2) Khai báo và viết chương trình con phục vụ ngắt :

#pragma interrupt high_isr

void high_isr (void)

2.2.2 Hàm trong thư viện của trình dịch

MCC18 cung cấp một số lượng lớn các hàm giúp người lập trình có thể phát triển các ứng dụng một các nhanh nhất Các hàm của MCC18 chia thành ba nhóm

- Nhóm các hàm sử dụng cho các tài nguyên ngoại vi của PIC18Fxxx (ví dụ: các hàm phục vụ giao tiếp ADC)

Trang 21

- Nhóm các hàm sử dụng cho các các phần cứng thông dụng có thể kết nối với PIC18Fxxx (ví dụ LCD)

- Nhóm các hàm công dụng chung (ví dụ: các hàm tạo trễ)

Các hàm trong thư viện delay.h

Để sử dụng các hàm trong trình dịch, người lập trình cần khai báo thư viện chứa hàm Ví dụ: Để tạo trễ 1 giây (giả thiết bộ tạo dao động hoạt động ở chế độ HS, thạch anh sử dụng có tần số 8Mhz) cần khai báo và viết các lệnh sau:

Trang 23

3 HOẠT ĐỘNG NGẮT 3.1 Tổ chức ngắt của PIC 18F4520

Logic ngắt của PIC 18F4520

3.2 Các thanh ghi liên quan

Vi điều khiển PIC 18F4520 có 10 thanh ghi điều khiển hoạt động ngắt:

• RCON – thanh ghi điều khiển Reset

• INTCON – thanh ghi điều khiển ngắt

• INTCON2 – thanh ghi điều khiển ngắt 2

• INTCON3 – thanh ghi điều khiển ngắt 3

• PIR1, PIR2 – thanh ghi yêu cầu ngắt ngoại vi 1, thanh ghi yêu cầu ngắt ngoại vi 2

• PIE1, PIE2 – thanh ghi cho phép ngắt ngoại vi 1, thanh ghi cho phép ngắt ngoại vi 2

• IPR1, IPR2 – thanh ghi ưu tiên ngắt ngoại vi 1, thanh ghi ưu tiên ngắt ngoại vi 2

Trang 24

3.2.1 Thanh ghi RCON

bit 7 IPEN: Bit cho phép ưu tiên ngắt

1 = Cho phép ưu tiên ngắt

0 = Không cho phép ưu tiên ngắt

Các bít khác: Xem phần 2.5

3.2.2 Các thanh ghi điều khiển ngắt INTCON

Các thanh ghi INTCON (Interrupt Control) có thể ghi/đọc theo cả byte hoặc từng bit Các thanh ghi này chứa các bit cho phép/cấm các nguồn ngắt, các bit đặt mức ưu tiên, các bit cờ ngắt

- Thanh ghi điều khiển ngắt: INTCON

R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-x GIE/GIEH PEIE/GIEL TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF(1) bit 7 bit 0

Ghi chú:

bit 7 GIE/GIEH: Bit cho phép ngắt toàn cục

Khi bit IPEN = 0:

1 = Cho phép tất cả các ngắt không sử dụng mặt nạ (không ưu tiên ngắt)

0 = Cấm tất cả các ngắt

1 = Cho phép tất cả các ngắt ưu tiên cao

0 = Cấm tất cả các ngắt

bit 6 PEIE/GIEL: Bit cho phép ngắt ngoại vi

1 = Cho phép tất cả các ngắt ngoại vi không sử dụng mặt nạ

0 = Cấm tất cả các ngắt ngoại vi

1 = Cho phép tất cả các ngắt ngoại vi ưu tiên thấp

0 = Cấm tất cả các ngắt ngoại vi được ưu tiên thấp

bit 5 TMR0IE: Bit cho phép ngắt tràn Timer0 (TMR0)

1 = Cho phép ngắt tràn Timer0(TMR0)

0 = Cấm ngắt tràn Timer0(TMR0)

bit 4 INT0IE: Bit cho phép ngắt ngoài INT0

1 = Cho phép ngắt ngoài INT0

0 = Cấm ngắt ngoài INT0

bit 3 RBIE: Bit cho phép ngắt do thay đổi mức trên PortB

Trang 25

1 = Cho phép Ngắt khi có thay đổi mức trên PortB

0 = Cấm Ngắt khi có thay đổi mức trên PortB

bit 2 TMR0IF: Bit cờ báo ngắt tràn Timer0 (TMR0)

1 = Tràn thanh ghi TMR0 của Time0 (phải được xóa bằng phần mềm)

0 = không xảy ra tràn thanh ghi TMR0

bit 1 INT0IF: Bit cờ báo ngắt ngoài INT0

1 = Có ngắt ngoài INT0 (phải được xóa bằng phần mềm)

0 = Chưa phát hiện ngắt ở chân INT0

bit 0 RBIF: Bit cờ ngắt báo đã thay đổi mức trên PortB

1 = Ít nhất một bit từ RB7:RB4 có sự thay đổi trạng thái ( bit này phải được xóa bằng phần mềm)

0 = Không có sự thay đổi trạng thái trên các chân RB7:RB4

- Thanh ghi điều khiển ngắt 2: INTCON2

0 = Cho phép treo PortB

bit 6 INTEDG0: Bit lựa chon sườn xung cho ngắt ngoài INT0

bit 3 Bit không được định nghĩa

bit 2 TMR0IP: Bit lựu chọn mức ưu tiên ngắt cho ngắt tràn Timer0 (TMR0)

1 = Ưu tiên cao

0 = Ưu tiên thấp

bit 1 Bit không được định nghĩa

bit 0 RBIP: Bit lựa chọn mức ưu tiên ngắt do thay đổi PortB

1 = Ưu tiên cao

Trang 26

bit 7 INT2IP: Bit lựu chọn mức ưu tiên ngắt cho ngắt ngoài INT2

1 = Ưu tiên cao

bit 6 INT1IP: Bit lựu chọn mức ưu tiên ngắt cho ngắt ngoài INT1

1 = Ưu tiên cao

bit 5 Không được định nghĩa

bit 1 INT2IF: Cờ báo ngắt ngoài INT2

1= Xuất hiện ngắt ngoài tren chân INT2 (phải được xóa băng phần mềm)

0 = Không xảy ra ngắt trên chân INT2

bit 0 INT1IF: Cờ báo ngắt ngoài INT1

1= Xuất hiện ngắt ngoài tren chân INT1 (phải được xóa băng phần mềm)

0 = Không xảy ra ngắt trên chân INT1

3.2.3 Thanh ghi yêu cầu ngắt PIR

Các thanh ghi yêu cầu ngắt ngoại vi PIR (Peripheral Interrupt Request) chứa các bit

cờ phản ánh trạng thái có/không có các yêu cầu ngắt ngoại vi

- Thanh ghi yêu cầu ngắt ngoại vi 1: PIR1

R/W-0 R/W-0 R-0 R-0 R/W-0 R/W-0 R/W-0 R/W-0

PSPIF(1) ADIF RCIF TXIF SSPIF CCP1IF TMR2IF TMR1IF bit 7 bit 0

bit 7 PSPIF: Bit cờ ngắt ghi/đọc Port song song tớ (Parallel Slave Port)

1 = Đọc hoặc ghi thành công ở Port song song(Phải xóa bằng phần mềm)

0 = đã không xảy ra đọc hoặc ghi

bit 6 ADIF: Bit cờ ngắt của bộ biến đổi A/D

1 = Biến đổi A/D đã hoàn thành (phải xóa bằng phần mềm)

0 = Biến đổi A/D chưa hoàn thành

bit 5 RCIF: Bit cờ ngắt nhận port nối tiếp EUSART

1 = khi bộ đệm nhân RCREG nhận đủ dữ liệu (được xóa khi đọc

RCREG)

0 = bộ đệm nhân rỗng

bit 4 TXIF: Bit cờ ngắt truyền port nối tiếp EUSART

1 = khi bộ đệm truyền TXREG rỗng (xóa khi TXREG được ghi)

0 = khi bộ đệm truyền được ghi EUSART

Trang 27

bit 3 SSPIF: Bit cờ ngắt Port nối tiếp đồng bộ chủ (Master Synchronous Serial

bit 0 TMR1IF: Bit cờ ngắt tràn Timer1 (TMR1)

1 = Khi tràn thanh ghi TMR1 (Phải được xóa bằng phần mềm)

0 = Chưa phát hiện tràn trên thanh ghi TMR1

- Thanh ghi yêu cầu ngắt ngoại vi 2: PIR2

R/W-0 R/W-0 U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0

bit 7 bit 0

bit 7 OSCFIF: Bit cờ ngắt lỗi bộ phát xung (Oscillator Fail)

1 = Bộ phát xung đã vị lỗi, đầu vào tần số INTOSC đã bị thay đổi (phải được xóa bằng phần mềm)

0 = Thiết bị phát xung hoạt động bình thường

bit 6 CMIF: Bit cờ ngắt từ bộ so sánh (Comparator)

1 = Tín hiệu đầu vào bộ so sánh đã thay đổi làm thay đổi đầu ra bộ ss

(xóa bằng phần mềm)

0 = Chua có sự thay đổi tín hiệu vào bộ so sánh

bit 4 EEIF: Bit cờ ngắt do hoạt động ghi dữ liệu vào EEPROM/Flash

1 = Hoàn thành việc ghi dữ liệu (xóa bằng phần mềm)

0 = Hoạt động chưa hoàn thành hoặc chưa được bắt đầu

bit 3 BCLIF: Bit cờ ngắt xung đột Bus (Bus Collision)

1 = Xuất hiện sự xung đột bus (xóa bằng phần mềm)

0 = Không có xung đột bus

bit 2 HLVDIF: Bit cờ ngắt phát hiện điện áp Cao/thấp(High/Low-Voltage Detect)

Trang 28

1 = Đã phát hiện trạng thái diện áp cao/thấp

0 = Chưa phát hiện thấy điện áp cao/thấp (A high/low-voltage)

bit 1 TMR3IF: Bit cờ ngắt tràn Timer3 (tràn thanh ghi TMR3)

1 = Tràn thanh ghi TMR3(xóa bằng phần mềm)

0 = Chưa tràn ở thanh ghi TMR3

bit 0 CCP2IF: Bit cờ ngắt của module CCP2 (Capture/Compare/PWM 2)

Chế độ chụp (Capture):

1 = Sau khi chụp thanh ghi TMR1 (xóa bằng phần mềm)

0 = Không xuất hiện chụp TMR1

3.2.4 Thanh ghi cho phép ngắt ngoại vi PIE

Các thanh ghi cho phép ngắt ngoại vi PIE (Peripheral Interrupt Enable) chứa các bit cho phép các nguồn ngắt ngoại vi Có 2 thanh ghi cho phép ngắt ngoại vi là PIE1

và PIE2 Khi bit IPEN (bit 7 thanh ghi RCON) được đặt bằng 0, muốn cho phép các nguồn ngắt ngoại vi bit PEIE (bit 6 trong thanh ghi INTCON) phải được đặt bằng 1

- Thanh ghi cho phép ngắt ngoại vi 1: PIE1

bit 6 ADIE: Bit cho phép ngắt do biến đổi A/D

1 = Cho phép ngắt biến đổi A/D

0 = Cấm ngắt biến đổi A/D

bit 5 RCIE: Bit cho phép ngắt do nhận ở PORT nối tiếp (EUSART)

bit 3 SSPIE: Bit cho phép ngắt PORT nối tiếp đồng bộ chủ - MSSP (Master

Synchronous Serial Port)

1 = Cho phép ngắt (MSSP)

0 = Cấm ngắt

Trang 29

bit 2 CCP1IE: Bit cho phép ngắt của module CCP1 (Capture/Compare/PWM 1)

bit 4 EEIE: Bit cho phép ngắt ghi dữ liệu vào EEPROM/Flash

3.2.5 Thanh ghi ưu tiên ngắt IPR

- Thanh ghi ưu tiên ngắt 1: IPR1

R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1

bit 7 bit 0

Trang 30

bit 7 PSPIP: Bit ưu tiên ngắt ghi/đọc PORT song song tớ (Parallel Slave Port)

1 = Ưu tiên cao

bit 6 ADIP: Bit ưu tiên ngắt biến đổi A/D (Analog Digital Converter)

1 = Ưu tiên cao

bit 5 RCIP: Bit ưu tiên ngắt nhận PORT nối tiếp (EUSART Receive)

1 = Ưu tiên cao

bit 4 TXIP: Bit ưu tiên ngắt truyền PORT nối tiếp (EUSART Transmit)

1 = Ưu tiên cao

bit 3 SSPIP: Bit ưu tiên ngắt PORT nối tiếp đồng bộ chủ MSSP

1 = Ưu tiên cao

bit 2 CCP1IP: Bit ưu tiên ngắt của module CCP1

1 = Ưu tiên cao

bit 1 TMR2IP: Bit ưu tiên ngắt so sánh giữa TMR2 và PR2

1 = Ưu tiên cao

bit 0 TMR1IP: Bit ưu tiên ngắt tràn do Timer1

1 = Ưu tiên cao

bit 7 OSCFIP: Bit ưu tiên ngắt do lỗi bộ phát xung (Oscillator Fail)

1 = Ưu tiên cao

bit 6 CMIP: Bit ưu tiên ngắt từ bộ so sánh (Comparator)

1 = Ưu tiên cao

bit 4 EEIP: Bit ưu tiên ngắt đọc bộ nhớ EEPROM/Flash

1 = Ưu tiên cao

bit 3 BCLIP: Bit ưu tiên ngắt do xung đột Bus (Bus Collision)

1 = Ưu tiên cao

Trang 31

bit 1 TMR3IP: Bit ưu tiên ngắt tràn Timer3 ( tràn thanh ghi TMR3)

1 = Ưu tiên cao

bit 0 CCP2IP: Bit ưu tiên ngắt CCP2

1 = Ưu tiên cao

3.3 Khung chương trình sử dụng ngắt

- Chương trình không sử dụng ưu tiên ngắt:

//khai báo thư viện

#include<p18f4520.h>

…

//cấu hình

//khai báo tên chương trình con phục vụ ngắt (CTCPVN)

void ngat_ngoai(void);

//Điểm đặt chương trình phục vụ ngắt có mức ưu tiên cao //(vector 0008H)

#pragma code uu_tien_cao = 0x08

//Tên CTCPVN ưu tiên cao (tuy chon)

Trang 32

//Xóa cờ của nguồn ngắt thứ nhất

//Các lệnh xử lý khi có ngắt từ nguồn thứ nhất

}

//Kiểm tra bit cờ của nguồn ngắt thứ hai, nếu = 1

{

//Xóa cờ của nguồn ngắt thứ hai

//Các lệnh xử lý khi có ngắt từ nguồn thứ hai

- Chương trình có sử dụng ưu tiên ngắt:

//khai báo thư viện

//cấu hình

//khai báo tên CTCPVN

void ngat_uu_tien_cao(void);

void ngat_uu_tien_thap(void);

//Điểm đặt CTCPVN có mức ưu tiên cao UTC, vector 0008H

#pragma code uu_tien_cao=0x08

Trang 33

//Xóa cờ của nguồn ngắt UTC thứ nhất

//Các lệnh xử lý khi có ngắt từ nguồn thứ nhất

}

//Kiểm tra bit cờ của nguồn ngắt UTC thứ hai, nếu = 1

{

//Xóa cờ của nguồn ngắt UTC thứ hai

//Điểm đặt CTCPVN có mức ưu tiên thấp (UTT), vector 0018H

#pragma code uu_tien_thap = 0x18

//Xóa cờ của nguồn ngắt UTT thứ hai

Trang 35

4 HOẠT ĐỘNG ĐỊNH THỜI 4.1 Timer 0

4.1.1 Các thanh ghi của Timer0

- Thanh ghi điều khiển Timer0: T0CON

R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1 R/W-1

bit 7 bit 0

Ghi chú:

Bit 7 TMR0ON: Bit điều khiển Bật/Tắt Timer

1 = Cho phép Timer0

0 = Dừng Timer0

Bit 6 T08BIT: Bit lựa chọn 8-bit /16-bit của Timer0

1 = Timer0 được cấu hình là bộ đếm 8-bit

0 = Timer0 được cấu hình là bộ đếm 16-bit

Bit 5 T0CS: Bit lựa chọn nguồn xung cấp cho Timer0

1 = Nguồn xung từ chân T0CKI

0 = Nguồn xung hệ thống (CLKO)

Bit 4 T0SE: Bit lựa chọn sườn xung đếm cho Timer0

1 = Lựa chọn sườn âm trên chân T0CKI

0 = Lựa chọn sườn dương trên chân T0CKI

Bit 3 PSA: Bit thiết lập bộ chia tần đầu vào

1 = Xung cấp vào Timer0 không qua bộ chia tần

0 = Xung cấp vào Timer0 qua bộ chia tần(Prescaler)

Bit 2 T0PS<2 :0>: Bit lựa chọn hệ số chia tần

Trang 36

001 = 1:4

000 = 1:2

- Thanh ghi chứa byte thấp của Timer0: TMR0L (8 bit, không định địa chỉ bit)

- Thanh ghi chứa byte cao của Timer0: TMR0H (8 bit, không định địa chỉ bit)

- Thanh ghi điều khiển ngắt : INTCON (xem phần ngắt và xử lý ngắt)

Các thanh ghi liên quan tới Timer0 :

TMR0L Thanh ghi chứa giá trị đếm byte thấp của Timer0

TMR0H Thanh ghi chứa giá trị đếm byte cao của Timer0

INTCON GIE/GIEH PEIE/GIEL TMR0IE INT0IE RBIE TMR0IF INT0IF RBIF

4.1.2 Chế độ hoạt động của Timer0

Chế độ 8 bit

Chế độ 16 bit

Programable Prescaler: Bộ chia tần số

Sync with Internal Clocks: Bộ đồng bộ hóa xung ngoài với xung bên trong chíp

Định dạng
Số trang	72
Dung lượng	2,3 MB