CẤU TRÚC MẠCH KHUẾCH ĐẠI THUẬT TOÁN OPAMP

CẤU TRÚC MẠCH KHUẾCH ĐẠI THUẬT TOÁN (OP-AMP: OPERATIONAL AMPLIFIER) I GIỚI THIỆU: • Một mạch khuếch đại thuật toán tiêu biểu gồm có tầng phân biệt: – Tầng khuếch đại vi sai ngõ vào – Tầng khuếch đại dời mức – Tầng lấy tín hiệu ngõ V+ Tầng KĐVS V- Tầng KĐ dời mức Tầng lấy tín hiệu ngõ Tín hiệu ngõ Một mạch khuếch đại thuật toán (op-amp) dựa mạch khuếch đại vi sai mạch điện để cải tiến thông số Những đặc điểm quan trọng op-amp là: 1) Mạch khuếch đại ghép trực tiếp 2) Có độ lợi áp lớn, op-amp lý tưởng độ lợi vô 3) Tổng trở ngõ vào lớn, lý tưởng vô 4) Tổng trở bé, trường hợp lý tưởng 5) Lý tưởng điện áp ngõ điện áp vào 6) CMRR lớn, lý tưởng vô II MẠCH KHUẾCH ĐẠI VI SAI: Mạch khuếch đại vi sai: Tín hiệu vào tín hiệu vi sai Tin hiệu vào tín hiệu cách chung Gương dòng điện: • Chức gương dòng điện: • Nhằm tạo nguồn dòng ổn đònh cực thu transistor • Có điện trở ngõ lớn vì: - Nguồn dòng thường có giá trò dòng bé từ 10100µA - BJT ngõ gương dòng điện theo dạng CB nên có điện trở ngõ lớn a Gương dòng điện bản: • Hoạt động gương dòng điện: – IR dòng điện chuẩn – Q1 có cực B C nối chung lại, nên Q1 nối thành diode – Giả sử Q1, Q2 chế tạo chip có thông số giống hệt VBE1  VBE2 I E1  I E  I E IE IB   I B1  I B  1 IC  I E  I C1  I C  1 I R  I C  2I B   2 IE  1 Tỉ số dòng IC IR: IC2 I E (   1)     IR (   1)(  2) I E    Do  lớn nên 1   1 Do IC2 = IR Vậy dòng điện IR gần dòng IC2 Q2 nên gọi gương dòng điện Đối với gương dòng điện dòng IR là: IR  Tổng trở ngõ là: VCC  (VEE )  VBE1 R Z O  rO  hoe Do Q1 transistor mắc theo kiểu diode, nên VBE1 IR  VT ln IS Trong IS dòng bảo hòa ngược transistor Và có phần điện áp rơi điện trở RE nên VBE2 nhỏ VBE1 Vì dòng IB giảm nhỏ làm IO giảm nhỏ theo VBE1  VRE  VBE2  I E RE  VBE2  I O RE  VBE2 Khi ta có: IR  VCC  (VEE )  VBE1 R I VBE  VT ln O IS I O RE  VBE1  VBE  VT ln I IR I  VT ln O  VT ln R IS IS IO • Gương dòng điện Widlar: tạo dòng điện nhỏ không cần phải dùng giá trò điện trở lớn • Gương dòng điện Wilson: có điện trở ngõ lớn chuong tt.pptx Bus phân cực: a Bus phân cực gương dòng điện: Các ký hiệu bus phân cực gương dòng điện: •Transistor Q2 ký hiệu nghóa Q2 có kích thước transistor chuẩn Q1 •Ký hiệu x2 transistor Q3 có nghóa kích thước Q3 gấp đôi Q1 •Q4 có hai collector, collector tiêu biểu cho BJT riêng lẻ giống Q2 •Transistor Q5 có cực collector nên I5 = 4IR b Bus phân cực dùng gương dòng điện Widlar: Công thức tính dòng: IR I1 R1  VT ln I1 IR I R2  VT ln I2 I R3  VT ln IR I3 c Bus phân cực dùng điện trở tỉ lệ: Mạch hoạt động dựa nguyên tắc: • Các VBE BJT • Điện áp rơi điện trở transistor phải VRR  VR1  I R RR  I1 R1 RR   I1  I R R  RR I  I R  R2 Tải tích cực: Q5 Q6 :đóng vai trò nguồn dòng, gương dòng điện I6  I R Q1 Q2là transistor tạo thành mạch khuếch đại vi sai I  I1  I Q1 Q2 có thông số giống nên: I6 I1  I  IC  I E Q3 Q4đóng vai trò gương dòng điện để tạo thành tải tích cực cho mạch KĐ vi sai Q3 transistor điều khiển tạo nguồn dòng ổn đònh cho Q4 Với hệ số beta lớn thì: I  I1 I4  I3  I  I1 IO  I4  I2 Nếu I O  I  I gọi điều kiện cân Tổng trở ngõ mạch khuếch đại vi sai là: Z O  Z O || Z O Do dòng điện cực C bé nên tổng trở Q2 Q4 lớn, điện trở tải RL lớn làm cho độ lợi lớn Hệ số khuếch đại vi sai: AVD vO ZL   vid RB  re Vậy điện áp vào cách chung trường hợp lý tưởng tín hiệu ngõ ra, nhiên BJT giống thông số nên có điện áp cách chung ngõ Tỉ số nén tín hiệu cách chung: AVD CMRR  AVC Thông số CMRR dùng để đánh giá mạch KĐ vi sai khả KĐ sai biệt điện áp hai ngõ vào CMRR lớn mạch KĐ vi sai tốt II TẦNG KHUẾCH ĐẠI DỜI MỨC: Tầng dời mức có chức dòch mức điện áp DC cực C tầng KĐ vi sai xuống mức điện áp thấp để ngõ opamp có mức điện áp 0VDC ngõ vào vin = 0VDC III MẠCH XUẤT TÍN HIỆU NGÕ RA: Có nhiệm vụ khuếch đại dòng, có tổng trở ngõ nhỏ, có khả cho tín hiệu ac lớn không bò méo Các mạch xuất tín hiệu ngõ thường có dạng mạch KĐ công suất dạng đẩy kéo Đây mạch nhân áp VBE gồm Q3 R1, R2 có chức tạo điện áp 2VBE để phân cực cho Q1 Q2 Ta có: VCE R2  VBE (1  ) R1 Điện áp VCE transistor Q3 chỉnh cho 2VBE R3 R4 phân cực cho Q3 hoạt động Q6, Q7, R2 mạch gương dòng điện để mạch ngõ hoạt động ổn đònh Q3 transistor mắc kiểu diode với R1 Q5 nguồn dòng để phân cực Q4, tạo thành mạch nhân áp cho VCE4 = 2VBE Hoạt động mạch: Q7, Q8 làm thành nguồn dòng ổn đònh với điện áp phân cực để cấp dòng cho tầng khuếch đại vi sai Q1, Q2 với điện trở 25k 50 thành lập tầng khuếch đại vi sai ngõ vào Điện trở 50 nằm cực E Q1, Q2 dùng để tăng tổng trở vào cho mạch khuếch đại làm giảm bớt độ nhạy re thay đổi (ổn đònh nhiệt) Q3, Q4 thành lập tầng khuếch đại vi sai không cân để tăng độ lợi điện áp Q5 dùng làm mạch dòch mức điện áp Q6 mạch CC dùng để xuất tín hiệu tải Vậy Vi1 ngõ vào không đảo hay gọi ngõ vào v+ Vậy Vi2 ngõ vào đảo hay gọi ngõ vào v- VO +VCC -VS +VS Vid -VCC vid  v  v  vB  v A ... MỨC: Tầng dời mức có chức dòch mức điện áp DC cực C tầng KĐ vi sai xuống mức điện áp thấp để ngõ opamp có mức điện áp 0VDC ngõ vào vin = 0VDC III MẠCH XUẤT TÍN HIỆU NGÕ RA: Có nhiệm vụ khuếch