Báo Cáo Kỹ Thuật Số

Nhóm Báo Cáo Tiểu Luận –Bài Tập Mơn Học Kỹ Thuật số Thành viên: Lê Nhựt Hào Đào Thúy Duy 13110042 13141471 Yêu cầu tiểu luận: • • • • Tóm tắt lý thuyết nhớ ROM,EPROM Tóm tắt datasheet IC EPROM 2764 Thiết kế mạch đếm đồng dùng theo giản đồ sau:110*101*100*011*001*000*110 Dùng flip-flop D (CK tác động cạnh lên; Preset tích cực mức cao Clear tích cực mức thấp) Nội dung tiểu luận: I.Lý thuyết nhớ ROM ( Read Only Memory-Bộ nhớ đọc) EPROM A ROM 1.Khái niệm ROM - Bộ ROM chứa liệu lưu cố định,ít thay đổi liệu đọc - ROM lưu trữ liệu dùng thường xuyên hệ thống ứng dụng - Dữ liệu lưu ROM bị điện nên xem nhớ không bay - Dữ liệu lưu trữ ROM thường bảng mã,các hàm chuyển đổi lệnh chương trình để khởi động hệ thống vận hành - Chip ROM lưu trữ thông tin chip khơng có nguồn cung cấp,thơng tin lưu chip xóa tia cực tím phần mềm 2.Phân loại ROM ROM ROM (Read (Read Only Only Memory) Memory) Mask Mask ROM ROM PROM PROM (ROM (ROM mặt mặt nạ) nạ) (Programmable (Programmable ROM) ROM) EPROM EPROM (Erasable (Erasable PROM) PROM) UV UV EPROM EPROM EEPROM EEPROM (Ultraviolet (Ultraviolet EPROM EPROM)) (Elextrically (Elextrically Erasable Erasable PROM) PROM) - ROM mặt nạ liệu lưu trữ trình chế tạo - PROM ROM cho phép lập trình để lưu trữ liệu vào ô nhớ thực người sử dụng.Dữ liệu không bị tắt máy.Được lập trình lần liệu chip khơng thể xóa => ROM mặt nạ PROM loại MOS Transistor BJT - EPROM PROM xóa dùng cơng nghệ MOS - UV PROM ccos thể lập trình điện người dùng xóa ánh sáng tia cực tím UV khoảng thời gian vài phút - EEPROM ( Electrically EPROM hay E2PROM) xóa xung điện khoảng thời gian vài mili giây Các tế bào nhớ ROM Các tế bào nhớ ROM dùng công nghệ MOS: Khi cực cổng Gate nối với hàng tế bào nhớ lưu mức logic “1” hàng mức “1” tất transistor nối với hàng mức “1” Khi cực cổng không nối với hàng bit lưu trữ mức logic “0” Column Row +VDD Column Row - +VDD Lưu bit “1” Lưu bit “0” 4.Tổ chức bên ROM • Hầu hết IC ROM có cấu trúc phức tạp ROM đơn giản • Đối với nhớ ROM có dung lượng 256×4bit đị 256 địa đưa đến đường địa bit liệu tương ứng với địa xuất tín hiệu cho phép xuất liệu mức tích cực LOW 5.Thời gian truy xuất ROM -Thời gian truy xuất ROM ta (access tim) tính từ địa xuất đường địa cho đén xuất liệu - Giản đồ thời gian truy ROM: Đặc điểm IC EPROM 2764 -Nguồn cung cấp VCC=5v -Dung lượng:8k x8 bit (gồm 65,536 bit) -Thời gian tối đa để lập trình chọn IC 2764 420s -Thời gian truy xuất tối đa +Chế độ bình thường 280 ns +Chế độ nhanh 200 ns -Xung lập trình đơn -Cơng xuất tiêu tán thấp +Ở chế độ hoạt động : dòng tối đa 150 mA +Ở chế độ chờ : dòng tối đa 35 mA -Hoạt động dựa thông số họ TTL -Ngõ trạng thái -Lập trình điện xóa tia cực tím CHỨC NĂNG CỦA CÁC CHÂN • • • • • • A0 -> A12 : Ngõ vào D0 -> D7 : Ngõ OE: điều khiển cho phép ngõ ra, ngõ vào CE: điều khiển chọn ngõ vào Vpp: điên áp lập trình PGM: xung lập trình với độ rộng cần thiết BẢNG TRẠNG THÁI HOẠT ĐỘNG CỦA EPROM 2764 Trong điện áp: -VIH tương ừng với mước logic TTL - VIL tương ừng với mước logic TTL - X trạng thái không quan tâm Ở CHẾ ĐỘ ĐỌC GIẢN ĐỒ XUNG CHU KỲ ĐỌC Khi chân CE OE mức logic VPP +5 chế độ xác lập liệu xuất khoảng thời gian tACC tOE Ở CHẾ ĐỘ CHỜ Từ bảng trạng thái CE mức logic 1,Vpp mức +5 chế độ chờ thiết lập.ở chế độ chờ nài làm giảm cơng suất tiêu thụ cịn 75% Dịng điện tiêu thụ tối đa 35 mA ngõ trạng thái (Hi-z), độc lập với ngõ vào CE Ở CHẾ ĐỘ LẬP TRÌNH Chế độ lập trình hồng hảo EPROM 2764 xóa sạch,khi bit EPROM 2764 mức logic Việc lập trình tiến hành từ địa thấp đến địa cao kết thúc ta hết liệu đưa vào mà không đồi hỏi phải chiếm hết ô nhớ EPROM 2764 ĐỂ LẬP TRÌNH EPROM 2764 TA CẦN THỰC HIỆN CÁC BƯỚC • • • • • Đưa địa vào bus địa EPROM để chọn ô nhớ lập trình Đưa liệu cần nạp vào bus liệu EPROM 2764 Mỗi lần liệu vào ô nhớ tự tăng lên đơn vị Điện áp cần nạp vào EPROM 2764 VPP=+21v 12.5v Chân CE nói xuống mass (mức logic 0) Khi cơng việc hoàng tất nghĩa địa liệu ổn định xung lập trình đưa vào chân PGM GIẢN ĐỒ XUNG LẬP TRÌNH Khi lập trình người lập trình thâm nhập vào nhớ vào lúc Việc chọn địa có khoảng cách liên tục hay ngẫu nhiêu CHẾ ĐỘ CẤM LẬP TRÌNH Chế độ thực thi người lập trình điều khiểu chân CE lên mức logic Lúc ngõ tổng trở cao Chế độ cấm lập trình nói chung chân CE nói riêng xem công tắc chọn lựa mà ta lập trình song song nhiều EPROM 2764 lúc CHẾ ĐỘ KIỂM TRA LẬP TRÌNH Khi ta chuyển sang chế độ với mục đích kiểm tra liệu vừa nhập xem có sai sót khơng, kiểm tra chân CE OE mức logic VPP=+21v III.Thiết kế mạch đếm đồng Bước 1: Chọn số FF dựa vào số ngõ số Mod,ta có: 2^(n-1)< M=6 < 2^n, ta chọn số FF n=3 ... CE OE mức logic VPP=+21v III.Thiết kế mạch đếm đồng Bước 1: Chọn số FF dựa vào số ngõ số Mod,ta có: 2^(n-1)< M=6 < 2^n, ta chọn số FF n=3 ... +Ở chế độ hoạt động : dòng tối đa 150 mA +Ở chế độ chờ : dòng tối đa 35 mA -Hoạt động dựa thông số họ TTL -Ngõ trạng thái -Lập trình điện xóa tia cực tím CHỨC NĂNG CỦA CÁC CHÂN • • • • • • A0