KĨ THUẬT XUNG - SỐ

KĨ THUẬT XUNG - SỐ Chương 1: mở đầu "Kĩ thuật xung - số'' thuật ngữ bao gồm lĩnh vực rộng quan trọng ngành kĩ thuật điện tử - tin học Ngày nay, bước phát triển nhảy vọt kĩ thuật tự động hóa, mang ý nghĩa khâu then chốt, công cụ thiếu để giải nhiệm vụ kĩ thuật cụ thể hướng tới mục đích giảm chi phí lượng thời gian cho trình công nghệ hay kĩ thuật, nâng cao độ tin cậy hay hiệu chúng Trong chương này, thời gian hạn chế, đề cập tới số vấn đề có tính chất bản, mở đầu kĩ thuật xung - số Việc nghiên cứu chi tiết thực giáo trình Kỹ thuật xung, Kỹ thuật số Xử lý tín hiệu số 3.1 KHÁI NIỆM CHUNG 3.1.1 Tín hiệu xung tham số Tín hiệu điện áp hay dòng điện biến đổi theo thời gian (mang nội dung trình thông tin đó) có hai dạng bản: liên tục hay rời rạc (gián đoạn) Tương ứng với chúng, tồn hai loại hệ thống gia công, xử lí tín hiệu có đặc điểm kĩ thuật khác mang ưu, nhược điểm khác hệ thống liên tục (analog) hệ thống rời rạc (digital) Nhiều khi, đặc điểm lịch sử phát triển để phát huy đầy đủ ưu loại ta gặp thục tế hệ thống lai ghép kết hợp việc gia công xử lí hai loại tín hiệu Đối tượng chương đề cập tới loại tín hiệu rời rạc theo thời gian gọi tín hiệu xung Dạng tín hiệu xung thường gặp cho hình 3.1 Chúng dãy xung tuần hoàn theo thời gian với chu kì lặp lại T, xung đơn xuất lần, có cực tính dương, âm cực tính thay đổi Hình 3.1: Các dạng tín hiệu xung a) Dãy xung vuông; b) Dãy xung tam giác (răng cưa); c) Dãy xung hàm mũ (xung kim) Hình 3.2 xung vuông thực tế với đoạn đặc trưng: sườn trước, đỉnh sườn sau Các tham số biên độ, độ rộng xung, độ rộng sườn trước sau, độ sụt đỉnh Hình 3.2: Các tham số tín hiệu xung • Biên độ xung Um xác đinh giá trị lớn điện áp tín hiệu xung có thời gian tồn • Độ rộng sườn trước sườn sau (ttr ts) xác đinh khoảng thời gian tăng thời gian giảm biên độ xung khoảng giá trị 0,l Um đến 0,9Um •Độ rộng xung tx xác định khoảng thời gian có xung với biên độ mức 0,1Um (hay mức 0,5Um tùy theo chuẩn quy ước) • Đô sụt đỉnh xung thể mức giảm biên độ xung đoạn đỉnh xung Với dãy xung tuần hoàn, có tham số đặc trưng sau (cụ thể xét với dãy xung vuông) • Chu kì lặp lại xung T (hay tần số xung f = 1/T) khoảng thời gian điểm tương ứng hai xung • Thời gian nghỉ tng (h3.1a) khoảng thời gian trống hai xung liên tiếp • Hệ số lấp đầy γ tỉ số độ rộng tx chu kì T γ = tX T từ có hệ thực : T = tx + tng γ < Trong kĩ thuật xung - số, người ta thường sử dụng phương pháp số dạng tín hiệu xung với quy ước có hai trạng thái phân biệt: • Trạng thái có xung (khoảng tx) với biên độ lớn mức ngưỡng UH gọi mức cao hay mức "1', mức UH thường chọn cỡ 1/2 điện áp nguồn cung cấp • Trạng thái xung (khoảng tng với biên độ nhỏ mức ngưỡng UL) gọi mức thấp hay mức "O" Mức UL chọn tùy theo phần tử khóa (tranzito, IC) • Các mức điện áp dải UL < Ura < UH trạng thái cấm Vấn đề đề cập kĩ phần 3.1.2 Chế độ khóa tranzito Tranzito làm việc chế độ khóa hoạt động khóa điện tử đóng mở mạch với tốc độ nhanh (l0-9 + l0-6s), có nhiều đặc điểm khác với chế độ khuếch đại xét Chương a - Yêu cầu với tranzito chế độ khóa điện áp đầu có hai trạng thái khác biệt: • Ura ≥ UH Uvào ≤ UL (3-1) • Ura ≤ UL Uvào ≥ UH Chế độ khóa tranzito xác đinh chế độ điện áp hay dòng điện chiều cung cấp từ qua mạch phụ trợ (khóa thường đóng hay thường mở) Việc chuyển trạng thái khóa thường thực nhờ tín hiệu xung có cực tính thích hợp tác động tới đầu vào Cũng có trường hợp khóa tự động chuyển đổi trạng thái cách tuần hoàn nhờ mạch hồi tiếp dương nội bộ, không cần xung điều khiển (xem phần mạch tạo xung tiếp sau) Để đưa đặc điểm chủ yếu chế độ khóa, xét mạch cụ thể hình 3.3 200 Hình 3.3: Mạch khóa (đảo) dùng Tranzito 201 Sơ đồ thực điều kiện (3-1) lựa chọn mức UH, UL giá trị Rc RB thích hợp Ban đầu (khi Uv = hay Uv ≤ UL) tranzito trạng thái đóng, dòng điện Ic = 0, lúc tải Rt Ura = +Ecc Lúc điện trở tải nhỏ Rc = Rt (với Rt điện trở vào mạch tầng sau nối với đầu sơ đồ) Ura = 0,5Ecc mức nhỏ điện áp trạng thái H, để phân biệt chắn, ta chọn UH < 0,5Ecc (chẳng hạn UH = l,5V Ecc = 5V) Phù hợp với điều kiện (3-1), điện áp vào phải nằm mức UL (được hiểu điện áp vào lớn để tranzito bị khóa chắn UL=UVmax) Với tranzito silic người ta chọn UL = 0,4V Khi có xung điều khiển cực tính dương đưa tới đầu vào Uvào ≥ UH tranzito chuyển sang trạng thái mở (bão hòa), điện áp phải thỏa mãn điều kiện Ura ≤ UL Điện trở Rc chọn thích hợp để thời gian độ đủ nhỏ dòng Ic không lớn, chẳng hạn Rc = 5kΩ Xác định RB để Uv = UH = 1,5V Ura ≤ UL = 0,4V Muốn Icbh = ECC/RC = 1mA, với β = 100 dòng bazơ IBbH = 10µA Để tranzito bão hòa vững, chọn IB = 100µA (tức có dự trữ 10 lần), lúc lưu ý UBE = 0,6V có RB = (1,5 − 0,6)V = 9kΩ 100µ0 b - Đặc tính truyền đạt sơ đồ với tham số cho hình 3.4 Để đánh giá mức tin cậy khóa, người ta định nghĩa tham số độ dự trữ chống nhiễu mức cao SH mức thấp SL: SH = Ura khóa – UH (3- 2) SL = UL - Ura mở Ở đây, Ura khóa Ura mở điện áp thực tế lối tranzito lúc khóa hay mở tương ứng với trường hợp cụ thể SH = 2,5V – l,5V = 1V (lúc Uv ≤ UL) SL = 0,4V – 0,2V = 202 0,2V (lúc Uv ≥ UH) Từ có nhận xét sau: - Có thể dễ dàng đạt mức SH lớn cách chọn Ecc tham số Rc, RB thích hợp - Do SL thường nhỏ, cần phải quan tâm đặc biệt tới việc nâng cao tính chống nhiễu với mức thấp Vì trị số điện áp Urabh = UCEbh thực tế giảm được, muốn SL tăng, cần tăng mức UL (xem biểu thức 3.2) 203 Hình 3.4: Đặc tuyến truyền đạt tranzito khóa 204 phần 3.1 Nét đặc trưng hai mức điện cao thấp mạch khóa hoàn toàn cho tương ứng đơn trị với hai trạng thái biến hay hàm logic Nếu tương ứng quy ước điện thấp - trị ''0'' điện cao - trị ''1" ta gọi logic dương Trong trường hợp ngược lại, với quy ước mức thấp trị ''1" mức cao - trị ''0'', ta có logic âm Để đơn giản, chương này, xét với logic dương a - Phần tử phủ định logic (phần tử đảo - NO) - Phần tử phủ định có đầu vào biết đầu thực hàm phủ định logic: FNO = x (3- 70) tức FNO = x = ngược lại FNO = x = Bảng trạng thái, kí hiệu quy ước giản đồ thời gian minh họa cho hình 3.31a, b c tương ứng a) X FNO 1 x FN O b) c) t t Hình 3.31: Bảng trạng thái (a), ký hiệu (b), giản đồ phần tử NO (c) Để thực hàm FNO, dùng sơ đồ mạch khóa (tranzito hay IC) nêu 3.1.2 dựa tính chất đảo pha tầng Ec tranzito hay đầu vào N IC thuật toán Mạch điện thực tế có phức tạp để nâng cao khả làm việc tin cậy khả xác Hình 3.32 đưa sơ đồ đảo kiểu TTL (Tranzito-Tranzito-Logic) hoàn thiện vỏ IC số Mạch sơ đồ gồm tranzito T3 T4 làm việc ngược pha (ở chế độ khóa) nhờ tín hiệu lấy lối phân tải T2 Mạch vào sơ đồ dừng tranzito T1 mắc kiểu BC tín hiệu vào (x) đưa tới cực emitơ T1 thể xung điện áp cực tính dương (lúc x = 1) có biên độ lớn mức UH xung (lúc x = 0) điều khiển x1 khóa (lúc x = 1) hay mở (lúc x = 0) Nghĩa x = T1 mở, điện Uc1 = UB2 mức thấp T2 khóa, điều làm T3 khóa (vì UE2 mức thấp) T4 mở (vì Uc2 mức cao), kết đầu ra, điện điểm A mức cao hay FNO = l Nhờ T4 mở mức A nâng lên xấp xỉ nguồn +E (ưu điểm so với việc dùng điện trở Rc3) nên T4 gọi tranzito ''kéo lên", điều làm tăng khả chịu tải nhỏ hay dòng lớn cho tầng Khi x = 1, tình hình ngược lại T1 khóa, T2 mở làm T4 khóa T3 mở dẫn tới FNO = Nhận xét: - Kết cấu mạch hình 3.32 không cho phép đấu chung lối hai phần tử đảo kiểu song song (3.32b) FNO1 = FN02 = xảy ngắn mạch T4mạch1 với T3mạch2 ngược lại Lúc cần sử dụng phần tử NO kiểu để hở colectơ T3 (không có T4) dùng điện trở Rc3 mạch - Có thể kết cấu phần tử NO từ cặp MOSFET kênh n kênh p (một loại thường mở loại thường khóa) hình 3.33 Khi x = (Uvào= 0) T2 mở T1 khóa Ua = UDD hay FNO = Khi x = (Uvào =UDD) T2 khóa T1 mở Ura≈0 hay FNO = FAND = x1x2x3 xn (3-71) Hình 3.32: Bộ đảo TTL có đầu hai trạng thái kết cấu dạng vi mạch số (a) Kiểu mắc chung hai đầu cho hai phần tử NO b) Hình 3.33: Sơ đồ NO kiểu CMOS Sơ đồ hình 3.33 chế tạo theo công nghệ CMOS có ưu điểm dòng tĩnh lối vào lối gần b - Phần tử (AND) phần tử có nhiều đầu vào biến đẩu thực hàm nhân logic, tức hàm FAND FAND = tất biến xi nhận tri FAND = biến xi có trị Bảng trạng thái, kí hiệu quy ước giản đồ thời gian, minh họa FAND cho hình 3.34 (với n = 2) Mạch điện thực FAND loại đơn giản dựa khóa điôt cho hình 3.35, bình thường x1 = x2 = nhờ E qua phân áp R1 R2 có UA > điôt D1 D2 mở, điện áp mức thấp (cỡ sụt áp thuận điôt) FAND = Tình hình không thay đổi x1 = x2 = a) X1 X1 X2 FAND 0 0 1 0 1 t X t FA ND t Hình 3.34: Bảng trạng thái (a), ký hiệu (b), giản đồ phần tử AND (c) Khi x1 = x2 = (ứng với trạng thái đầu vào có xung vuông biên độ lớn UA) điôt khóa nhánh đầu vào, lúc UA=ER2/(R1+R2) cao FAND =1 (khi R2 > > R1) Lưu ý số lượng đầu vào nhiều số biến, đầu vào không dùng cần nối với +E để nhánh tương ứng tách khỏi mạch (điôt khóa) tránh nhiễu với đầu khác làm việc Hình 3.35: Sơ đồ nguyên lý mạch AND dựa điôt c - Phần tứ (OR) phần tử có nhiều đầu vào biến, đầu thực hàm cộng logic: FOR = x1 +x2+x3+ +xn (3- 72) FOR = biến xi nhận trị FOR = tất biến nhận trị 0: x1 = xn = X t X1 X2 FOR 0 0 1 a)0 1 1 X b) FOR c) t t Hình 3.36: Bảng trạng thái (a) ký hiệu quy ước b) giản đồ thời 230 gian (c) phần tử O R Bảng trạng thái kí hiệu quy ước đồ thị thời gian minh họa FOR cho hình 3.36 (cho với n = 1) Có thể dùng khóa điôt thực hàm FOR (3-37) Bình 231 thường x1 = x2 = điôt khóa R dòng điện Ur = FOR = đầu vào có xung dương điôt tương ứng mở tạo dòng R UA mức cao hay FOR=1 Khi số đầu vào nhiều số biến, đầu vào không dùng nối đất để chống nhiễu Hình 3.37: Sơ đồ nguyên lý mạch OR dùng điôt d - Phần tử phủ định (NAND) phần tử nhiều đầu vào biến đầu thực hàm logic - phủ định: FNA x1.x (3-73) x x n ND= FNAND = tất đầu vào biến có trị FNAND = trường hợp lại Hình 3.38 đưa bảng trạng thái, kí hiệu quy ước đồ thị thời gian minh họa trường hợp n = X t X1 X2 FNAND 0 1 1 a)0 1 X b) t FNA 232 ND c) t Hình 3.38: Bảng trạng thái (a) ký hiệu quy ước b) giản đồ thời gian (c) phần tử NAN D 233 - Cũng phần tử NO, OR, AND, thực phần tử NAND nhiều cách khác dựa công nghệ chế tạo bán dẫn: loại điện trở tranzito - logic (RTL) loại điôt tranzito - logic (DTL), loại tranzito - tranzito - logic (TTL) hay công nghệ CMOS Để minh họa, hình 3.39 đưa phần tử NAND dựa công nghệ TTL, sử dụng loại tranzito nhiều cực emitơ, có ưu điểm bảo đảm mức logic, tác động nhanh khả tải lớn Hình 3.39 : Nguyên lý xây dựng phần tử NAND loại TTL Hình 3.40: Phần từ logic NAND TTL thực tế có đầu vào điều 234 khiển (loại trạng thái ổn định) 235 Với mạch 3.39 tất lối vào có điện áp cao (x1 = x2 = x3 = 1) T1 khóa UCM = UB2 mức cao làm T2 mở FNAND = Nếu lối vào có mức điện áp thấp tiếp giáp emitơ - bazơ tương ứng T1 mở làm dòng IB2 nên T2 khóa: FNAND = Thực tế T2 thay mạch (h.3.40) dạng đẩy kéo tương tự hình 3.32 cho dòng lớn tăng khả tải chống nhiễu Khi T2 khóa T3 khóa (do UE2 = 0) FNAND = nhờ lặp lại cực emitơ T4 trở kháng thấp tăng khả chịu tải cho toàn mạch Khi T2 mở T3 mở T4 khóa, D tách nhánh T4 khỏi mạch FNAND = (mức cỡ + 0,1V ) - Để điều khiển tầng ra, dùng lối vào đặc biệt Uđk = (mức thấp) T3 T4 bị khóa (trạng thái ổn định thứ sơ đồ gọi trạng thái trở kháng cao) Khi Uđk mức cao điôt D1 khóa, sơ đồ làm việc bình thường phân tích với hai trạng thái ổn định lại Tín hiệu Uđk gọi tín hiệu chọn vỏ (CS) tạo khả cho phép (lúc CS = 1) hay không cho phép (lúc CS = 0) mạch NAND làm việc, điều đặc biệt thuận lợi phải điều khiển nhiều NAND làm việc chung với lối e - Phần tử - phủ định (NOR) gồm nhiều đầu vào biến, đầu thực hàm logic - phủ định FNOR = x1 + x + x + (3-74) + xn FNOR = biến vào có trị số "0" FNOR = trường hợp lại Bảng trạng thái, kí hiệu quy ước giản đồ thời gian minh họa FNOR (với n = 2) cho hình 3.41 X t X t 236 X1 X2 FNOR 0 1 a)0 1 b) FN OR c) t Hình 3.41: Bảng trạng thái (a) ký hiệu quy ước b) giản đồ thời gian (c) phần tử NO R Hình 3.42 cho kết cấu thực FNOR công nghệ RTL Khi cửa vào có xung dương mở, điện áp mức thấp FNOR = 0, x1 = x2 = = xn = 0, tranzito thiết kế chế độ thường khóa Tất tranzito khóa FNOR = (lưu ý: thiết kế tranzito thường mở mạch hoạt động phần tử NAND với xung vào cực tính âm điều khiển khóa tranzito) 237 - Có thể thực phần tử NOR dựa công nghệ MOS CMOS (từng cặp MOSN MOSP với đầu vào) với nhiều ưu điểm bật: thời gian chuyển biến nhanh, dòng rò tiêu thụ công suất cực bé Hình 3.42 : Phần tử NOR với cực colectơ hở 238