Điểm Chữ kí giám thị ĐỀ THI HK (2009 – 2010) Mơn: Kỹ thuật số Thời gian: 120 phút (SINH VIÊN KHƠNG ĐƯỢC SỬ DỤNG TÀI LIỆU) HỌ TÊN: ……………………………………… MSSV: ………………… NHĨM: ……… SINH VIÊN LÀM BÀI NGAY TRÊN ĐỀ THI - ĐỀ THI CĨ TRANG Câu (1,5 điểm) Cho mạch logic hình vẽ Khảo sát dạng tín hiệu Y, Z, T theo tín hiệu A, B, C Biết giá trò ban đầu ngõ Q chốt D Flip Flop D D Q A EN Q B D Q CK Q C A B C Y Z T Y Z T Câu (1,5 điểm) Sử dụng JK.FF có xung clock kích theo cạnh lên, ngõ vào Preset Clear tích cực logic (tích cực thấp), thiết kế đếm nối tiếp (bộ đếm bất đồng bộ) bit QAQBQC (QC LSB) có giản đồ trạng thái hình vẽ QAQBQC 111 000 011 010 001 Câu (1,5 điểm) Xác đònh giản đồ trạng thái hệ gồm ngõ vào X T-FF Q1, Q0 hình vẽ Q0 X Q1 T Q T Q CK Q CK Q CK Câu (1,0 điểm) Thành lập bảng chuyển trạng thái giản đồ trạng thái hệ kiểu MOORE có ngõ vào X ngõ Z Ngõ Z ngõ vào X nhận chuỗi liên tục 1, 1, 0, Hãy rút gọn bảng trạng thái Câu (2,0 điểm) Cho hệ có ngõ vào X ngõ Z1, Z2 Hệ có trạng thái A, B, C D Với phép gán trạng thái (mã hóa trạng thái) A: Q1Q2 = 10, B: Q1Q2 = 00, C: Q1Q2 = 10 D: Q1Q2 = 11 Hãy thiết kế hệ JK_FF cổng logic D_FF PLA (chỉ chọn 2) Biết xung clock vào có cạnh xuống hệ chuyển trạng thái A 01 B 11 X=1 0 D 10 1 C 00 HỌÏ TÊN: …………………………………………………………………………… MSSV: ……………… … …… NHÓM: ……… Câu (1,0 điểm) Cho hệ có lưu đồ máy trạng thái (lưu đồ SM, giản đồ trạng thái hình vẽ) Xác đònh phương trình (hàm) trạng thái kế biến trạng thái Q+1, Q+2 phương trình (hàm) ngõ Z1, Z2 S0 00 = Q1Q2 Z1 X Z2 S1 11 S2 10 Z1, Z2 X 0 Z1 11 ZX =1 1A 01 X Câu (1,0 điểm) Một hệ tổ hợp có ngõ Z số nhò phân bit (z3 z2 z1 z0); có chức chọn mã nhò phân bit ngõ vào: M, N, P Q phụ thuộc ngõ vào điều khiển x1 x0 x1 x0 0 1 1 Z= M= N= P= Q= z3 m3 n3 p3 q3 z2 m2 n2 p2 q2 z1 m1 n1 p1 q1 z0 m0 n0 p0 q0 Viết mã VHDL thực mạch sử dụng component MUX có khai báo ENTITY: s1 s0 y ENTITY MUX4 IS 0 d0 PORT (d0, d1, d2, d3: IN STD_LOGIC; s1, s0: IN STD_LOGIC; d1 y: OUT STD_LOGIC); d2 END MUX4; 1 d3 Gợi ý: - Mỗi ngõ zi chọn ngõ vào mi, ni, pi, qi - Các ngõ vào M, N, P, Q ngõ Z khai báo kiểu STD_LOGIC_VECTOR Câu (1,5 điểm) Một mạch hoán đổi mạng dây (2-input permutation network): có ngõ vào a, b; ngõ vào điều khiển c ngõ x, y Mạch có hoạt động sau: - Nếu c = x = a y = b - Nếu c = x = b y = a Hãy viết mã VHDL (sử dụng phát biểu Process) mô tả hoạt động mạch Duyệt BM Điện Tử Ngày 07 tháng 01 năm 2010 GV đề HỒ TRUNG MỸ NGUYỄN TRỌNG LUẬT