Bài Giảng điện Tử số

ĐIỆN TỬ SỐ Nguyễn Trung Hiếu Khoa Kỹ thuật điện tử Học viện Công nghệ Bưu viễn thông Bài giảng Điện tử số V1.0 Nội dung ƒ Chương 1: Hệ đếm Chương 2: Đại số Boole phương pháp biểu diễn hàm Chương 3: Cổng logic TTL CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic Chương 6: Mạch phát xung tạo dạng xung Chương 7: Bộ nhớ bán dẫn V1.0 Bài giảng Điện tử số Hệ đếm Bài giảng Điện tử số V1.0 Nội dung ƒ Biểu diễn số Chuyển đổi số hệ đếm Số nhị phân có dấu Dấu phẩy động V1.0 Bài giảng Điện tử số Biểu diễn số (1) ƒ Nguyên tắc chung ƒ Dùng số hữu hạn ký hiệu ghép với theo qui ước vị trí Các ký hiệu thường gọi chữ số Do đó, người ta gọi hệ đếm hệ thống số Số ký hiệu dùng số hệ ký hiệu r ƒ Giá trị biểu diễn chữ khác phân biệt thông qua trọng số hệ Trọng số hệ đếm ri, với i số nguyên dương âm ƒ Tên gọi, số ký hiệu số vài hệ đếm thông dụng Tên hệ đếm Số ký hiệu Cơ số (r) Hệ nhị phân (Binary) Hệ bát phân (Octal) Hệ thập phân (Decimal) Hệ thập lục phân (Hexadecimal) 0, 0, 1, 2, 3, 4, 5, 6, 0, 1, 2, 3, 4, 5, 6, 7, 8, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F 10 16 Chú ý: Người ta gọi hệ đếm theo số chúng Ví dụ: Hệ nhị phân = Hệ số 2, Hệ thập phân = Hệ số 10 Bài giảng Điện tử số V1.0 Biểu diễn số (2) ƒ Biểu diễn số tổng quát: N = a n −1 × r n −1 + + a1 × r1 + a × r + a −1 × r −1 + + a − m × r − m −m = ∑ a i × ri n −1 ƒ Trong số trường hợp, ta phải thêm số để tránh nhầm lẫn biểu diễn hệ Ví dụ: 3610 , 368 , 3616 V1.0 Bài giảng Điện tử số Hệ thập phân (1) ƒ Biểu diễn tổng quát: N10 = d n −1 × 10n −1 + + d1 × 101 + d × 100 + d −1 × 10−1 + + d − m × 10− m −m = ∑ di × 10i n −1 Trong đó: ƒ N10 : biểu diễn theo hệ 10, ƒ d : hệ số nhân (ký hiệu hệ), ƒ n : số chữ số phần nguyên, ƒ m : số chữ số phần phân số ƒ Giá trị biểu diễn số hệ thập phân tổng tích ký hiệu (có biểu diễn) với trọng số tương ứng ƒ Ví dụ: 1265.34 biểu diễn số hệ thập phân: 1265.34 = ×103 + × 102 + × 101 + × 100 + × 10−1 + × 10−2 Bài giảng Điện tử số V1.0 Hệ thập phân (2) ƒ Ưu điểm hệ thập phân: ƒ Tính truyền thống người Đây hệ mà người dễ nhận biết ƒ Ngoài ra, nhờ có nhiều ký hiệu nên khả biểu diễn hệ lớn, cách biểu diễn gọn, tốn thời gian viết đọc ƒ Nhược điểm: ƒ Do có nhiều ký hiệu nên việc thể thiết bị kỹ thuật khó khăn phức tạp V1.0 Bài giảng Điện tử số Hệ nhị phân (1) ƒ Biểu diễn tổng quát: N = b n −1 × 2n −1 + + b1 × 21 + b × 20 + b −1 × 2−1 + + b − m × 2− m −m = ∑ b i × 2i n −1 Trong đó: ƒ N : biểu diễn theo hệ 2, ƒ b : hệ số nhân lấy giá trị 1, ƒ n : số chữ số phần nguyên, ƒ m : số chữ số phần phân số ƒ Hệ nhị phân (Binary number system) gọi hệ số hai, gồm hai ký hiệu 1, số hệ 2, trọng số hệ 2n ƒ Ví dụ: 1010.012 biểu diễn số hệ nhị phân 1010.012 = × 23 + × 22 + 1× 21 + × 00 + × 2−1 + 1× 2−2 Bài giảng Điện tử số V1.0 Hệ nhị phân (2) ƒ Ưu điểm: ƒ Chỉ có hai ký hiệu nên dễ thể thiết bị cơ, điện ƒ Hệ nhị phân xem ngôn ngữ mạch logic, thiết bị tính toán đại - ngôn ngữ máy ƒ Nhược điểm: ƒ Biểu diễn dài, nhiều thời gian viết, đọc ƒ Các phép tính: ƒ Phép cộng: + = 0, + = 1, + = 10 ƒ Phép trừ: - = ; - = ; - = ; 10 - = (mượn 1) ƒ Phép nhân: (thực giống hệ thập phân) 0x0=0 , 0x1=0 ,1x0=0 ,1x1=1 Chú ý : Phép nhân thay phép dịch cộng liên tiếp ƒ Phép chia: Tương tự phép chia số thập phân V1.0 Bài giảng Điện tử số 10 Hệ bát phân (1) ƒ Biểu diễn tổng quát: N8 = O n −1 × 8n −1 + + O0 × 80 + O −1 × 8−1 + + O − m × 8− m −m = ∑ Oi × 8i n −1 Trong đó: ƒ N : biểu diễn theo hệ 8, ƒ O : hệ số nhân (ký hiệu hệ), ƒ n : số chữ số phần nguyên, ƒ m : số chữ số phần phân số ƒ Hệ gồm ký hiệu : 0, 1, 2, 3, 4, 5, Cơ số hệ Việc lựa chọn số xuất phát từ chỗ = 23 Do đó, chữ số bát phân thay cho bit nhị phân ƒ Ví dụ: 1265.348 biểu diễn số bát phân Bài giảng Điện tử số V1.0 11 Hệ bát phân (2) ƒ Phép cộng ƒ Phép cộng hệ bát phân thực tương tự hệ thập phân ƒ Tuy nhiên, kết việc cộng hai nhiều chữ số trọng số lớn phải nhớ lên chữ số có trọng số lớn + 253 126 don vi : + = = + 8(viet nho1len hang chuc) chuc : + + = = + (viet nho1len hang tram) tram : + + = (1la nho tu hang chuc) 401 ƒ Phép trừ ƒ Phép trừ tiến hành hệ thâp phân ƒ Chú ý mượn chữ số có trọng số lớn cần cộng thêm cộng thêm 10 − 253 126 don vi : < → + − = 5(no hang chuc) chuc : − − = (1la cho hang don vi vay ) 125 ƒ Chú ý: Các phép tính hệ bát phân sử dụng V1.0 Bài giảng Điện tử số 12 Hệ thập lục phân (1) ƒ Biểu diễn tổng quát: N16 = H n −1 × 16n −1 + + H × 160 + H −1 × 16−1 + + H − m × 16− m −m = ∑ Hi × 16i n −1 Trong đó: ƒ N16 : biểu diễn theo hệ 16, ƒ d : hệ số nhân (ký hiệu hệ), ƒ n : số chữ số phần nguyên, ƒ m : số chữ số phần phân số ƒ Hệ thập lục phân (hay hệ Hexadecimal, hệ số 16) ƒ Hệ gồm 16 ký hiệu 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F ƒ Trong đó, A = 1010 , B = 1110 , C = 1210 , D = 1310 , E = 1410 , F = 1510 ƒ Ví dụ: 1FFA biểu diễn số hệ thập lục phân Bài giảng Điện tử số V1.0 13 Hệ thập lục phân (2) ƒ Phép cộng ƒ Khi tổng hai chữ số lớn 15, ta lấy tổng chia cho 16 Số dư viết xuống chữ số tổng số thương nhớ lên chữ số Nếu chữ số A, B, C, D, E, F trước hết, ta phải đổi chúng giá trị thập phân tương ứng cộng ƒ Phép trừ ƒ Khi trừ số bé cho số lớn ta mượn cột bên trái, nghĩa cộng thêm 16 trừ ƒ Phép nhân + C − E ƒ Muốn thực phép nhân hệ 16 ta phải đổi số thừa số thập phân, nhân hai số với Sau đó, đổi kết hệ 16 V1.0 Bài giảng Điện tử số 14 F Nội dung Biểu diễn số ƒ Chuyển đổi số hệ đếm Số nhị phân có dấu Dấu phẩy động V1.0 Bài giảng Điện tử số 15 Chuyển đổi từ hệ số 10 sang hệ khác Ví dụ: Đổi số 22.12510, 83.8710 sang số nhị phân ƒ Đối với phần nguyên: ƒ Chia liên tiếp phần nguyên số thập phân cho số hệ cần chuyển đến, số dư sau lần chia viết đảo ngược trật tự kết cần tìm ƒ Phép chia dừng lại kết lần chia cuối ƒ Đối với phần phân số: ƒ Nhân liên tiếp phần phân số số thập phân với số hệ cần chuyển đến, phần nguyên thu sau lần nhân, viết kết cần tìm ƒ Phép nhân dừng lại phần phân số triệt tiêu V1.0 Bài giảng Điện tử số 16 Đổi số 22.12510 sang số nhị phân ƒ Đối với phần nguyên: Bước Chia Được ƒ Đối với phần phân số: Dư LSB Bước Nhân Kết Phần nguyên 0.125 x 0.25 22/2 11 11/2 0.25 x 0.5 5/2 0.5 x 1 2/2 0x2 0 1/2 MSB ƒ Kết biểu diễn nhị phân: 10110.001 Bài giảng Điện tử số V1.0 17 Đổi số 83.8710 sang số nhị phân ƒ Đối với phần nguyên: Bước Chia Được ƒ Đối với phần phân số: Dư LSB Bước Nhân Kết Phần nguyên 0.87 x 1.74 1 83/2 41 41/2 20 0.74 x 1.48 20/2 10 0.48 x 0.96 10/2 0.96 x 1.92 5/2 0.92 x 1.84 2/2 0.84 x 1.68 1/2 0.68 x 1.36 0.36 x 0.72 MSB ƒ Kết biểu diễn nhị phân: 1010011.11011110 V1.0 Bài giảng Điện tử số 18 Đổi biểu diễn hệ sang hệ 10 ƒ Công thức chuyển đổi: N10 = a n −1 × r n −1 + a n −2 × r n −2 + a × r + a −1 × r −1 + + a − m × r − m ƒ Thực lấy tổng vế phải có kết cần tìm Trong biểu thức trên, r hệ số số hệ có biểu diễn ƒ Ví dụ: Chuyển 1101110.102 sang hệ thập phân N10 = 1× 26 + 1× 25 + × 24 + 1× 23 + 1× 22 + 1× 21 + × 20 + 1× 2−1 + × 2−2 = 64 + 32 + + + + + + 0.5 + = 110.5 Bài giảng Điện tử số V1.0 19 Đổi số từ hệ nhị phân sang hệ số 8, 16 ƒ Quy tắc: ƒ Vì = 23 16 = 24 nên ta cần dùng số nhị phân bit đủ ghi ký hiệu hệ số từ nhị phân bit cho hệ số 16 ƒ Do đó, muốn đổi số nhị phân sang hệ số 16 ta chia số nhị phân cần đổi, kể từ dấu phân số sang trái phải thành nhóm bit bit Sau thay nhóm bit phân ký hiệu tương ứng hệ cần đổi tới ƒ Ví dụ: Chuyển 1101110.102 sang hệ số 16 Tính từ dấu phân số, chia số cho thành nhóm bit 001 101 110 ↓ ↓ 100 0110 1110 ↓ ↓ ↓ ↓ ↓ 6 E Kết quả: 1101110.102 = 156.4 V1.0 Tính từ dấu phân số, chia số cho thành nhóm bit 1000 Kết quả: 1101110.102 = 6E.8 Bài giảng Điện tử số 20 Bộ nhớ ƒ Mỗi ô nhớ nhị phân có chức lưu giữ hai trạng thái ƒ Mở rộng nhớ Bài giảng Điện tử số V1.0 203 Bộ giải mã địa ƒ Bộ giải mã địa giao diện kênh địa khối nhớ ƒ Nó có khả truyền nhiều địa số đường truyền ƒ Địa nhị phân phải giải mã trước tác động tới mảng ô nhớ 33 32 31 30 23 22 21 20 13 12 11 10 03 02 01 00 A3 A2 Cho phép đọc V1.0 A1 A0 Bài giảng Điện tử số 204 VD CS Hình 7-2 Ví dụ giải mã cho ma trận ROM 128 x 128 V1.0 Bài giảng Điện tử số 205 Mạch nhớ ƒ Mạch có nhiệm vụ kết nối liệu chọn với kênh liệu vào lúc thích hợp V1.0 Bài giảng Điện tử số 206 Mạch điều khiển ƒ Mạch điều khiển ROM có chức đơn giản ROM Kênh địa A9 A0 Kênh CE1 điều CE2 khiển CE3 Khối nhớ Bộ giải mã địa Ô nhớ định vị Bộ điều khiển Mạch D0 D7 Kênh liệu V1.0 Bài giảng Điện tử số 207 Bộ nhớ cố định – MROM Các chip RAM không thích hợp cho chương trình khởi động thông tin bị tắt nguồn Do phải dùng đến ROM, số liệu cần lưu trữ viết lần theo cách không bay để nhằm giữ ƒ MROM – ROM lập trình theo kiểu mặt nạ +V +5V R4 R3 R2 R1 Các dây hàng (i hàng) Các dây bit (j cột) Hình 7-6 MROM diode đơn giản ƒ Được chế tạo phiến silic theo số bước xử lý quang khắc khếch tán để tạo tiếp giáp bán dẫn có tính dẫn điện theo chiều (như diode, transistor trường) Người thiết kế định rõ chương trình muốn ghi vào ROM, thông tin sử dụng để điều khiển trình làm mặt nạ Hình 7-6 ví dụ đơn giản sơ đồ MROM dùng diode ƒ Chỗ giao dây từ (hàng) dây bit (cột) tạo nên phần tử nhớ (ô nhớ) Một diode đặt (hình vẽ) cho phép lưu trữ số liệu “0” Ngược lại vị trí diode cho phép lưu trữ số liệu “1” Khi đọc từ số liệu thứ i ROM, giải mã đặt dây từ xuống mức logic thấp, dây lại mức cao Do diode nối với dây phân cực thuận, dẫn làm cho điện lối dây bit tương ứng mức logic thấp, dây bit lại giữ mức cao V1.0 Bài giảng Điện tử số 208 Bộ nhớ cố định – PROM ƒ PROM gồm có diode MROM chúng có mặt đầy đủ tạo vị trí giao dây từ dây bit Mỗi diode nối với cầu chì ƒ Bình thường chưa lập trình, cầu chì nguyên vẹn, nội dung PROM toàn Khi định vị đến bit cách đặt xung điện lối tương ứng, cầu chì bị đứt bit Bằng cách ta lập trình toàn bit PROM ƒ Như vậy, việc lập trình thực người sử dụng lần nhất, sửa đổi V1.0 Bài giảng Điện tử số 209 PROM ƒ Hình 7-11 PROM dùng diode V1.0 Bài giảng Điện tử số 210 Bộ nhớ bán cố định - EPROM (Erasable PROM) ƒ Số liệu vào viết vào xung điện lưu giữ theo kiểu không bay Đó loại ROM lập trình xóa Hình 7- cấu trúc transistor dùng để làm ô nhớ gọi FAMOST (Floating gate avalanche injection MOS transistor) ƒ Trong ô nhớ dùng transistor này, cực cửa nối với đường từ, cực máng nối với đường bit cực nguồn nối với nguồn chuẩn coi nguồn cho mức logic Khác với transistor MOS bình thường, transistor loại có thêm cửa gọi cửa (floating gate); vùng vật liệu thêm vào vào lớp cách điện cao hình 7-7 Nếu cửa điện tích không ảnh hưởng đến cực cửa điều khiển transistor hoạt động bình thường Tức dây từ kích hoạt (cực cửa có điện dương) transtor dẫn, cực máng nguồn nối với qua kênh dẫn dây bit có mức logic Nếu cửa có điện tử với điện tích âm chúng ngăn trường điều khiển cửa cửa dù dây từ kích hoạt phát trường đủu mạnh với cực cửa điều khiển để làm thông transistor Lúc đường bit không nối với nguồn chuẩn ô nhớ coi giữ giá trị ID v0 v1 vGS Hình 7-7 Cấu trúc EPROM V1.0 Bài giảng Điện tử số 211 Bộ nhớ bán cố định - EPROM (Erasable PROM) ƒ Việc nạp điện tử vào vùng cửa nổi, tức tạo ô nhớ mang giá trị thực xung điện có độ dài cỡ 50 ms độ lớn + 20 V đặt cực cửa va cực máng Lúc điện tích mang lượng lớn qua lớp cách điện đế cửa Chúng tích tụ vùng cửa giữ sau xung lập trình tắt Đó cửa cách điện cao với xung quanh điện tử không đủ lượng sau lạnh đi, để vượt lớp cách điện Chúng giữ thời gian dài (ít 10 năm) ƒ Để xoá thông tin, tức làm điện tích điện tử vùng cửa nổi, phải chiếu ánh sáng tử ngoại UV vào chíp nhớ Lúc này, điện tử hấp thụ đượ lượng nhảy lên mức lượng cao rời khỏi cửa giống cách mà chúng thâm nhập vào Trong chip EPROM có cửa sổ làm thuỷ tinh thạch anh ánh sáng tử ngoại qua cần xoá số liệu nhớ V1.0 Bài giảng Điện tử số 212 Bộ nhớ bán cố định - EEPROM (Electrically Erasable PROM) ƒ Cửa sổ thạch anh có giá thành đắt không tiện lợi nên năm gần xuất chip PROM xoá số liệu phương pháp điện Cấu trúc ô nhớ giống hình 7-8 ƒ Việc nạp điện tử cho cửa thực cách EPROM Bằng xung điện tương đối dài, điện tích mang lượng cao phát đế thấm qua lớp cửa ôxit tích tụ cửa Để xoá EEPROM, lớp kênh màng mỏng ôxit vùng cửa trải xuống đế cực máng giữ vai trò quan trọng Các lớp cách điện lý tưởng được, điện tích thấm qua lớp phân cách với xác suất thấp Xác suất tăng lên bề dày lớp giảm điện hai điện cực hai mặt lớp cách điện tăng lên Muốn phóng điện tích vùng cửa điện (-20 V) đặt vào cực cửa điều khiển cực máng Lúc điện tử âm cửa chảy cực máng qua kênh màng mỏng ôxit số liệu lưu giữ xoá Điều lưu ý phải cho dòng điện tích chảy không lâu không vùng cửa lại trở nên tích điện dương làm cho hoạt động transistor không trạng thái bình Nguồn Máng Cửa thường (mức nhớ 1) Cửa điều khiển Cửa Lớp Lớpôxit ôxit n- Nguồn - - - - - - - - Lớp ôxit n- Máng Đường hầm ôxít Đế bán dẫn loại p Hình 7-8 Cấu trúc EEPROM V1.0 Bài giảng Điện tử số 213 RAM ƒ RAM có khả cho phép ghi lưu trữ liệu thông tin tam thời thời gian, sau lại đọc thông tin để tiếp tục xử lý cần thiết nên có tên nhớ đọc/viết ƒ Một đặc tính quan trọng khác RAM liệu RAM có tính chất tạm thời, dễ bị xóa nguồn lượng cấp V1.0 Bài giảng Điện tử số 214 Cấu trúc khối RAM ƒ RAM có phần mô tả hình 7-17 Điểm khác biệt là: ƒ + Mạch điều khiển RAM phải có thêm đầu vào R/W điều khiển hai trình thao tác RAM: ghi liệu thông tin vào trình xuất (đọc) thông tin ghi ƒ + Mạch đầu có khả kiểm soát hai chiều trước cho phép giao tiếp với kênh liệu Quá trình tuân theo nguyên tắc: (đồng với việc điều khiển R/W) nhớ đọc không ghi ngược lại; trạng thái thứ ba chờ định V1.0 Bài giảng Điện tử số 215 Cấu trúc RAM ƒ Cấu trúc khối RAM có bit liệu bit địa V1.0 Bài giảng Điện tử số 216 Bus liệu Mạch vào V1.0 Bài giảng Điện tử số 217 Mạch điều khiển ƒ + Khi chế độ đọc, xung R/W mức logic Đồng thời tín hiệu cho phép chọn CE1, CE2 kích hoạt mức nên lúc RE = 1, tức chế độ đọc thiết lập Khi tín hiệu = nên tín hiệu cho phép ghi WE = (cấm ghi) ƒ + Khi chế độ ghi, xung R/W mức logic 0, = 1, đồng thời tín hiệu cho phép chọn CE1, CE2 kích hoạt mức nên lúc WE = 1, tức chế độ ghi Khi tín hiệu R/W = nên tín hiệu cho phép đọc RE = (cấm đọc) ƒ + Tín hiệu tích cực đồng thời CE1 = CE2 = hai chế độ đọc ghi phải chuyển lúc tới mảng ô nhớ nhằm thông báo việc xuất (khi đọc) hay việc nhập (khi ghi) liệu tới địa ô nhớ mạch giải mã chọn ƒ + Khi tín hiệu CE1 CE2 = (có tín hiệu CE trạng thái không tích cực) mạch điều khiển hình 7-19 chuyển nhớ sang chế độ chờ (Standby) bất chấp tín hiệu R/W có tích cực hay không, lúc RE = WE = V1.0 Bài giảng Điện tử số 218 DRAM ƒ Các ô nhớ xắp xếp theo hàng cột ma trận nhớ Địa ô nhớ chia thành hai phần: địa hàng cột Hai địa đọc vào đệm cách Xử lý kiểu gọi hợp kênh, lý để giảm kích thước giải mã, tức giảm kích thước giá thành vi mạch Quá trình dồn kênh địa điều khiển tín hiệu RAS (Row Access Strobe) CAS (Column Access Strobe) ƒ Nếu RAS mức tích cực thấp DRAM nhận địa đặt vào sử dụng địa hàng ƒ Nếu CAS mức tích cực thấp DRAM nhận địa đặt vào sử dụng địa cột V1.0 Bài giảng Điện tử số 219 DRAM ƒ Một ô nhớ DRAM gồm có transistor trường MOS có trở lối vào lớn tụ điện C linh kiện lưu trữ bit thông tin tương ứng với hai trạng thái có điện tích tụ ƒ Transistor hoạt động công tắc, cho phép nạp hay phóng điện tích tụ thực phép đọc hay viết Cực cửa (Gate) transistor nối với dây hàng (còn gọi dây từ-WL-Word Line) cực máng (Drain) nối với dây cột (còn gọi dây bit BL-Bit Line), cực nguồn (Source) nối với tụ điện Điện áp nạp tụ tương đối nhỏ, cần sử dụng khuếch đại nhạy mạch nhớ ƒ Do dòng rò transistor nên ô nhớ cần nạp lại trước điện áp tụ thấp ngưỡng Quá trình thực nhờ chu kỳ “làm tươi” (refresh), điện áp tụ xác định (ở trạng thái hay 1) mức điện áp logic viết lại vào ô nhớ V1.0 Bài giảng Điện tử số 220 SRAM VCC Tra Tra Tra C WL BL Trs Trs WL BL BL BL ƒ Một ô nhớ SRAM giữ thông tin trạng thái mạch trigơ Thuật ngữ “tĩnh” nguồn nuôi chưa bị cắt thông tin ô nhớ giữ nguyên Khác với ô nhớ DRAM, ô nhớ trigơ cung cấp tín hiệu số mạnh nhiều có transistor ô nhớ, chúng có khả khuếch đại tín hiệu cấp trực tiếp cho đường bit Trong DRAM, khuếch đại tín hiệu khuếch đại cần nhiều thời gian thời gian truy nhập dài Khi định địa trigơ SRAM, transistor bổ sung cho trigơ, giải mã địa chỉ…cũng đòi hỏi DRAM V1.0 Bài giảng Điện tử số 221 SRAM ƒ Như DRAM, cực cửa transistor nối với đường từ cực máng nối với cặp đường bit Nếu số liệu đọc từ ô nhớ, giải mã hàng kích hoạt đường dây từ WL tương ứng Hai transistor T dẫn nối trigơ nhớ với cặp dây bit Như hai lối Q Q_ nối với đường bit tín hiệu truyền tới khuếch đại cuối đường dây Vì điện chênh lệch lớn nên xử lý khuếch đại nhanh DRAM (cỡ 10 ns ngắn hơn), chip SRAM cần địa cột sớm thời gian truy nhập không giảm Như SRAM không cần thực phân kênh địa hàng cột Sau số liệu ổn định, giải mã cột chọn cột phù hợp cho tín hiệu số liệu tới đệm số liệu tới mạch V1.0 Bài giảng Điện tử số 222 SRAM ƒ Viết số liệu thực theo cách ngược lại Qua đệm vào giải mã cột, số liệu viết đặt vào khuếch đại phù hợp Cùng lúc giải mã hàng kích hoạt đường dây từ làm transistor T dẫn Trigơ đưa số liệu lưu trữ vào cặp dây bit Tuy vậy, khuếch đại nhạy transistor nên cấp cho đường bit tín hiệu phù hợp với số liệu viết Do đó, trigơ chuyển trạng thái phù hợp với số liệu giữ giá trị lưu trữ phụ thuộc vào việc số liệu viết trùng với số liệu lưu trữ hay không V1.0 Bài giảng Điện tử số 223 Bộ nhớ bán cố định - Bộ nhớ FLASH ƒ Trong năm gần đây, loại nhớ không bay xuất thị trường, thường sử dụng thay cho ổ đĩa mềm cứng máy tính Đó nhớ flash Cấu trúc chúng EEPROM, có lớp kênh ôxit ô nhớ mỏng Do cần điện cỡ 12 V cho phép thực 10 000 chu trình xoá lập trình Bộ nhớ flash hoạt động gần mềm dẻo DRAM SRAM lại không bị số liệu bị cắt điện Hình 7- sơ đồ khối ƒ Phần mạng nhớ bao gồm ô nhớ FAMOST mô tả mục Giống SRAM, nhớ flash không dồn phân kênh địa Các giải mã hàng cột chọn đường từ nhiều cặp đường bit Số liệu đọc đưa đệm số liệu I/O viết vào ô nhớ định địa đệm qua cổng I/O Xử lý đọc thực với điện MOS thông thường 5V Để lập trình ô nhớ, đơn vị điều khiển flash đặt xung điện ngắn cỡ 10 μs 12 V gây nên chọc thủng thác lũ vào transistor nhớ để nạp vào cửa Một chip nhớ flash Mb lập trình khoảng sec, khác với EEPROM việc xoá thực chip Thời gian xoá cho toàn bộ nhớ flash khoảng sec Xử lý đọc, lập trình xoá điều khiển lệnh có độ dài byte xử lý viết vào ghi lệnh mạch điều khiển flash V1.0 Bài giảng Điện tử số 224 Bộ nhớ bán cố định - Bộ nhớ FLASH ƒ Mục đích sử dụng nhớ flash để thay cho ổ đĩa mềm ổ đĩa cứng dung lượng nhỏ Do mạch tích hợp nên có ưu điểm kích thước nhỏ tiêu thụ lượng thấp, không bị ảnh hưởng va đập Các đĩa cứng chất rắn dựa sở nhớ flash có lợi công suất tiêu thụ giá thành có dung lượng tới vài Mbyte Các card nhớ loại có ưu điểm không gặp phải vấn đề thông tin trường hợp RAM CMOS pin Ni-Cd bị hỏng Thời gian lưu trữ thông tin nhớ flash 10 năm, thông thường 100 năm, với khoảng thời gian đĩa mềm cứng bị hỏng ƒ Nhược điểm nhớ flash xoá theo kiểu chip trang V1.0 VPP WE CE OE Hình 7-9 Sơ đồ nhớ FLASH Bài giảng Điện tử số 225 Bộ nhớ bán cố định - EPROM (Erasable PROM) ƒ Việc nạp điện tử vào vùng cửa nổi, tức tạo ô nhớ mang giá trị thực xung điện có độ dài cỡ 50 ms độ lớn + 20 V đặt cực cửa va cực máng Lúc điện tích mang lượng lớn qua lớp cách điện đế cửa Chúng tích tụ vùng cửa giữ sau xung lập trình tắt Đó cửa cách điện cao với xung quanh điện tử không đủ lượng sau lạnh đi, để vượt lớp cách điện Chúng giữ thời gian dài (ít 10 năm) ƒ Để xoá thông tin, tức làm điện tích điện tử vùng cửa nổi, phải chiếu ánh sáng tử ngoại UV vào chíp nhớ Lúc này, điện tử hấp thụ đượ lượng nhảy lên mức lượng cao rời khỏi cửa giống cách mà chúng thâm nhập vào Trong chip EPROM có cửa sổ làm thuỷ tinh thạch anh ánh sáng tử ngoại qua cần xoá số liệu nhớ V1.0 Bài giảng Điện tử số 226 Bộ nhớ bán cố định - Bộ nhớ CACHE ƒ Giữa CPU nhớ DRAM, người ta xen vào nhớ SRAM nhanh có dung lượng nhỏ 1/10 1/100 lần nhớ gọi cache; điều khiển mạch điều khiển cache, nhớ lưu trữ tạm thời số liệu thường gọi cung cấp cho CPU thời gian ngắn ƒ Cache chứa thông tin vừa CPU sử dụng gần Khi CPU đọc số liệu đưa địa tới điều khiển cache Sau hai trình sau xảy ra: ƒ Cache hit: địa có sẵn RAM cache ƒ Cache miss: ngược lại, địa sẵn RAM cache SRAM Cache DRAM nhớ CPU Bộ điều khiển CACHE V1.0 Bài giảng Điện tử số 227 Mở rộng dung lượng nhớ ƒ Các vi mạch nhớ bán dẫn có dung lượng xác định Muốn có nhớ có dung lượng lớn hơn, ta tìm cách ghép nhiều vi mạch nhớ nhằm ba mục đích sau: ƒ Tăng độ dài nhớ, không làm tăng số lượng từ nhớ ƒ Tăng số lượng từ nhớ không làm tăng độ dài từ nhớ ƒ Tăng số lượng độ dài từ nhớ V1.0 Bài giảng Điện tử số 228 Mở rộng độ dài từ ƒ Trên chíp nhớ, có đến số hữu hạn lối ra, thường bit Muốn có độ dài từ lớn hơn, chẳng hạn từ lên 16 bit, ta tiến hành ghép nhiều chíp nhớ hình 7-10 RAM Đối với ROM cách làm tương tự, khác trường hợp này, lối vào R/⎯W A0 BUS địa An-1 RAM I RAM II ° ° D0 BUS liệu BUS liệu Dn-1 Hình 7-10 Sơ đồ mở rộng độ dài từ Bài giảng Điện tử số V1.0 229 Mở rộng dung lượng (1) ƒ Muốn mở rộng dung lượng, ta ghép nhiều chíp lại với Như biết, dung lượng có liên quan đến số lối vào địa (C = 2N x độ dài từ, với N số lối vào địa chỉ) Cứ tăng chíp cần có thêm lối vào địa ƒ Khác với trường hợp mở rộng độ dài từ, mở rộng dung lượng lối vào/ra liệu D R/ nối song song Một phần dung lượng trữ vào chíp Sự phân chia dựa sở tổ hợp địa vào lối vào điều khiển Hình 7-11 sơ đồ ví dụ A0 A0 IC A11 2k A11 A12 A13 A0 IC A11 2k A0 IC A11 2k A0 IC A11 2k Bộ giải mã vào Hình 7-11 Phương pháp mở rộng dung lượng V1.0 Bài giảng Điện tử số 230 Mở rộng dung lượng (2) ƒ Để thực phép mở rộng ta phải sử dụng số lối vào địa dành riêng cho giải mã (thường địa có trọng số cao) Ở sơ đồ ta chọn địa A12 A13 để giải mã Do ta nhận giá trị tương ứng Các giá trị tác động lên lối vào CS để mở IC nhớ Các IC nhớ làm ROM RAM hai tùy chọn Tuần tự mở IC theo A12, A13 bảng hoạt động sau A13 A12 _CS IC I 000016 - 0FFF16 _CS1 _CS2 IC II 100016 - 1FFF16 _CS3 IC III 200016 - 2FFF16 1 _CS4 IC IV 300016 - 3FFF16 A0 IC A11 2k A11 A13 Khoảng địa A0 A12 IC mở A0 IC A11 2k A0 IC A11 2k A0 IC A11 2k Bộ giải mã vào Hình 7-11 Phương pháp mở rộng dung lượng V1.0 Bài giảng Điện tử số 231 Tài liệu tham khảo ƒ Giáo trình Kỹ thuật số - Trần Văn Minh, NXB Bưu điện 2002 ƒ Cơ sở kỹ thuật điện tử số, Đại học Thanh Hoa, Bắc Kinh, NXB Giáo dục 1996 ƒ Kỹ thuật số, Nguyễn Thúy Vân, NXB Khoa học kỹ thuật 1994 ƒ Lý thuyết mạch logic Kỹ thuật số, Nguyễn Xuân Quỳnh, NXB Bưu điện 1984 ƒ Fundamentals of logic design, fourth edition, Charles H Roth, Prentice Hall 1991 ƒ Digital engineering design, Richard F.Tinder, Prentice Hall 1991 ƒ Digital design principles and practices, John F.Wakerly, Prentice Hall 1990 ƒ VHDL for Programmable Logic by Kevin Skahill, Addison Wesley, 1996 ƒ The Designer's Guide to VHDL by Peter Ashenden, Morgan Kaufmann, 1996 ƒ Analysis and Design of Digital Systems with VHDL by Dewey A., PWS Publishing, 1993 V1.0 Bài giảng Điện tử số 232 [...]... Ví dụ: số 4: 00000100, số -4: 111111100 V1.0 Bài giảng Điện tử số 22 Cộng và trừ các số theo biểu diễn bit dấu ƒ Phép cộng ƒ Hai số cùng dấu: cộng hai phần trị số với nhau, còn dấu là dấu chung ƒ Hai số khác dấu và số dương lớn hơn: cộng trị số của số dương với bù 1 của số âm Bit tràn được cộng thêm vào kết quả trung gian Dấu là dấu dương ƒ Hai số khác dấu và số dương lớn hơn: cộng trị số của số dương... AB + AC V1.0 Rút gọn lần 1 (ABCD) A BCD 10 11-1-1- Bài giảng Điện tử số 11 12 x x 13 14 15 x x x x x x 46 Cổng logic và các tham số chính ƒ Cổng logic cơ bản ƒ Một số cổng ghép thông dụng ƒ Logic dương và logic âm ƒ Các tham số chính V1.0 Bài giảng Điện tử số 47 Cổng logic cơ bản: AND, OR, NOT ƒ Cổng AND ƒ Cổng OR ƒ Cổng NOT V1.0 Bài giảng Điện tử số 48 Cổng AND ƒ Hàm ra của cổng AND 2 và nhiều biến... càng lớn thì tần số công tác cực đại càng thấp Bài giảng Điện tử số V1.0 65 Nội dung Chương 1: Hệ đếm Chương 2: Đại số Boole và các phương pháp biểu diễn hàm ƒ Chương 3: Cổng logic TTL và CMOS Chương 4: Mạch logic tổ hợp Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn V1.0 Bài giảng Điện tử số 66 Cổng logic TTL và CMOS V1.0 Bài giảng Điện tử số 67 Các họ... xung của cổng OR V1.0 Bài giảng Điện tử số 50 Cổng NOT ƒ Hàm ra của cổng NOT: f =A Ký hiệu cổng NOT f A f A Chuẩn ANSI Bảng trạng thái cổng NOT f A f A A f A f 0 1 L H 1 0 H L Theo giá trị logic Theo mức logic Chuẩn IEEE A A Dạng xung ra V1.0 Bài giảng Điện tử số 51 Một số cổng ghép thông dụng ƒ Cổng NAND ƒ Cổng NOR ƒ Cổng khác dấu (XOR) ƒ Cổng đồng dấu (XNOR) V1.0 Bài giảng Điện tử số 52 Cổng NAND ƒ Ghép... ƒ Hai số khác dấu và số dương lớn hơn: cộng số dương với bù 1 của số âm Bit tràn được cộng vào kết quả ƒ Hai số khác dấu và số âm lớn hơn: cộng số dương với bù 1 của số âm Kết quả không có bit tràn và ở dạng bù 1 ƒ Phép trừ ƒ Để thực hiện phép trừ, ta lấy bù 1 của số trừ, sau đó thực hiện các bước như phép cộng ƒ Ví dụ: V1.0 Bài giảng Điện tử số 24 Cộng các số theo biểu diễn bù 1: Ví dụ ƒ Hai số dương:... 0 0 0 1 1 12 (+710) 1 1 1 1 1 1 0 02 (-410) Bài giảng Điện tử số V1.0 29 Nội dung Biểu diễn số Chuyển đổi cơ số giữa các hệ đếm Số nhị phân có dấu ƒ Dấu phẩy động V1.0 Bài giảng Điện tử số 30 Biểu diễn theo dấu phẩy động ƒ Ví dụ: 197,62710 = 197627 x 10-3 197,62710 = 0,197627 x 10+3 ƒ Gồm hai phần: số mũ E (phần đặc tính) và phần định trị M (trường phân số) E có thể có độ dài từ 5 đến 20 bit, M từ... số khác dấu và số âm lớn hơn: cộng số dương với bù 1 của số âm Kết quả không có bit tràn và ở dạng bù 1 V1.0 1 1 1 1 0 1 0 12 (-1010) + 0 0 0 0 0 1 0 12 (+510) 1 1 1 1 1 0 1 02 (-510) Bài giảng Điện tử số 26 Cộng và trừ các số theo biểu diễn bù 2 ƒ Phép cộng ƒ Hai số dương: cộng như cộng nhị phân thông thường Kết quả là dương ƒ Hai số âm: lấy bù 2 cả hai số hạng và cộng, kết quả ở dạng bù 2 ƒ Hai số. .. dấu và số dương lớn hơn: lấy số dương cộng với bù 2 của số âm Kết quả bao gồm cả bit dấu, bit tràn bỏ đi ƒ Hai số khác dấu và số âm lớn hơn: số dương được cộng với bù 2 của số âm, kết quả ở dạng bù 2 của số dương tương ứng Bit dấu là 1 ƒ Phép trừ ƒ Phép trừ hai số có dấu là các trường hợp riêng của phép cộng Ví dụ, khi lấy +9 trừ đi +6 là tương ứng với +9 cộng với -6 ƒ Ví dụ: Bài giảng Điện tử số V1.0... Chương 5: Mạch logic tuần tự Chương 6: Mạch phát xung và tạo dạng xung Chương 7: Bộ nhớ bán dẫn V1.0 Bài giảng Điện tử số 34 Đại số Boole và các phương pháp biểu diễn hàm Bài giảng Điện tử số V1.0 35 Đại số Boole ƒ Các định lý cơ bản: Stt Tên gọi Dạng tích Dạng tổng 1 Đồng nhất X.1 = X X+0=X 2 Phần tử 0, 1 X.0 = 0 X+1=1 3 Bù X.X = 0 X + X =1 4 Bất biến X.X = X X+X=X 5 Hấp thụ X + X.Y = X X.(X + Y)...Nội dung Biểu diễn số Chuyển đổi cơ số giữa các hệ đếm ƒ Số nhị phân có dấu Dấu phẩy động Bài giảng Điện tử số V1.0 21 3 phương pháp biểu diễn số nhị phân có dấu ƒ Sử dụng một bit dấu ƒ Trong phương pháp này ta dùng một bit phụ, đứng trước các bit trị số để biểu diễn dấu, ‘0’ chỉ dấu dương (+), ‘1’ chỉ dấu âm (-) ƒ Ví dụ: số 6: 00000110, số -6: 10000110 ƒ Sử dụng phép bù 1 ƒ Giữ