Kĩ thuật số: Hệ tổ hợp

GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Chương 3: HỆ TỔ HP I Giới thiệu – Cách thiết kế hệ tổ hợp: Mạch logic chia làm loại: - Hệ tổ hợp (Combinational Circuit) - Hệ (Sequential Circuit) Hệ tổ hợp mạch mà ngõ phụ thuộc vào giá trò ngõ vào Mọi thay đổi ngõ vào làm ngõ thay đổi theo Ngõ vào (INPUT) CỔNG LOGIC Ngõ (OUTPUT) * Các bước thiết kế: - Phát biểu toán - Xác đònh số biến ngõ vào số biến ngõ - Thành lập bảng giá trò rõ mối quan hệ ngõ vào ngõ Ngõ vào Xn-1 … X1 X0 … 0 … 1 Ngõ Ym-1 … Y1 Y0 - Tìm biểu thức rút gọn ngõ phụ thuộc vào biến ngõ vào - Thực sơ đồ logic GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Vd: Thiết kế hệ tổ hợp có ngõ vào X, Y, Z; ngõ F, G - Ngõ F ngõ vào có số bit nhiều số bit 0; ngược lại F = - Ngõ G giá trò nhò phân ngõ vào lớn nhỏ 6; ngược lại G = F XY XY Z 00 01 11 10 X Y Z F G 0 0 0 1 0 0 1 0 XZ YZ 1 1 F=XY+YZ+XZ 0 G XY 1 1 Z 00 01 11 10 1 1 1 1 XY 1 XY G=XY+XY= X⊕Y F=XY+YZ+XZ G=XY+XY= X⊕Y X Y F Z G GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Trường hợp hệ tổ hợp không sử dụng tất 2n tổ hợp ngõ vào, tổ hợp không sử dụng ngõ có giá trò tùy đònh Vd: Thiết kế hệ tổ A B C D F2 F1 F0 hợp có ngõ vào biểu 0 0 0 diễn cho số mã BCD 0 0 Nếu giá trò ngõ vào 0 0 nhỏ ngõ có 0 0 1 giá trò bình 0 1 0 phương giá trò ngõ 0 1 vào; ngược lại giá trò 1 1 ngõ giá trò ngõ 0 1 vào trừ 1 0 1 1 1 F2 = A + B C D + B C D F1 = A D + B C D + B C D F0 = A D + B D + A B C D 0 1 1 1 0 1 1 1 X X X X X X X X X X X X X X X X X X II Bộ cộng - trừ nhò phân: Bộ cộng (Adder): a Bộ cộng bán phần (Half Adder – H.A): Bộ cộng bán phần hệ tổ hợp có nhiệm vụ thực phép cộng số học x + y (x, y bit nhò phân ngõ vào); hệ có ngõ ra: bit tổng S (Sum) bit nhớ C (Carry) x y H.A S = xy + xy = x⊕y C= xy S C x x 0 1 GV dạy: Lê Chí Thơng y 1 C 0 S 1 y S C GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM b Bộ cộng toàn phần (Full Adder – F.A): Bộ cộng toàn phần thực phép cộng số học bit x + y + z (z biểu diễn cho bit nhớ từ vị trí có trọng số nhỏ gởi tới) S xy x S 00 01 11 10 z 1 y F.A z 1 C x y z C S 0 0 1 1 1 1 0 1 1 S = = = S = 0 1 0 1 S = xyz + xyz +xyz+xyz 1 0 xyz + xyz +xyz+xyz z (x y + x y) + z (x y + x y) z (x ⊕ y) + z (x ⊕ y) z ⊕ (x ⊕ y) C xy 00 01 11 10 z 1 1 C = xy +xz+yz C = xy +xz+yz = xy +xyz+xyz+xyz = x y (1 + z) + z (x y + x y) C = x y + z (x ⊕ y) x S y C z GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Bộ trừ (Subtractor): a Bộ trừ bán phần (Half Subtractor – H.S): Bộ trừ bán phần có nhiệm vụ thực phép trừ số học x - y (x, y bit nhò phân ngõ vào); hệ có ngõ ra: bit hiệu D (Difference) bit mượn B (Borrow) x y x 0 1 H.S D D = xy + xy = x⊕y B = xy B y 1 B 0 D 1 x D y B b Bộ trừ toàn phần (Full Subtractor – F.S): Bộ trừ toàn phần thực phép trừ số học bit x - y - z (z biểu diễn cho bit mượn từ ví trò có trọng số nhỏ hơn) D xy x D 00 01 11 10 z 1 y F.S z 1 B x y z B D 0 0 1 1 1 1 1 0 GV dạy: Lê Chí Thơng 0 1 0 1 1 0 1 S = xyz + xyz +xyz+xyz S = z ⊕ (x ⊕ y) B xy 00 01 11 10 z 1 1 C = xy +xz+yz C = x y + z (x ⊕ y) 10 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Bộ cộng/trừ nhò phân song song: a Bộ cộng nhò phân: C3 + C2 C1 M: M3 M2 M1 M0 N: N3 N2 N1 N0 S3 S2 S1 S0 C4 M3 N3 M2 N2 M1 N1 M0 N0 x y x y x y x y C F.A z C3 C F.A S z C2 C S F.A z C1 F.A C S S S1 S0 C0 =0 z 74283 C4 S3 S2 11 b Bộ trừ nhò phân: - Sử dụng trừ toàn phần F.S - Thực phép cộng với bù số trừ M – N = M + Bù_2(N) = M + Bù_1(N) + M3 N3 M2 N2 M1 N1 M0 N0 x y x y x y x y C C4 F.A z C3 C F.A z C2 C F.A z C1 F.A S S S S S3 S2 S1 S0 Kết quả: - C4 = kết số dương - C4 = kết số âm GV dạy: Lê Chí Thơng C C0 =1 z 12 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM c Bộ cộng/trừ nhò phân: Phép toán C0 CỘNG TRỪ Ngõ vào điều khiển Ni Ni T = 0: Cộng T = 1: Trừ C0 = T yi = T⊕ Ni M3 N3 M2 N2 M1 N1 M0 N0 x y x y x y x y C C4 yi F.A z C3 C F.A z C2 C F.A z C1 C F.A S S S S S3 S2 S1 S0 T C0 z 13 III Hệ chuyển mã (Code Conversion): - Hệ chuyển mã hệ tổ hợp có nhiệm vụ làm cho hệ thống tương thích với nhau, hệ thống dùng mã nhò phân khác Mã nhò phân A Hệ chuyển mã Mã nhò phân B - Hệ chuyển mã có ngõ vào cung cấp tổ hợp mã nhò phân A ngõ tạo tổ hợp mã nhò phân B Như vậy, ngõ vào ngõ phải có số lượng từ mã 14 GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Vd: Thiết kế hệ chuyển mã từ mã BCD thành mã BCD A B C D 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 W = A + B (C + D) W X Y Z 0 0 1 1 X X X X X X 1 1 0 0 X X X X X X 0 1 0 1 X X X X X X X = B ⊕ (C + D) Y=C⊕ D Z=D 1 1 X X X X X X A W B C X D Y Z 15 IV Bộ giải mã (DECODER): Giới thiệu: - Bộ giải mã hệ chuyển mã có nhiệm vụ chuyển từ mã nhò phân n bit ngõ vào thành mã nhò phân m ngõ Mã nhò phân X0 Y0 X1 Y1 Xn-1 Ym-1 Mã m m = 2n - Với giá trị i tổ hợp nhị phân ngõ vào, ngõ Yi tích cực ngõ lại không tích cực - Có dạng: ngõ tích cực cao (mức 1) ngõ tích cự16 c thấp (mức 0) GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM a Bộ giải mã ngõ tích cực cao: X0 (LSB) Y0 Y1 Y2 X1 Y3 X1 X0 Y3 Y2 Y1 Y0 0 1 0 1 0 0 0 0 Y0 = X1 X0 = m0 Y1 = X1 X0 = m1 Y0 X0 Y1 Y2 = X1 X0 = m2 Y3 = X1 X0 = m3 Y2 X1 Ngõ ra: Yi = mi Y3 (i = 0, 1, , 2n-1) 17 b Bộ giải mã ngõ tích cực thấp: X0 (LSB) X1 Y0 Y1 Y2 Y3 X1 X0 Y3 Y2 Y1 Y0 0 1 1 0 1 1 1 1 1 Y0 = X1 + X0 = M0 = m0 Y1 = X1 + X0 = M1 = m1 Y0 X0 Y1 Y2 = X1 + X0 = M2 = m2 Y3 = X1 + X0 = M3 = m3 Y2 X1 Ngõ ra: Yi = Mi (i = 0, 1, , 2n-1) GV dạy: Lê Chí Thơng Y3 18 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM c Bộ giải mã có ngõ vào cho phép: - Ngoài ngõ vào liệu, giải mã có hay nhiều ngõ vào cho phép - Khi ngõ vào cho phép trạng thái tích cực mạch giải mã hoạt động Ngược lại, mạch giải mã không hoạt động; ngõ trạng thái không tích cực X0 (LSB) Y0 1 1 X 0 1 X 1 X0 Y2 EN EN X1 X0 Y0 Y1 X1 Y1 Y3 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 Y2 X1 Y3 EN 19 IC giải mã: a IC 74139: gồm giải mã sang ngõ tích cực thấp 1A (LSB) 1Y0 1B 1Y1 1Y2 1Y3 2A (LSB) 2Y0 2Y1 2B 12 2Y2 10 2Y3 14 13 15 1G 2G 11 G B A Y3 Y2 Y1 Y0 0 0 X 0 1 1 1 X 1 1 1 1 1 1 1 20 GV dạy: Lê Chí Thơng 10 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM b IC 74138: giải mã sang ngõ tích cực thấp A (LSB) B C G1 G2A G2B Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 Y7 G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 X X X X 1 1 1 1 X X 0 0 0 0 X X X 0 0 1 1 X X X 0 1 0 1 X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 21 Sử dụng giải mã thực hàm Boole: Ngõ giải mã minterm (ngõ tích cực cao) maxterm (ngõ tích cực thấp) n biến ngõ vào Do đó, ta sử dụng giải mã thực hàm Boole theo dạng tắc 74138 Y0 F1 (x, y, z) = ∑ (2, 5, 7) z A (LSB) F2 Y1 = m + m5 + m7 y B = M2 + M5 + M7 Y2 x C = M2 M5 M7 Y3 F2 (x, y, z) = ∏ (0, 1, 4) = M0 M1 M4 GV dạy: Lê Chí Thơng G1 G2A G2B Y4 F1 Y5 Y6 Y7 22 11 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM V Bộ mã hóa (ENCODER): Giới thiệu: - Encoder hệ chuyển mã thực hoạt động ngược lại với decoder Nghóa encoder có m ngõ vào theo mã nhò phân m n ngõ theo mã nhò phân (với m ≤ 2n) - Với ngõ vào Ii tích cực ngõ tổ hợp giá trò nhò phân i tương ứng Z = I3 + I2 Z = I3 + I1 I0 I1 (LSB) Z0 I2 Z1 I3 I3 I3 I2 I1 I0 0 0 0 0 I2 Z1 Z0 0 1 0 0 1 I1 Z1 Z0 23 * Bộ mã hóa có ưu tiên (Priority Encoder): Bộ mã hóa có ưu tiên mạch mã hóa cho có nhiều ngõ vào tích cực ngõ giá trò nhò phân ngõ vào có ưu tiên cao Z = I3 + I2 I0 Z = I3 + I2 I (LSB) Z0 I1 V = I3 + I2 + I1 + I0 Z I2 V I3 I3 I3 I2 I1 I0 Z1 Z0 V 0 0 X 0 1 0 X 0 X X X X X X 1 1 1 Thứ tự ưu tiên: I3 > I2 > I1 > I0 GV dạy: Lê Chí Thơng Z1 I2 I1 I0 Z0 V 24 12 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM IC mã hóa ưu tiên →3 (74148): EI I7 I6 I5 I4 I3 I2 I1 I0 13 12 11 10 EI I7 I6 I5 I4 I3 I2 I1 I0 A2 A1 (LSB)A0 GS EO 14 15 0 0 0 0 X 1 1 1 1 X X 1 1 1 X X X 1 1 1 X X X X 1 1 X X X X X 1 1 X X X X X X 1 X X X X X X X 1 X X X X X X X X A2 A1 A0 GS EO 0 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 25 VI Bộ dồn kênh (Multiplexer - MUX): Giới thiệu: - MUX 2n →1 hệ tổ hợp có nhiều ngõ vào có ngõ Ngõ vào gồm nhóm: m ngõ vào liệu (data input) n ngõ vào lựa chọn (select input) Ngõ vào liệu (Data Input) Ngõ vào lựa chọn (Select Input) D0 D1 : Dm-1 S0(LSB) S1 : Sn-1 Y - Với giá trò i tổ hợp nhò phân ngõ vào lựa chọn, ngõ vào liệu Di chọn đưa đến ngõ (m = 2n) GV dạy: Lê Chí Thơng 26 13 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Bộ MUX → 1: D0 D1 D2 D3 Y = S1 S0 D0 + S1 S0 D1 + S1 S0 D2 + S1 S0 D3 = m0 D0 + m1 D1 + m2 D2 + m3 D3 = Y ∑ mi Di (i = 0, 1, 2, 3) S1 S0 S0(LSB) S1 D0 S1 S0 0 1 1 Y D0 D1 D2 D3 D1 Y D2 D3 Tổng quát: Y = ∑ mi Di (với i = 0, 1, , 2n-1) 27 IC dồn kênh: a 74LS153: gồm MUX →1 14 15 10 11 12 13 A(LSB) B 1G 1C0 1C1 1C2 1C3 1Y 2G 2C0 2C1 2C2 2C3 2Y G B A X X 0 0 1 0 1 Y C0 C1 C2 C3 28 GV dạy: Lê Chí Thơng 14 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM b 74151: MUX →1 11 10 15 14 13 12 EN A(LSB) B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y EN C X 0 0 0 0 1 1 B X 0 1 0 1 A X 1 1 Y D0 D1 D2 D3 D4 D5 D6 D7 29 Sử dụng MUX thực hàm Boole: a Bộ MUX 2n thực hàm Boole n biến: F(x, y, z) = ∑ (0, 1, 4, 7) = m + m1 + m4 + m7 = m0 + m1 + m2 + m3 + m4 + m5 + m6 + m7 z y x Y = ∑ mi Di = m0D0 + m1D1 + m2D2 + m3D3 + m4D4 + m5D5 + m6D6 + m7D7 D0 = D1 = D4 = D7 = D2 = D3 = D5 = D6 = EN A(LSB) B C D0 D1 D2 D3 D4 D5 D6 D7 F Y Y 30 GV dạy: Lê Chí Thơng 15 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM b Bộ MUX 2n thực hàm Boole n+1 biến: F(x, y, z) = ∑ (0, 1, 4, 7) = xyz+xyz+xyz+xyz = x y + x y + x y z + x y z = m0 + m1 + m2 z + m3 z Y = m0D0 + m1D1 + m2D2 + m3D3 D0 = 1; D1 = 0; D2 = z; D3 = z x y z F 0 0 1 1 0 1 0 1 1 1 1 0 0 y x A(LSB) B 1G 1C0 1C1 1C2 1C3 1Y 2G 2C0 2C1 2C2 2C3 2Y z D0 = D1 = D2 = z F 31 D3 = z VII Bộ phân kênh (DEMUX): Giới thiệu: - Bộ DEMUX 1→ →2n có chức thực hoạt động ngược lại với MUX Mạch có ngõ vào liệu, n ngõ vào lựa chọn 2n ngõ Ngõ vào liệu (Data Input) D Y0 Y1 : Ngõ Ym-1 Ngõ vào lựa chọn (Select Input) S0(LSB) S1 : Sn-1 - Với giá trò i tổ hợp nhò phân ngõ vào lựa chọn, ngõ vào liệu D đưa đến ngõ Yi 32 GV dạy: Lê Chí Thơng 16 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Bộ DEMUX → 4: D Y0 Y1 S0 (LSB) Y2 S1 Y3 S1 S0 Y3 Y2 Y1 Y0 0 1 0 D 1 0 D 0 D 0 D 0 D Y0 Y0 = S1 S0 D = m0 D S1 Y1 = S1 S0 D = m1 D Y2 = S1 S0 D = m2 D Y1 Y2 S0 Y3 = S1 S0 D = m3 D Y3 33 IC phân kênh 74LS155: gồm phân kênh → 1G 1C 13 A (LSB) B B A 1G 1C X X X X 0 1 1 X X 0 1 1 B A 2G 2C 2Y1 10 X X X X 0 1 1 X X 0 0 0 0 1Y0 1Y1 1Y2 1Y3 2Y0 14 2G 2Y2 11 15 2C 2Y3 12 1Y0 1Y1 1Y2 1Y3 1 1 1 1 1 1 1 1 1 1 2Y0 2Y1 2Y2 2Y3 1 1 1 1 1 1 1 1 1 1 34 GV dạy: Lê Chí Thơng 17 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM VIII Bộ so sánh độ lớn (Comparator): Giới thiệu: - Bộ so sánh hệ tổ hợp có nhiệm vụ so sánh số nhị phân không dấu A B (mỗi số n bit) - Bộ so sánh có ngõ (A>B), (A=B) (AB) (A=B) B Sử dụng biến trung gian: xi = Ai ⊕ Bi (i = 0, 1, 2) (A B) = A2 B2 + x2 A1 B1 +x2x1 A0 B0 (A < B) = A2 B2 + x2 A1 B1 +x2x1 A0 B0 = (A=B) + (A>B) A0 B0 x0 A1 B1 x1 A2 B2 x2 35 (A=B) (AB) 36 GV dạy: Lê Chí Thơng 18 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM IC so sánh 74LS85: ALTBIN AEQBIN AGTBOUT = (A>B) + (A=B)AGTBIN AGTBIN AEQBOUT = (A=B) AEQBIN A0 A1 A2 A3 ALTBOUT = (A[...]... 1 0 25 VI Bộ dồn kênh (Multiplexer - MUX): 1 Giới thiệu: - MUX 2n →1 là hệ tổ hợp có nhiều ngõ vào nhưng chỉ có 1 ngõ ra Ngõ vào gồm 2 nhóm: m ngõ vào dữ liệu (data input) và n ngõ vào lựa chọn (select input) Ngõ vào dữ liệu (Data Input) Ngõ vào lựa chọn (Select Input) D0 D1 : Dm-1 S0(LSB) S1 : Sn-1 Y - Với 1 giá trò i của tổ hợp nhò phân các ngõ vào lựa chọn, ngõ vào dữ liệu Di sẽ được chọn đưa đến... soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM V Bộ mã hóa (ENCODER): 1 Giới thiệu: - Encoder là hệ chuyển mã thực hiện hoạt động ngược lại với decoder Nghóa là encoder có m ngõ vào theo mã nhò phân 1 trong m và n ngõ ra theo mã nhò phân cơ bản (với m ≤ 2n) - Với ngõ vào Ii được tích cực thì ngõ ra chính là tổ hợp giá trò nhò phân i tương ứng Z 1 = I3 + I2 Z 0 = I3 + I1 I0 I1 (LSB) Z0 I2 Z1 I3 I3 I3 I2... 2Y2 2Y3 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 34 GV dạy: Lê Chí Thơng 17 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM VIII Bộ so sánh độ lớn (Comparator): 1 Giới thiệu: - Bộ so sánh là hệ tổ hợp có nhiệm vụ so sánh 2 số nhị phân không dấu A và B (mỗi số n bit) - Bộ so sánh có 3 ngõ ra (A>B), (A=B) và (A ... Luật ĐH Bách Khoa TP.HCM Trường hợp hệ tổ hợp không sử dụng tất 2n tổ hợp ngõ vào, tổ hợp không sử dụng ngõ có giá trò tùy đònh Vd: Thiết kế hệ tổ A B C D F2 F1 F0 hợp có ngõ vào biểu 0 0 0 diễn... III Hệ chuyển mã (Code Conversion): - Hệ chuyển mã hệ tổ hợp có nhiệm vụ làm cho hệ thống tương thích với nhau, hệ thống dùng mã nhò phân khác Mã nhò phân A Hệ chuyển mã Mã nhò phân B - Hệ chuyển... cộng bán phần (Half Adder – H.A): Bộ cộng bán phần hệ tổ hợp có nhiệm vụ thực phép cộng số học x + y (x, y bit nhò phân ngõ vào); hệ có ngõ ra: bit tổng S (Sum) bit nhớ C (Carry) x y H.A S = xy +