Bài giảng kĩ thuật số: Hệ tuần tự

GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Chương 4: HỆ TUẦN TỰ I Giới thiệu: Hệ hệ mà ngõ không phụ thuộc vào ngõ vào mà phụ thuộc vào số ngõ hồi tiếp trở thành ngõ vào thông qua phần tử nhớ Ngõ vào (INPUT) CỔNG LOGIC Ngõ (OUTPUT) PHẦN TỬ NHỚ Phần tử nhớ thường sử dụng Flip_Flop Hệ chia thành loại: - Hệ đồng (Synchronous) - Hệ bất đồng (Asynchronous) NguyenTrongLuat II Mạch Chốt (Latch) Flip-Flop (FF): Latch (chốt): mạch mà liên tục xem xét ngõ vào làm thay đổi ngõ thời điểm không phụ thuộc vào xung clock Flip_Flop: mạch mà thường lấy mẫu ngõ vào làm thay đổi ngõ thời điểm xác đònh xung clock Các mạch chốt FF có ngõ Q Q Hai ngõ có giá trò logic bù NguyenTrongLuat GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Các mạch chốt: Bảng hoạt động: a Chốt SR: có loại * Cổng NOR: R (reset) Q S R Q+ Q+ 0 1 Q Q 1 0 0 1 Cấm sử dụng Q+ trạng thái Q Ký hiệu: S (set) Q S Q R Q NguyenTrongLuat Bảng hoạt động: * Cổng NAND: S (set) Q S R Q+ Q+ 0 1 1 0 Q Q 1 Cấm sử dụng Ký hiệu: R (reset) NguyenTrongLuat GV dạy: Lê Chí Thơng Q S Q R Q GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM b Chốt SR có ngõ vào cho phép: S (set) Q C (enable) R (reset) Bảng hoạt động: C S R X X 0 1 1 1 Q Q+ Q Q 1 Q+ Q Q 1 Ký hiệu chốt SR có ngõ vào cho phép tích cực cao: S Q C R Q NguyenTrongLuat * Khảo sát giản đồ xung: S R C Q (Cho Q ban đầu 0) Ký hiệu chốt SR có ngõ vào cho phép tích cực thấp: S Q C R NguyenTrongLuat GV dạy: Lê Chí Thơng Q C S R X X 0 0 1 0 1 Q+ Q Q 1 Q+ Q Q 1 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM c Chốt D: D (set) Q C (enable) Q Ký hiệu chốt D: Bảng hoạt động: D Q C D C Q 1 X Q+ Q Q+ Q NguyenTrongLuat Flip_Flop (FF): Trạng thái ngõ FF thay đổi theo ngõ vào trạng thái trước ngõ thời điểm thay đổi xung clock (cạnh lên cạnh xuống) X Q X Q CK Q CK Q Xung clock cạnh lên Xung clock cạnh xuống * Bảng đặc tính phương trình đặc tính: Biểu diễn mối quan hệ ngõ Q+ phụ thuộc vào ngõ vào trạng thái ngõ Q * Bảng kích thích: Biểu diễn giá trò ngõ vào cần phải có ta cần ngõ chuyển từ trạng thái Q sang trạng thái Q+ NguyenTrongLuat GV dạy: Lê Chí Thơng GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM a Flip_Flop D (D-FF): Q D Bảng hoạt động: CK 0, 1, CK Q D Q CK 0, 1, CK Q D Q+ Q+ X Không thay đổi D Q+ Q+ X Không thay đổi 1 1 NguyenTrongLuat * Khảo sát giản đồ xung: CK D Q (Cho Q ban đầu 0) * Bảng đặc tính phương trình đặc tính: D Q 0 1 1 Q+ 0 1 Q+ = D NguyenTrongLuat GV dạy: Lê Chí Thơng * Bảng kích thích: Q Q+ 0 1 1 D 1 D = Q+ 10 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM b Flip_Flop T (T-FF): T Q CK Q Bảng hoạt động: T Q+ Q Q * Bảng đặc tính phương trình đặc tính: T 0 1 Q 1 T Q CK Q * Bảng kích thích: Q+ 1 Q Q+ 0 1 1 Q+ = T ⊕ Q T 1 T = Q ⊕ Q+ NguyenTrongLuat 11 c Flip_Flop SR (SR-FF): * Bảng hoạt động: S CK R Q * Bảng đặc tính pt đặc tính: S Q S R Q 0 0 1 1 0 1 0 1 1 1 NguyenTrongLuat GV dạy: Lê Chí Thơng Q+ 0 1 X X R 1 Q+ Q X S Q CK R Q * Bảng kích thích: Q+ = S + R Q SR = Q Q+ 0 1 1 S X R X 12 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM d Flip_Flop JK (JK-FF): * Bảng hoạt động: J CK K Q * Bảng đặc tính pt đặc tính: J Q J K Q 0 0 1 1 0 1 0 1 1 1 Q+ 0 1 K 1 Q+ Q Q J Q CK K Q * Bảng kích thích: Q Q+ 0 1 1 Q+ = J Q + K Q J X X K X X NguyenTrongLuat 13 e Các ngõ vào bất đồng bộ: - Các ngõ vào làm thay đổi giá trò ngõ tức thời, bất chấp xung clock - Có ngõ vào vào bất đồng bộ: Preset (Pr) Clear (Cl) + Khi ngõ vào Preset tích cực ngõ Q set lên + Khi ngõ vào Clear tích cực ngõ Q xóa J Pr Q J Pr Q CK CK K Cl Q K Cl Q + Khi ngõ vào Preset Clear không tích cực FF hoạt động NguyenTrongLuat GV dạy: Lê Chí Thơng 14 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM III Bộ đếm (COUNTER): Giới thiệu: - Bộ đếm hệ có ngõ vào xung clock nhiều ngõ Ngõ đếm ngõ Flip-Flop cấu thành đếm - Nội dung đếm thời điểm gọi trạng thái đếm Khi có xung clock vào đếm chuyển trạng thái từ trạng thái chuyển sang trạng thái Cứ tiếp tục tạo vòng đếm khép kín - Giản đồ trạng thái đếm: Q2Q1Q0 Biểu diễn trạng thái có 000 vòng đếm hướng chuyển trạng thái đếm 110 100 - Modulo đếm: Là số trạng thái khác vòng đếm: m ≤ 2n 010 NguyenTrongLuat 011 15 * Bộ đếm chia thành loại: - Bộ đếm nối tiếp (bộ đếm bất đồng bộ): đếm mà ngõ FF trước ngõ vào xung clock cho FF sau - Bộ đếm song song (bộ đếm đồng bộ): đếm mà ngõ vào xung clock FF nối chung với Bộ đếm nối tiếp (Asynchronous Counter): : - Bộ đếm nối tiếp thực vòng đếm lên xuống: + Đếm lên (Count Up): nội dung đếm tăng thêm có xung clock + Đếm xuống (Count Down): nội dung đếm giảm có xung clock - Bộ đếm tạo từ FF đếm 2, ghép nối tiếp với T Q J Q CK CK NguyenTrongLuat GV dạy: Lê Chí Thơng Q K Q 16 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM a Bộ đếm đầy đủ (m = 2n): * Ghép Cki+1 = Qi Q0(LSB) CK T Q CK Q Q1 T Q CK Q Q2(MSB) T Q CK Q Khảo sát giản đồ xung: đếm lên (Count Up) CK Q0 (LSB) Q1 Q2 (MSB) NguyenTrongLuat 17 Q0(LSB) J Q CK CK K Q1 J Q Q2(MSB) CK Q K J Q CK Q K Q Khảo sát giản đồ xung: đếm xuống (Count Down) CK Q0 (LSB) Q1 Q2 (MSB) NguyenTrongLuat GV dạy: Lê Chí Thơng 18 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Ghép Cki+1 = Qi + Bộ đếm xuống (Count Down): Q0(LSB) Q1 J Q CK CK J Q K T Q CK Q J Q CK Q + Bộ đếm lên (Count Up): Q0(LSB) CK Q CK K Q2(MSB) K Q Q1 T Q CK Q Q2(MSB) T Q CK Q NguyenTrongLuat 19 b Bộ đếm không đầy đủ (m< 2n): - Bộ đếm không đầy đủ thực dựa vào đếm đầy đủ Ta cần xác đònh trạng thái không mong muốn vòng đếm không đầy đủ - Dùng trạng thái để tạo tín hiệu tác động tích cực vào ngõ vào bất đồng Preset Clear để đưa đếm trở trạng thái ban đầu (thường gọi trạng thái reset) Vd: Sử dụng T-FF có xung clock cạnh xuống ngõ vào Preset, Clear tích cực cao; thiết kế đếm lên có m = giá trò Q2 Q1 Q0 0 0 1 1 0 1 0 1 NguyenTrongLuat GV dạy: Lê Chí Thơng 1 1 Z 0 0 X X Ta gọi Z tín hiệu để reset đếm Z Q2Q1 Q0 00 01 11 10 X X Z = Q2 Q0 20 10 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * PP rút gọn bảng kéo theo (Implication Table) - Thành lập bảng kéo theo S1 bảng có n trạng thái: có n-1 cột n-1 hàng Mỗi ô vuông cặp trạng S2 thái cần xét tương đương S -S - Từ bảng trạng thái tìm trạng S3 S0-S4 thái có ngõ giống lập thành S4 nhóm tương đương - Tại ô vuông trạng thái S5 không nhóm không tương đương ⇒ gạch chéo ô vuông S0 S1 S2 S3 S4 - Tại ô vuông trạng thái nhóm ta ghi điều kiện trạng thái cần xét tương đương - Kiểm tra điều kiện ô vuông: gạch chéo ô không thỏa điều kiện Các ô lại không bò gạch chéo kết tương đương NguyenTrongLuat 59 * PP rút gọn bảng kéo theo (Implication Table) B PS D-F C-H A B C D E F G H C D C-E A-F E-H E A-D F E-F B-D G B-D C-H H C-E D-G A NguyenTrongLuat GV dạy: Lê Chí Thơng B C E 0 1 1 Ta được: (A, D) (C, E) C-F A-G B-G D Z Theo ngõ ra: ta có nhóm (A, B, D, G) (C, E, F, H) C-F A-B A-B E-H B-F NS X=0 X=1 DA C F H EC DA A E C A F B B H C G F G 60 30 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Gán trạng thái: Mỗi trạng thái gán tổ hợp biến trạng thái Ví dụ: Hệ có trạng thái A, B, C Ta cần biến trạng thái Q1 Q2 để gán cho trạng thái Q1 Q2 A B C Tthái A: Q1Q2 = 00 B: Q1Q2 = 01 C: Q1Q2 = 11 Chọn FF thiết kế phần tổ hợp: - Lập bảng trạng thái Ngõ vào Trạng thái Ngõ Trạng thái - Chọn FF (D-FF, T-FF, JK-FF) mạch tổ hợp (cổng logic, ROM, PLA, ) NguyenTrongLuat 61 Ví dụ: Thực hệ sau TTHT S0 S1 S3 S4 TTKT X=0 S1 S3 S0 S4 X=1 S1 S4 S0 S0 NguyenTrongLuat GV dạy: Lê Chí Thơng X=0 0 Q1 Q2 X=1 0 0 TTHT TTKT (Q+1Q+2) (Q1Q2) X=0 10 11 00 01 S0 : 00 S1 : 10 S3 : 11 S4 : 01 Gán trạng thái Ngõ (Z) X=1 10 01 00 00 S0 S1 S4 S3 Ngõ (Z) X=0 0 X=1 0 0 62 31 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM TTHT (Q1Q2) TTKT (Q+1Q+2) Ngõ (Z) X=0 X=1 X=0 X=1 10 11 00 01 10 01 00 00 0 0 0 S0 : 00 S1 : 10 S3 : 11 S4 : 01 * Lập bảng trạng thái * Chọn FF: Ng.vào TTHT Ngõ TTKT T.FF JK.FF + + Q1 Q2 X Z Q Q T1 T2 J1 K1 J2 K2 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 1 0 1 1 1 X X X X X X X X 1 X X X X X X X X NguyenTrongLuat 63 * Thực ROM T.FF kích cạnh lên: 23 x (bit) X Bảng nạp ROM A2 D2 A1 D1 T1 Q1 A0 D0 T2 Q2 Z CK NguyenTrongLuat GV dạy: Lê Chí Thơng X Q1 Q2 Z T1 T2 A2 A1 A0 D2 D1 D0 0 0 1 1 0 1 0 1 1 1 0 0 0 0 1 1 0 1 1 64 32 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Thực cổng logic JK.FF kích cạnh xuống: Từ bảng trạng thái, rút gọn: Z = X Q1 Q2 Z J1 = Q2 J1 Q1 K1 Q1 J2 Q2 K2 Q2 K1 = X + Q2 X J2 = Q1 K2 = X + Q1 CK NguyenTrongLuat 65 * Thực PLA JK.FF kích cạnh lên: J1 = Q2 Z = X Q1 Q2 X X Q1 Q2 Z K1 = X + Q2 J2 = Q1 K2 = X + Q1 Bảng nạp PLA Z X Q1 Q2 Z J1 K1 J2 K2 K1 0 - - 0 0 0 J2 J2 Q2 - - 0 1 K2 K2 - - 0 0 - - 0 1 J1 J1 Q1 K1 CK NguyenTrongLuat GV dạy: Lê Chí Thơng 66 33 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM Vd: Thiết kế (chuyển) đổi mã từ BCD sang BCD Ngõ vào nối tiếp với LSB trước X: INPUT (BCD) Z: OUTPUT (BCD+3) 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 t3 t2 t1 t0 t3 t2 t1 t0 NguyenTrongLuat 67 Thời điểm Chuỗi vào nhận (LSB nhận đầu tiên) t0 Reset A B t1 B C 00 t2 t3 NguyenTrongLuat GV dạy: Lê Chí Thơng T/ thái T/thái kế X = Giá trò (Z) X=0 1 D E C EF EG 0 D H HL 01 E M 1 10 F HI HJ MN MP 11 000 G H HK A A 0 001 I A A 010 J A - - 011 K A - - 100 L A - - 101 M A - - 110 N A - - 111 P A - 68 34 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Bảng trạng thái rút gọn chuyển đổi mã Thời gian Trạng thái Trạng thái kế X=0 t0 A B C t1 B D E C E E t2 D H H E H M t3 H A A M A - NguyenTrongLuat GV dạy: Lê Chí Thơng Giá trò (Z) X=0 1 0 1 0 1 - 69 35 GV soạn: Nguyễn Trọng Luật GV dạy: Lê Chí Thơng ĐH Bách Khoa TP.HCM 36 GV soạn: Nguyễn Trọng Luật GV dạy: Lê Chí Thơng ĐH Bách Khoa TP.HCM 37 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM IIX LƯU ĐỒ MÁY TRẠNG THÁI: - Hệ gọi máy trạng thái thuật toán (ASM - algorithmic state machine) hay đơn giản máy trạng thái (SM - state machine), gọi tắt SM - Lưu đồ SM tạo khối SM; khối SM mô tả hoạt động hệ trạng thái - Một khối SM bao gồm Hộp trạng thái (state box), Hộp đònh (decision box) Hộp xuất theo điều kiện (conditional ouput box) Hộp trạng thái ĐIỀU KIỆN Hộp đònh Hộp xuất theo đkiện NguyenTrongLuat 75 Đường vào khối SM Tên trạng thái S Mã trạng thái xxx Liệt kê biến có giá trò (biến Moore) ĐIỀU KIỆN Liệt kê biến có giá trò theo điều kiện (biến Mealy) Các đường đến khối SM khác Một khối SM có xác đường vào nhiều đường NguyenTrongLuat GV dạy: Lê Chí Thơng 76 38 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM - Một đường dẫn qua khối SM từ ngõ vào đến ngõ gọi đường dẫn liên kết (link path) S1 Z1, Z2 X1 Z3, Z4 X2 X3 Z5 n NguyenTrongLuat 77 - Khối SM biểu diễn nhiều dạng khác GV dạy: Lê Chí Thơng 39 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM - Một lưu đồ SM biểu diễn hệ tổ hợp có trạng thái thay đổi trạng thái xảy Z1 = A + A’BC = A + BC NguyenTrongLuat 79 - Ta phải tuân theo số qui tắc xây dựng khối SM * Với kết hợp biến vào hợp lệ phải có xác đường đònh nghóa Điều cần thiết tổ hợp vào cho phép phải dẫn đến trạng thái kế * Không cho phép có đường hồi tiếp nội khối SM NguyenTrongLuat GV dạy: Lê Chí Thơng 80 40 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM 1/0 S0 00 = AB Za S0 Za 0/0 1/0 0/0 1/Z2 0/Z1 X S2 Zc S1 Zb S1 01 Zb X S2 11 Zc X Z1 Z2 NguyenTrongLuat 81 Giản đồ định Clock S0 State S0 S1 S2 S2 S0 S0 X Za Za X Zb S1 Zc Zb Z1 X Z2 S2 Zc Z1 NguyenTrongLuat GV dạy: Lê Chí Thơng X Z2 82 41 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM CÀI ĐẶT LƯU ĐỒ MÁY TRẠNG THÁI: - Việc cài đặt (realization) lưu đồ SM tìm phương trình biến biến trạng thái - Các bước thực sau: * Thực gán trạng thái cho hộp trạng thái * Xác đònh phương trình biến Zi - Tìm trạng thái có xuất biến (Zi = 1) - Nếu biến MOORE ta tích số (AND) biến trạng thái; biến MEALY ta có tích số biến trạng thái biến điều kiện vào - Phương trình biến tổng (OR) tích số tìm thấy bước lại với NguyenTrongLuat GV dạy: Lê Chí Thơng 84 42 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Gán trạng thái: S0 00 = AB S0: AB = 00; S1: AB = 01 S2: AB = 11 Za * Phương trình biến ra: Za = A B X S1 Zb = A B 01 Zc = A B Zb Z1 = A B X X S2 Z2 = A B X 11 Zc Z1 X Z2 NguyenTrongLuat 85 * Xác đònh phương trình biến trạng thái kế Q+j - Tìm tất trạng thái Qj =1 - Tại trạng thái này, tìm tất đường dẫn liên kết (link path) mà dẫn vào trạng thái - Với đường dẫn liên kết này, tìm số hạng theo đường dẫn liên kết Nghóa là, với đường dẫn liên kết từ Sa đến Sb, số hạng tích số biến trạng thái trạng thái Sa biến điều kiện để dẫn đến Sb - Biểu thức Q+j tạo thành cách lấy tổng (OR) tích số tìm thấy bước lại với NguyenTrongLuat GV dạy: Lê Chí Thơng 86 43 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM * Phương trình biến trạng thái kế: S0 00 = AB A+ = A B X + A B X Za (S1→ S2) B+ = A B X + A B X + A B X X (S2→ S2) S1 (S1→ S2) 01 (S2→ S2) (S0→ S1) Zb X S2 11 Zc Z1 NguyenTrongLuat GV dạy: Lê Chí Thơng X Z2 87 44 [...]... Ck Cl 0 Ck Q Cl 1 Q 0 Clock 1 2 3 4 5 6 Q2 Q1 Q0 0 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 46 23 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM VI Phân tích Hệ tuần tự: Hệ tuần tự được chia thành 2 lọai tùy thuộc vào tính chất của ngõ ra 1 Kiểu MEALY: NGÕ VÀO HỆ TỔ HP X1 X2 Z1 Z2 Xn NGÕ RA Zm Q1 Q2 Qk Q+1 D1 Q+2 D2 Q+k Dk Clock Trạng thái kế tiếp = F (trạng thái hiện tại Qi và các ngõ vào Xj) Giá trò ngõ ra... trạng thái hoặc bảng chuyển trạng thái: Ví dụ: Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z Ngõ ra sẽ là 1 nếu ngõ vào nhận được chuỗi vào liên tiếp 101 X = Z = 0 1 1 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 * Kiểu MEALY: TT hiện tại S0 S1 S2 TT kế tiếp X=0 X=1 S0 S1 S2 S1 S0 S1 Ngõ ra (Z) X=0 X=1 0 0 0 0 0 1 NguyenTrongLuat 55 Ví dụ: Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z Ngõ ra sẽ là 1 nếu... TTHT Q ĐH Bách Khoa TP.HCM T/t kế tiếp (Q+) X1X2 = 0 0 0 1 1 0 1 1 Ngõ ra (Z) 0 1 0 0 1 1 1 0 0 0 1 0 X1X2 = 00, 11 01, 10 0 1 1 0 11 00, 01, 10 NguyenTrongLuat 53 VII Thiết kế Hệ tuần tự: * Các bước thiết kế: - Từ phát biểu bài toán thành lập graph trạng thái hoặc bảng chuyển trạng thái - Rút gọn trạng thái - Gán trạng thái - Chọn FF (D.FF, T.FF, JK.FF) và thiết kế phần tổ hợp để tạo ra ngõ ra và trạng... trạng thái Ví dụ: Hệ có 3 trạng thái A, B, C Ta cần 2 biến trạng thái Q1 và Q2 để gán cho 3 trạng thái Q1 Q2 0 1 0 A 1 B C Tthái A: Q1Q2 = 00 B: Q1Q2 = 01 C: Q1Q2 = 11 4 Chọn FF và thiết kế phần tổ hợp: - Lập bảng trạng thái Ngõ vào Trạng thái hiện tại Ngõ ra Trạng thái kế tiếp - Chọn FF (D-FF, T-FF, JK-FF) và mạch tổ hợp (cổng logic, ROM, PLA, ) NguyenTrongLuat 61 Ví dụ: Thực hiện hệ tuần tự sau TTHT S0... Out) = QDQCQBQADOWN = QDQCQBQAUP NguyenTrongLuat 35 NguyenTrongLuat 36 GV dạy: Lê Chí Thơng 18 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM IV Thanh ghi dòch (Shift Register): Thanh ghi dòch là hệ tuần tự có khả năng lưu trữ và dòch chuyển dữ liệu NguyenTrongLuat 37 1 Thanh ghi dòch nhập nối tiếp - xuất nối tiếp (SISO): SERIN CK D Q D Q D Q Ck Q Ck Q Ck Q SEROUT 2 Thanh ghi dòch nhập nối tiếp – xuất... NguyenTrongLuat GV dạy: Lê Chí Thơng 10 0/1 1/0 Ngõ ra (Z) X=0 X=1 0 1 1 1 0/0 1/0 11 1/0 A 0/1 1/0 0 0 0 0 C 0/1 0/1 1/0 B 1/0 D 50 25 GV soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM 2 Kiểu MOORE: HỆ TỔ HP CHO NGÕ VÀO X1 X2 Xn HỆ TỔ HP CHO NGÕ RA Q+1 D1 Q1 Q+2 D2 Q2 Q+k Dk Qk Z1 Z2 Zm Q1 Q2 Qk Clock Trạng thái kế tiếp = F (trạng thái hiện tại Qi và các ngõ vào Xj) Giá trò ngõ ra = G (trạng thái hiện tại Qi) NguyenTrongLuat... D-FF: D = Q+ Q Q+ 0 0 0 1 1 0 1 1 * T-FF: T = Q ⊕ Q+ S 0 1 0 X * JK-FF R X 0 1 0 J 0 1 X X K X X 1 0 NguyenTrongLuat 25 * Các bước thiết kế: - Từ phát biểu bài toán xác đònh số FF sử dụng và dãy đếm - Lập bảng chuyển trạng thái chỉ rõ mối quan hệ giữa trạng thái hiện tại và trạng thái kế tiếp (dựa vào dãy đếm) T/t hiện tại Qn-1 … Q1 Q0 0 … 0 0 1 … 1 1 Q+ T/t kế tiếp Các + + n-1 … Q 1 Q 0 ngõ vào FF ... soạn: Nguyễn Trọng Luật ĐH Bách Khoa TP.HCM VI Phân tích Hệ tuần tự: Hệ chia thành lọai tùy thuộc vào tính chất ngõ Kiểu MEALY: NGÕ VÀO HỆ TỔ HP X1 X2 Z1 Z2 Xn NGÕ RA Zm Q1 Q2 Qk Q+1 D1 Q+2 D2... = 0 1 1 Ngõ (Z) 0 1 0 X1X2 = 00, 11 01, 10 1 11 00, 01, 10 NguyenTrongLuat 53 VII Thiết kế Hệ tuần tự: * Các bước thiết kế: - Từ phát biểu toán thành lập graph trạng thái bảng chuyển trạng thái... THÁI: - Hệ gọi máy trạng thái thuật toán (ASM - algorithmic state machine) hay đơn giản máy trạng thái (SM - state machine), gọi tắt SM - Lưu đồ SM tạo khối SM; khối SM mô tả hoạt động hệ trạng