ĐỒ án AMPEMETER HIỂN THỊ máy TÍNH

i hc cụng nghip H Ni Khoa C khớ Li núi u Trng H cụng nghipH Ni tin thõn l trng cao ng cụng nghip H Ni c hỡnh thnh v phỏt trin vi mt b dy lch s, l cỏi nụi o to cụng nhõn k thut cao Cựng vi s phỏt trin v i lờn ca nh trng, khoa in t -T ng húa mc dự l mt khoa mi c thnh lp nhng ó úng gúp khụng nh vo thnh cụng ca nh trng Trong thi i ngy t nc ta ang trờn ng hi nhp quc t c bit l hi nhpWTO t nc ta ang trờn phỏt trin mnh m bt kp th gii chỳng ta phi thc hin chớnh sỏch i tt ún u Nh chỳng ta ó bit th k 21 l th k ca cụng ngh thụng tin v t ng húa c hai ngnh ny u liờn quan mt thit n in t Ngnh cụng nghip in t ang phỏt trin rt mnh m trờn th gii nhng nc cụng nghip phỏt trin , nc ta in t l mt ngnh thc s l mi m nhng c nh nc quan tõm c bit Vi iu Khin l mụn hc trc thuc b mụn in t cụng nghip, TBKCN ó v ang dn c s húa c s phõn cụng v hng dn ca thy Nguyn Anh Dng, nhúm em gm:Lờ ỡnh Sn , Nguyn c Long, Phan Ngc Hựng ó nghiờn cu ti v iu khin ampemet hien thi trờn mn hỡnh mỏy tớnh Mc dự c gng rõt nhiu vic tỡm hiu ti liu v c s hng dn nhit tỡnh ca thy giỏo nhng cũn nhiu hn ch nờn khụng trỏnh nhng thiu sút v ti liu, v ngụn ng, cỏch trỡnh by Chỳng em rt mong c thụng cm v gúp ý ca thy Cui cựng chỳng em xin chõn thnh cm n! H Ni Ngy: 28/01/2010 Nhúm sinh viờn: Lờ ỡnh Sn Nguyn c Long Phan Ngc Hựng Giới thiệu tổng quan họ 8051 Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Vi iu khin 8051 Mô t phn cng Vi iu khin 8051 mt nhng h vi iu khin 8bit thông dng nht th gii Vi iu khin c ch to ln u tiên bi hãng Intel, sau ó c hãng khác ch to di dng dn xut khác Các dn xut u có chung mt kin trúc ging vi vi iu khin 8051 kinh in Thêm vào ú, tùy theo tng loi mà chip dn xut c tích hp thêm ngoi vi khác (nh ADC, SPI, EEPROM, capture/compare channels), tính nng cng c nâng cao phù hp vi ng dng ngày phc Trc ht xin gii thiu mt s tớnh nng ca h vi iu khin 8051 (lu ý l nhng tớnh nng ca vi iu khin 8051 kinh in): - CPU 8bit c thit k ti u cho ng dng iu khin - Cỏc kh nng x lý bit l ogic - Kh ụng gian b nh chng trỡnh 64Kbyte - Kh ụng gian b nh d liu 64 Kbyte - T ớch hp 4Kbyte b nh chng trình chip - T ớch hp 128byte b nh RAM chip - Có 32 ng vào/ra chiu có th nh a ch n tng bit - T ớch hp 02 timer 16bit - T ớch hp UART song công - Cu trúc ngt vi 06 ngun/05 vector 02 mc u tiên khỏc - Tớch hp mch b dao ng trờn chip Vi điều khiển đợc giới thiệu đợc sản xuất theo công nghệ CMOS Một số loại vi điều khiển thông dụng thuộc họ 8051 kể nh: AT89C2051( 20 chân), AT89C4051( 20 chân), AT89C51( 40 chân), AT89C52 ( 40 chân), AT89S51( 40 chân), AT89S52( 40 chân), AT89S53( 40 chân) Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Sau sơ đồ khối tổng quan 8051 I-Cấu trúc phần cứng họ 8051( AT 89S52) Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Sơ đồ chân AT 89S52 Bộ vi điều khiển AT89S52 gồm khối chức sau đây: CPU( Central Processing Unit) bao gồm: - Thanh ghi tích luỹ A - Thanh ghi tích luỹ phụ B, dùng cho phép nhân phép chia - Đơn vị logic học( ALU: Arithmetic Logical Unit) - Từ trạng thái chơng trình( PSW: Progam Status Word) - Bốn băng ghi - Con trỏ ngăn xếp Bộ nhớ chơng trình( Bộ nhớ ROM) gồm 8Kb Flash Bộ nhớ liệu( Bôn nhớ RAM) gồm 256 bytes Bộ UART( Universal Ansynchronous Receiver and Tranmitter) làm chức truyền nhận nối tiếp, nhờ khối này, AT89S52 giao tiếp với máy tính qua cổng COM Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Timer /Counter 16 bít thực chức định thời đếm kiện WDM( Watch Dog Timer) đợc dùng để phục hồi lại hoạt động CPU bị treo nguyên nhân WDM AT89S52 gồm Timer 14 bít, Timer bít, ghi WDTPRG( WDT programable) điều khiển Timer bit ghi chớc WDTRST( WDM register) Bình thờng WDT không hoạt động( bị cấm), phép WDT, giá trị 1EH E1H cần phải đợc ghi liên tiếp vào ghi WDTRST Timer 14 bit WDT đếm tăng dần sau chu kỳ đồng hồ giá trị 16383 xảy tràn Khi xảy tràn, chân RTS đợc đặt mức cao thời gian 96.Tosc (Tossc=1/Fosc) AT89S52 đợc reset Khi WDT hoạt động, ngoại trừ reset phần cứng reset WDT tràn cách cấm đợc WDT, sử dụng WDT đoạn mã chơng trình phải đợc đặt khe thời gian từ lần WDT đợc khởi tạo lại Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Hình: Sơ đồ khối vi điều khiển 89S52 Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ II- Sơ đồ chân chức 1.Port 0(P0.0-P0.7 hay từ chân 32 đến chân 39): Gồm chân, chức xuất nhập ra, Port Bus đa hợp liệu địa chỉ( AD0-AD7), chức đợc sử dụng AT89S52 giao tiếp với thiết bị có kiến trúc Bus Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ 2.Port 1( P1.0-P1,7 hay từ chân đến chân 8) : Có chức xuất nhập theo bit byte Ngoài ra, chân P1.5, P1.6, P1.7 đợc dùng để nạp ROM theo chuẩn ISP, chân P1.0 P1.1 đợc dùng cho Timer 3.Port 2( P2.0- P2.7 hay từ chân 21 đến chân 28): Là port có công dụng kép: đờng xuất nhập byte cao bus địa thiết kế dùng nhớ mở rộng Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ 4.Port 3( P3.0- P3.7 hay từ chân 10 đến chân 17): Mỗi chân port chức xuất nhập có chức riêng: Bit Tên Chức P3.0 RXD Dữ liệu nhận cho port nối tiếp P3.1 TXD Dữ liệu phát cho port nối tiếp P3.2 INT0 Ngắt bên P3.3 INT1 Ngắt bên P3.4 T0 Ngõ vào Timer/Counter P3.5 T1 Ngõ vào Timer/Counter P3.6 WR Xung ghi nhớ liệu bên P3.7 RD Xung đọc nhớ liệu bên ngoài Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ RST( Reset- chân 9): Mức tích cực chân mức 1, để reset ta phải đa mức 1(5V) đến chân với thời gian tối thiểu chu kỳ máy( tơng đơng 2uS thạch anh 12MHz Trạng thái ghi reset, reset trạng thái ghi không thay đổi 6.XTAL1, XTAL2: Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Giả sử số bớc đếm k k 12k ==> t định thời= k*t clock=k/fclock= f = f óc 12 óc Đếm kiện dùng để xác định số lần xảy kiện Trong ứng dụng này, ngời ta tìm cách quy kiện thành chuyển mức chân T0, T1, T2 để dùng timer đếm kiện Các ghi định thời(Timer 0,1) + Thanh ghi chế độ Timer( TMOD) Thanh ghi TMOD chứa nhóm bit dùng để đặt chế độ làm việc cho Timer Timer Chế độ cho Timer GATE C C T M1 M0 Chế độ cho Timer GATE C M1 M0 T T =1: Bộ đếm kiện =0: Định thời M0M1=00 : Timer 13 bit, mode =01 : Timer 16 bit, mode =10 : Timer bit nạp tự động, mode =11 : Timer tách riêng, mode GATE=0: Hoạt động Timer bị điều khiển mức Logic chân /INT =1: Hoạt động Timer không bị điều khiển mức Logic chân /INT Các ghi điều khiển Timer(Timer 0,1) Thanh ghi TCON chứa bit trạng thái bit điều khiển cho Timer Timer Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Các ghi chứa giá trị định thời(Timer 0,1) Các timer timer timer 16 bit, timer có ghi bit dùng để chứa giá trị khởi tạo giá trị thời timer Cụ thể timer có TH0 TL0, timer có TH1 TL1 Các ghi địa bit Lu ý: ghi timer khác timer 0,1 Các chế độ đinh thời Timer chế độ Capture( thu nhận) Timer chế độ tự nạp lại ( DCEN=0) Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Timer chế độ tự nạp lại ( DCEN=1) Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Timer tạo tốc độ baud Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Timer chế độ clock-out V- POrt nối tiếp AT89S52 có port nối tiếp chip hoạt động nhiều chế độ khác nhau, nhiều tốc độ khác Chức chủ yếu port nói tiếp thực chuyển đổi song song sang nối tiếp với liệu xuất chuyển đổi nói tiếp sang song song với liệu nhập để giao tiếp với máy tính qua cổng nối tiếp thiết bị tơng tự AT89S52 Máy Cổng tính COM Bộ chuyển đổi mức Mô tả hoạt động Port nối tiếp Port nối tiếp hoạt động song công( full duplex: thu phát đồng thời) đệm lúc thu( receiver buffering) cho phép kí tự đợc Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ thu đợc giữ kí tự thứ đợc nhận Nếu CPU đọc kí tự thứ trớckhi kí tự thứ đợc thu đầy đủ liệu không Các ghi port nối tiếp Có ghi chức đặc biệt cho phép phần mềm truy xuất đến Port nối tiếp: SBUF SCON Thanh ghi điều khiển Port nối tiếp( SCON- Serial Controller) Thanh ghi điều khiển Port nối tiếp SCON địa 98H ghi có điịnh địa bit, chứa bit trạng thái bit để đièu khiển liên quan tới port nối tiếp Các bit điều khiển đặt chế độ hoạt động cho Port nối tiếp, bit trạng thái báo cáo kết thúc việc phát thu ký tự Các bit trạng thái đợc kiểm tra phần mềm đợc lập trình để tạo ngắt Bit SCON.7 Ký hiệu Địa Mô tả SM0 9FH Mode 1-Bit chọn chế độ cho Port nối tiếp SCON.6 Port SM1 9EH Mode 1-Bit chọn chế độ hoạt động cho nối tiếp SM0SM1=00: Port nối tiếp hoạt động chế độ SM0SM1=01: Port nối tiếp hoạt động chế độ1 SM0SM1=10: Port nối tiếp hoạt động chế độ2 Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ SM0SM1=11: Port nối tiếp hoạt động chế độ3 SCON.5 SM2 9DH Mode 2-Bit chọn chế độ cho Port nối tiếp Bit cho phép truyền thông đa xử lý SCON.4 REN 9CH phải Receiver Enable-Bit cho phép thu, REN đợc đặt phép nhận ký tự SCON.3 TB8 9BH Transmitted bit 8-Bit truyền thứ sử dụng chế độ UART bit SCON.2 RB8 9AH dụng Receiver bit 8- Bit nhận thứ sử chế độ UART bit SCON.1 TI 99H Transmitted Interupt- Cờ ngắt truyền, TI đợc đặt kết thúc việc truyền ký tự, TI đợc xoá phần mềm SCON.0 RI 98H Receiver Interupt-Cờ ngắt nhận, RI đợc dặt kết thúc việc nhận ký tự,RI đợc xoá phần mềm Trớc sử dụng cổng nối tiếp, phải khởi động ghi SCON để chọn chế độ 2.Trao đổi liệu qua Port nối tiếp Thao tác trao đổi liệu qua port nối tiếp không đơn việc ghi/đọc liệu nh trao đổi liệu trực tiếp qua port(chẳng hạn P1, P2,4 ) mà bao gồm thao tác cính nh sau: - Khởi tạo cổng nối tiếp: Thao tác bao gồm việc nh sau: + truy xuất SCON để đặt thông số nh chế độ hoạt động, cho phép thu +Thiết lập xoá bit SMOD ghi PCON để đặt hệ số chia tốc độ baud Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ +Truy xuất ghi Timer Timer để đặt tốc độ baud cho port nối tiếp( Chỉ với chế độ 3) - Kiểm tra cờ TI( Khi truyền) RI( Khi nhận) -Ghi/ đọc byte liệu SBUF VI- Xử lý ngắt AT89S52 có nguồn ngắt: -Ngắt ngoàiđến từ chân /INT0 -Ngắt ngoàiđến từ chân /INT1 -Ngắt Timer -Ngắt Timer -Ngắt Timer -Ngắt Port nối tiếp nguồn ngắt đợc xoá Reset đợc đặt phần mềm bit ghi cho phép ngắt (IE), ghi u tiên ngắt (IP) Thanh ghi cho phép ngắt IE ( Interrupt Enable): Bit 1: Cho phép Bit 0: Cấm Bit IE.7 Ký hiệu EA Địa bit AFH Mô tả Không cho phép cấm toàn IE.6 - AEH Không đợc định nghĩa IE.5 ET5 ADH Cho phép ngắt từ Timer IE.4 ES ACH Cho phép ngắt từ Port nối tiếp IE.3 ET1 ABH Cho phép ngắt từ Timer Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ IE.2 EX1 AAH Cho phép ngắt IE.1 ET0 A9H Cho phép ngắt từ Timer IE.0 EX0 A8H Cho phép ngắt Các nguồn ngắt AT89S52 Các vector ngắt: Khi ngắt đợc chấp nhậ, giá trị đợc nạp vào PC đợc gọi vector ngắt Nó địa bắt đầu chơng trình phục vụ ngắt ISR( Interrupt Service Routine) tơng ứng với nguồn tạo ngắt.Các vector ngắt đợc cho liệt kê nh sau: Ngắt Reset hệ thống Cờ RST Địa vector 0000H Số hiệu Bên IE0 0003H Timer TF0 000BH Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Bên IE1 0013H Timer TF1 001BH Port nối tiếp TI RI 0023H Timer TX2 EXF2 002BH Khi đến ngắt, cờ gây ngắt tự động bị xoá phần cứng, ngoại trừ RI TI phải đợc xoá phần mềm Ngắt Timer Các ngắt timer xảy có kiện tràn timer, cờ tràn TFx đợc đặt Khi ISR đợc đáp ứng, cờ TFx tự động đợc xoá phần mềm Ngắt Port nối tiếp Ngắt port nối tiếp xảy cờ ngắt phát (TI) cờ ngắt thu(RI) đợc đặt lên Ngắt phát xảy đệm truyền rỗng, ngắt thu xảy ký tự đợc truyền xong đợi SBUF để đợc đọc Các ngắt Port nối tiếp khác với ngắt Timer Cờ gây ngắt cho port nối tiếp xoá phần cúng CPU chuyển tới ISR có nguồn ngắt port nối tiếp la TI RI, nguồn ngắt phải đợc xác định ISR cờ tạo ngắt đợc xoá phần mềm Ngắt Các ngắt xảy có mức thấp hoạc cạnh xuống chân /INT0 /INT1 vi điều khiển Các cờ tạo ngắt bit IE0 IE1 TCON Khi quyền đièu khiển chuyển đến ISR, cờ tạo ngắt đợc xoá ngắt đợc Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ tích cực cạnh xuống, ngắt đợc tích cực theo mức, nguồn yêu cầu ngắt bên điều khiển mức cờ thay cho phần cứng Cách thức tích cực ngắt đợc đặt bit ITx ghi SCON, ITX =0, ngắt đợc tích cực mức thấp, ITX=1,ngắt đợc tích cực cạnh xuống( sờn âm) Nếu ngắt đợc tích cực cacnhj xuống nguồn bên phải giữ chân /INTx mức cao tối thiểu chu kỳ máy giữ mức thấp chu kỳ máy để đảm bảo cho CPU phát cạnh xuống Nếu ngằt đợc tác động theo mức nguồn bên phải giữ tín hiệu yêu cầu tác động chân ĩNT( mức thấp) ngắt đợc đáp ứng không tác động( giữ mức thấp) ISR đợc hoàn tất, không ngắt khác đợc lặp lại Phn II MCH ampemet hiển thị hình máy tính I Mạch đợc thiết kế phần mềm vẽ mạch Altium Designer v9.về mạch đo dòng điện đợc thiết kế nh sau: phần phân áp đầu vào để lấy điện áp phù hợp đa vào chíp ADC0804 chuyển điện áp tơng tụ sang số 8bit.sau đa liệu vào VDK8051 tình toán phù hợp hiển thị giá trị đo đợc lên hình máy tính tiện ích window HyperTeminal qua cổng com.sau sơ đồ nguyên lí mạch : Phần phân áp : Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Phần mạch nguồn : Phần mạch : Phàn mạch chuyển liệu từ VDK lên máy tính : Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Phần mạch in : Sau code nạp cho VDK 89s52 : Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ / *********************************************************** ******** Project : Ampemet hien thi tren may tinh voi HiperTeminal Date Company : 05/01/2010 :Hanoi University of Industry IC type : AT89xxx Clock : 11.0592 MHz Command : *********************************************************** *********/ #include #include unsigned char x; sbit RD_ADC = P3^2; sbit WR_ADC = P3^3; sbit INTR_ADC = P3^4; sbit t10 = P3^6; //Day la ba thang sbit t1 = P3^5; sbit t01 = P3^7; float ampe,volt; // -void delay_short(){ unsigned int i; for(i=0;i[...]... sang số 8bit.sau đó đa dữ liệu vào VDK8051 rồi tình toán phù hợp và hiển thị giá trị đo đợc lên màn hình máy tính bằng tiện ích window HyperTeminal qua cổng com.sau đây là sơ đồ nguyên lí của mạch : Phần phân áp : Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ Phần mạch nguồn : Phần mạch chính : Phàn mạch chuyển dữ liệu từ VDK lên máy tính : Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni... một chu kỳ máy và giữ nó ở mức thấp trong một chu kỳ máy để đảm bảo cho CPU phát hiện ra cạnh xuống Nếu ngằt ngoài đợc tác động theo mức thì nguồn bên ngoài phải giữ tín hiệu yêu cầu tác động trên chân ĩNT( mức thấp) cho đến khi ngắt đợc đáp ứng và không tác động( giữ ở mức thấp) nữa khi ISR đã đợc hoàn tất, nếu không một ngắt khác sẽ đợc lặp lại Phn II MCH ampemet hiển thị màn hình máy tính I Mạch... tiếp với dữ liệu xuất ra và chuyển đổi nói tiếp sang song song với dữ liệu nhập để có thể giao tiếp với máy tính qua cổng nối tiếp hoặc các thiết bị tơng tự AT89S52 Máy Cổng tính COM Bộ chuyển đổi mức Mô tả hoạt động của Port nối tiếp Port nối tiếp có thể hoạt động song công( full duplex: thu và phát đồng thời) và đệm lúc thu( receiver buffering) cho phép một kí tự sẽ đợc Mụn hc: Vi iu khin- Nhúm29 i... Timer 8 bit nạp tự động, mode 2 =11 : Timer tách riêng, mode 3 GATE=0: Hoạt động của Timer bị điều khiển bởi mức Logic ở chân /INT =1: Hoạt động của Timer không bị điều khiển bởi mức Logic ở chân /INT 2 Các thanh ghi điều khiển Timer(Timer 0,1) Thanh ghi TCON chứa các bit trạng thái và các bit điều khiển cho Timer 0 và Timer 1 Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ 3 Các thanh ghi... năng đặc biệt cho phép phần mềm truy xuất đến Port nối tiếp: SBUF và SCON Thanh ghi điều khiển Port nối tiếp( SCON- Serial Controller) Thanh ghi điều khiển Port nối tiếp SCON ở địa chỉ 98H là thanh ghi có điịnh địa chỉ bit, chứa các bit trạng thái và các bit để đièu khiển liên quan tới port nối tiếp Các bit điều khiển đặt chế độ hoạt động cho Port nối tiếp, các bit trạng thái báo cáo kết thúc việc phát... từng bit bằng phần mềm là các đặc tính mạnh của các bộ vi điều khiển nói chung Các bit có thể đợc đặt xoá, AND, OR , với một lệnh đơn RAM đa dụng từ 30H đến FFH Các thanh ghi chức năng đặc biệt từ 80H đến FFH: 3 Bộ nhớ dữ liệu ngoài: Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ D0-D7 Port 0 EA 74HC373 O D G A0-A7 RAM ALE A8-A15 Port 2 89S52 OE WE RD WR Sơ đồ ghép nối AT89S52 với RAM Bộ... hoạc cạnh xuống trên chân /INT0 hoặc /INT1 của vi điều khiển Các cờ tạo ngắt này là các bit IE0 và IE1 trong TCON Khi quyền đièu khiển đã chuyển đến ISR, cờ tạo ra ngắt chỉ đợc xoá nếu ngắt đợc Mụn hc: Vi iu khin- Nhúm29 i hc cụng nghip H Ni Khoa C khớ tích cực bằng cạnh xuống, nếu ngắt đợc tích cực theo mức, thì nguồn yêu cầu ngắt bên ngoài sẽ điều khiển mức của cờ thay cho phần cứng Cách thức tích cực... Ni Khoa C khớ AT89S52 có 8Kb Flash Rom trên chip, khi chân EA( Chân 31) đợc đặt ở mức logic cao(+5V), bộ vi điều khiển sẽ thực hiện chơng trình trong ROM nội bắt đầu từ địa chỉ 0000H Số lần ghi cho bộ nhớ này khoảng 1000 lần( trên lý thuyết) Khi chân EA đợc đặt ở mức thấp, bộ vi điều khiển sẽ thực hiên chơng trình ở bộ nhớ chơng trình ngoài (EPROM ngoài), tuy nhiên để có ợc điều này thì phải có một... Nếu ở mức cao, bộ vi điều khiển thi hành chơng trình từ ROM nội Nếu ở mức thấp, chơng trinh chỉ đợc thi hành từ bộ nhớ mở rộng 8.ALE( Address Latch Enable): ALE là tín hiệu để chốt địa chỉ vào một thanh ghi bên ngoài trong nửa đầu của chu kỳ bộ nhớ Sau đó các đờng port 0 dùng để xuất hoặc nhập dữ liệu trong nửa chu kỳ sau của bộ nhớ 9.PSEN( Program Store Enable): PSEN là điều khiển để cho phép bộ nhớ... Enable) của một EPROM để cho phép đọc các bytes mã lệnh PSEN sẽ ở mức thấp trong thừi gian đọc lệnh Các mã nhị phân của chơng trình đợc đọc từ EPROM qua Bus và đợc chốt vào thanh ghi lệnh của bộ vi điều khiển để giải mã lệnh Khi thi hành chơng trình trong ROM nội, PSEN sẽ ở mức thụ động( mức cao) 10.Vcc, GND: AT89S52 dùng nguồn một chiều có dải điện áp từ 4V-5.5V đợc cấp qua chân 40(+) và chân 20(-) III- ... sang số 8bit.sau đa liệu vào VDK8051 tình toán phù hợp hiển thị giá trị đo đợc lên hình máy tính tiện ích window HyperTeminal qua cổng com.sau sơ đồ nguyên lí mạch : Phần phân áp : Mụn hc: Vi... tiếp với máy tính qua cổng nối tiếp thiết bị tơng tự AT89S52 Máy Cổng tính COM Bộ chuyển đổi mức Mô tả hoạt động Port nối tiếp Port nối tiếp hoạt động song công( full duplex: thu phát đồng thời)... tác động( giữ mức thấp) ISR đợc hoàn tất, không ngắt khác đợc lặp lại Phn II MCH ampemet hiển thị hình máy tính I Mạch đợc thiết kế phần mềm vẽ mạch Altium Designer v9.về mạch đo dòng điện đợc thiết