thiết kế bộ chuyển đổi sạc sử dụng bộ diều chế delta sigma

Bộ chuyến đổi Sigma delta có độ lợi cao được sử dụng phổ biến trong cácứng dụng chuyển đổi số sang tương tự hoặc ngược lại là tương tự sang số, 4... Bộ chuyểnđổi bậc cao và mạch lọc tươn

Mục Lục

1 Tổng quan 3

1.1 Bộ chuyển đổi Digital to Analog 3

1.1.1 Các loại chuyển đổi tín hiệu số sang tín hiệu tuơng tự 5

1.1.2 Thông số của DAC 11

1.1.3 Lý thuyết về bộ Delta Sigma 13

1.1.4 Integrátor 17

1.1.5 Sample and Hold 19

1.2 Delta Sigma modulator 19

1.2.1 Delta Sigma 19

1.2.2 Bitstream 21

2 Methodology 21

3 Tools 23

3.1 Simulink 23

3.1.1 Khỏi động Simulink 24

3.1.2 Sử dụng .25

3.2 Cadence Design Environment 26

3.2.1 Transistor level schematic 28

3.2.2 Symbol creation 30

3.2.3 Simulation 31

3.2.4 Virtuoso Layout Editor 34

4 THIẾT KẾVÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE 37

4.1 Mở đầu 37

4.2 Modulator bậc 1 37

4.3 Thiết kế Digital Delta Sigma Mdulator bậc 1 39

4.3.1 Thiết kế khối logic 40

4.4 Thiết kế bộ analog low pass filter 64

4.4.1 Operational Amplifier (Op-amp) 64

4.4.2 Integrator * 69

4.4.3 Sample and hold 74

5 THIẾT KẾ VA MÔ PHỎNG TRÊN MATLAB 74

5.1 Chức năng của một số khối sử dụng 74

5.1.1 Constant 74

5.1.2 Scope 74

5.1.3 Unit delay 75

5.1.4 Sum 76

5.1.5 Integrator 76

5.1.6 Sample and hold 77

5.1.7 Product .78

5.2 Bộ chuycn đôi DAC sử dụng Delta Sigma 80

Hình ảnh

Hìnhl 1 Sự tuông quan giữa DAC và ADC 4

Hìnhl 2 DAC dùng điện trở có trọng số nhị phân 6

Hìnhl 3 DAC R/2R ladder 7

Hìnhl 4 DAC với dòng điện ở ngõ ra 9

Hìnhl 5 Bộ chuyển đổi dòng thành điện thế 10

Hìnhl 6 DAC với mạng điện trở hình thang 11

Hìnhl 7 Bộ Delta Sigma 3 bits 14

Hìnhl 8 Ngõ ra mạch tích phân tại thời gian t 17

Hìnhl 9Mạch tích phân lý tưỏng 18

Hình 2 1 Sơ đồ khối của bộ Delta Sigma 20

Hình 3 1 Giao diện mới khỏi động Simulink 25

Hình 3 2 Giao diện làm việc 26

Hình 3 3 Flow thiết kế trong Cadence 27

Hình 3 4Giao diện làm việc Schematic 29

Hình 3 5 Giao diện làm việc Symbol 31

Hình 3 6 Enviroment trong quá trình mô phỏng 32

Hình 3 7 Simulator/Directory/Host 33

Hình 3 8 Model Libraries 33

Hình 3 9 Selecting the analysis 34

Hình 3 10 Giao diện làm việc Layout 35

Hình 3 11 LSW ; 36

Hình4 1 Sơ đồ khối bộ converter 37

Hình4 2 Sơ đồ khối của Delta Sigma bậc một 38

Hình4 3 Sơ đồ Schematic của bộ Delta Sigma 8bit 39

Hình4 4 Schematic cổng NOT 41

Hình4 5 Symbol cổng NOT 41

Hình4 6 Dạng sóng cổng NOT 42

Hình4 7 Layout cổng NOT 42

Hình4 8 Kết quả check LVS cổng NOT 43

Hình4 9 Vtriple của cổng NOT 44

Hình4 10 Schematic cổng NOR 45

Hình4 11 Symbol cổng NOR 45

Hình4 12 Simulation cổng NOR 46

Hình4 13 Layout cổng NOR 46

Hình4 14 Kết quả check LVS cổng NOR 47

Hình4 15 schematic cổng NAND 48

Hình4 16 Symbol cổng NAND 49

Hình4 17 simulation cổng NAND 49

Hình4 18 Layout cổng NAND 50

Hình4 19 Kết quả check LVS của cổng NAND 51

Hình4 20 Symbol cổng NAND3 52

Hình4 21 schematic cổng NAND 3 53

Hình4 22 simulation của cổng NAND 3 53

2

Hình4 23 Layout cổng NAND 3 54

Hình4 24 schematic cổng XOR 55

Hình4 25 Symbol cổng XOR 56

Hình4 26 simulation cổng XOR 56

Hình4 27 Layout cổng Xor 57

Hình4 28 kết quả check LVS 57

Hình4 29 Giản đồ Kamough của Full Adder 58

Hình4 30 Schematic của mạch Full-Adder 59

Hình4 31 Symbol của mạch Full-Adder 59

Hình4 32 simulation mạch Full-Adder 60

Hình4 33 Layout mạch Full-Adder 60

Hình4 34 LVS mạch Full-Adder 61

Hình4 35 Schematic mạch Full-Adder lObits 61

Hình4 36 Symbol của Flip-Flop D 62

Hình4 37 Schematic của Flip-FlopD 63

Hình4 38 Simulation của Flip-Flop D 63

Hình4 39 Sơ đồ khối OpAmp hai tầng 64

Hình4 40 Schematic của OpAmp hai tầng 65

Hình4 41 Symbol của OpAmp 66

Hình4 42 Mạch khuếch đại đảo dấu 66

Hình4 43 Simulation mạch khuếch đại đảo dấu 67

Hình4 44 Schematic mạch khuếch đại không đảo dấu 68

Hình4 45 Simulation mạch khuếch đại không đảo dấu 69

Hình4 46 Mạch tích phân 69

Hình4 47 Mạch tích phân sử dụng điện trở hồi tiếp Rf song song với tụ c 70

Hình4 48 Schematic mạch Integrator 71

Hình4 49 Kết quả mô phỏng 72

Hình4 50 Schematic mạch Integrator kết họp mạch khuếch đại đảo 73

Hình4 51 Ket quả mô phỏng 73

Hình 5 1 Khối constant 74

1 Tổng quan

Hầu hết các tín hiệu vật lý đều nằm trong thế giới tương tự bởi vì cuộc sống thực là thế giới tương tự Khi đó việc xử lý tín hiệu đều được thực hiện trong miền tương tự.Việc xử lý tín hiệu trong miền tương tự đôi lúc gặp rất nhiều khó khăn Song song với xử lý tín hiệu tương tự, xử lý và phân tích tín hiệu số

1.1 Bộ chuyển đổi Digital to Analog.

ADC ( Computer,DSP Digital Processing ^ DAC

Hìnhl 1 Sự tương quan giữa DAC và ADC

Bộ chuyển đổi tín hiệu từ số sang tương tự (DAC hoặc D-to-C) là thiết bịchuyển đổi từ tín hiệu số (thường là số nhị phân) sang tín hiệu tương tự(dòng,thế hoặc điện tích) Bộ chuyển đổi DAC là chuyển đổi nhanh giữa thế giới số

và tín hiệu thực tế ở dạng tương tự Phương pháp chuyển đổi đơn giản nhất làcách sử dụng các thành phần như: điện trở, tụ điện, nguồn dòng, nguồn thế chocác bộ chuyển đổi DAC

Bộ chuyến đổi Sigma delta có độ lợi cao được sử dụng phổ biến trong cácứng dụng chuyển đổi số sang tương tự hoặc ngược lại là tương tự sang số,

4

được giới thiệu hơn 4 thập kỉ trước Phương pháp chuyển đổi delta sigma DACdựa trên nguyên tắc giải quyết thời gian giao tiếp đối với độ phân giải biên độ

mà nó dùng để chuyển đổi một tín hiệu số sang độ phân giải cao hơn nhưng độchính xác không cao đối với tín hiệu analog Độ chính xác cao đòng nghĩa vớiviệc có bao nhiêu ngõ vào cho bộ delta sigma Càng nhiều bit thì độ chính xáccàng cao nhưng nó đưa ra tín hiệu không chính xác Chúng ta sử dụng mạchlọc tương tự để chuyển đổi từ bistream sang tín hiệu tương tự Mạch lọc tương

tự là phương pháp tối ưu cho việc thu nhỏ xuống mức transistor Bộ chuyểnđổi bậc cao và mạch lọc tương tự có thể loại bỏ được nhiễu và cho ngõ ra với

độ chính xác cao của mạch chuyển đổi tương tự sang số sử dụng bộ Delta

sự giới hạn về thời gian phụ thuộc vào các giá trị số đưa vào, các công nghệ

này được ứng dụng rộng rãi trong động cơ bước

1.1.1.2 DAC dùng điện trở có trọng số nhị phân.

Bao gồm một điện trở và một nguồn dòng cho mỗi bit DAC trước khi đượcđưa vào một bộ khuếch đại đảo Các đầu vào có điện thế lần lượt từ 0V->5V

Giá trị tín hiệu sô đâu vào Giá trị tương tự ở

Hìnhl 3 DAC R/2R ladder

1.1.1.4 DAC vói dòng điện ỏ’ ngỏ ra.

Trong các hệ thống điều khiển số đôi khi ta sử dụng dòng điện để điều

khiển Nên một loại DAC có ngõ ra là dòng điện được sử dụng Với loại nàygồm có 4 chuyển mạch điều khiển Ngõ ra phụ thuộc vào các giá trị logic nhị

phân ở ngõ vào

+V,R£F

\

MSBB'

n

1 1

\ ÍV chuyển mạch đóngkhi bit vào =1

OUT

< R L

LSB

Đầu vầo nhị phẩn (0 hoặc 1)

Hìnhl 4 DAC với dòng điện ở ngõ ra.

Như trong mạch, các dòng điện phụ thuộc vào giá trị V REF Ởngõ vào và giátrị các điện trở Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ

Hìnhl 5 Bộ chuyển đổi dòng thành điện thế.

Điện thế ngõ ra của bộ chuyển đổi dòng điện sang điện thế được tính bằng

công thức:

V()UT IOUT x

1.1.1.5 DAC vói mạng điện trở hình chữ T.

Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4cực hình T mắt nối tiếp, các S3, S2, Sl, so là các chuyển mạch, và một bộkhuếch đại thuật toán (sử dụng opamp) V REFlà điện áp chuẩn cho toàn giaicủa DAC 4 bits B3, B2, Bl, BO là các bits nhị phân được đưa vào mạch Khi

Bi mở mức 1 thì Si sẽ được nối lên VREF, khi Bỉ' ở mức 0 thì Si được nối đất.

Ta cho lần lượt các giá trị ngõ vào Bỉ' nối lên hai mức logic 1 và logic 0 Áp

dụng phương pháp chồng chập ta được ngõ ra :

B„ 2")

Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào Ta có thể mở rộng

cho DAC điện trở hình T với N ngõ vào

10

AV = -Ậ(«»- 2"-' + B n _ 22"-2 + + B, 2' + B02°)A

Hìnhl 6 DAC với mạng điện trở hình thang.

Với chuyển đổi loại này thường hay xảy ra sai số chuyển đổi là do sự sai

lệch với điện áp chuẩn tham chiếu V REF

-Sai số chuyển đổi với sự sai lệch về điện áp chuẩn được tính bởi công thức:

1.1.2 Thông số của DAC.

Độ phân giải (resoluãon).

Độ phân giải của biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể

xả ra ở đầu ra tương tự khi dữ liệu số vào thay đổi

Độ phân giải của DAC phụ thuộc vào số bit Do đó ta thường ấn định độphân giải dựa vào số bit số bit càng lớn thì độ phân giải càng cao.

Ta có công thức tính độ phân giải là:

• Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá

trị lý tưởng, được biểu diễn ở dạng phần trăm

• Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so

với bậc thang lý tưởng

Điều quan trọng của bộ DAC là độ phân giải và độ chính xác phải tương

thích với nhau

Sai số ìệch(offset error).

Theo lý tưởng thì ngõ ra của DAC sẽ là ov khi tất cả ngõ vào số toàn là bit

0 Tuy nhiên trên thực tế thì điện thế ra của trường hợp này là rất nhỏ được gọi

là sai số lệch Sai số này sẽ được cộng dồn vào các đầu ra DAC dự kiến trongtấc cả các trường hợp còn lại

12

Thòi gian ôn định (settling time)

Thời gian ốn định là thời gian cần thiết để đầu ra DAC đi từ zero đến bậcthang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bittoàn 1 Trên thực tế thời gian ổn định là thời để đầu vào DAC ổn định trong

phạm vi i^2 kích thước bậc thang của giá trị cuối cùng

Trạng thái đon điệu (monotonic).

DAC có tính chất đơn điệu nếu đầu ra của nó tăng khi đầu vào nhị phântăng dần từ giá trị này lên giá trị kế tiếp Nói cách khác là đầu ra bậc thang sẽkhông có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang

1.1.3 Lý thuyết về bộ Delta Sigma.

Phần này mở rộng về kiến trúc, hoạt động, lý thuyết và cấc thành phần của

Delta Sigma DAC

Mạch cộng Delta.

Mạch cộng loại này được dùng cho tính toán sự khác biệt giữa DAC ngõ

vào và DAC ngõ ra

Tín hiệu hồi tiếp Delta về bộ cộng Delta phụ thuộc vào ngõ ra của DAC,với các bits ra là 1 hoặc 0 Neu ngõ ra là 0, thì Delta cho kết quả là N+2, vớitấc cả là bits 0 Neu ngõ ra là 1, thì bộ Delta là các bit 1 bố sung của vị trí caonhất N bit, sign-extended trở thành N+2 bits Các giá trị bổ xung là 2 bits 1 nối

vào nhau giống như giá trị MSBs đối với gia trị N bits 0

Giá trị của DAC ngõ vào là một số không dấu Thật vậy, khi ngõ ra của hai

bộ cộng miêu tả số có dấu, đó là sign-extended

I[N+ 1 : 0 ]

Hìnhl 7 Bộ Delta Sigma 3 bits

Thành ra, ngõ ra của bộ cộng delta và bộ cộng Sigma là số có dấu Một ví

dụ đơn giản, khi ngõ vào là trường hợp 3-bits, ngõ ra của mạch cộng là 5 bits.Khi ngõ vàoDAC là 0, thì ngõ ra luôn luôn là ov

Mạch cộng Sigma.

Mạch cộng này được sử dụng cho việc tính tổng ngõ ra của bộ cộng Delta

và giá trị hiện tại của bộ thanh ghi register Ngõ ra của bộ cộng Sigma được

14

Từ bảng trên ta có thể tính được giá trị của ngõ ra của bộ chuyển đổi DAC

sử dụng bộ chuyển đổi Delta Sigma như sau:

Với n là vị trí của bit đưa vào trong bộ chuyển đổi DAC

Integrator.Mạch tích phân là mạch mà dạng sóng ngõ ra tại thời điểm bấc kỳ có

giá trịbằng với tống điện tích phía dưới dạng sóng tín hiệu vào tính tại thời điểmđang xét Giả sử ngõ vào mạch tích phân là là tín hiệu DC ở mức E(volt) đượcđưa vào mạch tích phân tại thời điểm t = 0 Đồ thị dạng sóng DC theo thời gian

là một đường nằm ngang song song với trục hoành tại mức E volt Điện áp ngõ

ra là một đoạn dốc v0(t) = Et

Hìnhl 8 Ngõ ra mạch tích phân tại thời gian t

Khi tín hiệu vào mạch tích phân thực tế là tín hiệu DC thì tín hiệu ra sẽ tăngtuyến tính theo thời gian và sẽ đạt đến điện thế ngõ ra cao nhất có thể có của

mạch khuếch đại và quá trình tích phân sẽ dừng lại

Neu điện áp vào xuống mức âm trong một khoảng thời gian nhất định thìđiện tích dương đã tích lũy trước đó trừ đi điện tích trong khoảng thời gian

xuống mức âm sẽ làm giảm điện thế ở mức ra

Do đó, ngõ vào phải có mức dương và âm theo chu kỳ để tránh cho ngõ racủa mạch tích phân đạt đến mức giới hạn âm hoặc mới giới hạn dương

Một dạng của mạch tích phân sử dụng mạch khuếch đại thuật toán nhưMạch khuếch đại có tụ c hồi tiếp nên là mạch khuếch đại đảo

Hìnhl 9Mạch tích phân lý tưởng

Khi đó, biểu diễn dạng sóng của mạch tích phân điện áp V giữa thời điểm 0

và thời điểm t ở ngõ ra của mạch là:

Ngõ ra là tích phân của ngõ vào, nhân với hằng số —— Nếu mạch này

i c =C^ c dt

1.1.4 Sample and Hold.

Chức năng chính của mạch S/H là lấy mẫu của tín hiệu ngõ vào và giữ tínhiệu lấy mâu cho ngõ ra của nó trong một chu kỳ thời gian Thông thường, sựlấy mẫu tại một khoảng thời gian nhất định, nên tốc độ lấy mẫu của mạch có

thể được xác định

Hoạt động của S/H có thể được chia ra thành hai giai đoạn là: lấy mẫu vàgiữ Khoảng thời gian cần là không bằng Trong thời gian giữ, ngõ ra của mạchbằng với giá trị ngõ vào của tiền lấy mẫu Trong thời gian lấy mẫy, ngõ ra củamạch có thể track ngõ vào, có thể gọi trường hợp của mạch này là mạch Track-and-Hold, hoặc có thể được thiết lập một số giá trị cố định Trong một sốmạch, ngõ ra của mạch được giữ toàn chu kì của clock lấy mẫu

1.2 Delta Sigma modulator.

1.2.1 Delta Sigma.

19

Đặc trưng quan trọng trong chuyển đổi tương tự sang số (DAC) là độ chínhxác(resolution) Bộ chuyển đổi Sigma Delta (SDM) đưa ra một phương phápchuyển đổi tín hiệu tương tự sang tín hiệu số (DAC) với độ chính xác cao

Một bộ chuyển đổi DAC sử dụng Delta Sigma bao gồm: tổng các bits tínhiệu số đưa vào, bộ lọc tương tự, vòng hồi tiếp số, bộ cộng sigma, bộ cộngdelta và mạch so sánh Trong thực tế, chúng ta không có thiết bị chuyên dụngnào được sử dụng trong bộ điều chế Delta Sigma Bộ chuyển đổi đó do chúng

ta thiết kế sao cho phù họp với các xử lý tín hiệu để có thể đưa ra được tín hiệumong muốn Bộ điều chế Delta Sigma có thể được sử dụng trong bộ chuyểnđổi delta sigma, được đưa ra như việc loại bỏ nhiễu lượng tử(giống như mạchlọc) do sự hồi tiếp của vòng lặp số Với những bộ chuyển đổi delta sigma bậccao, các tín hiệu nhiễu lượng tử được đưa vào dãi tần số và lớn hơn sự cách ly

giữa chuyển đổi dữ liệu và nhiễu lượng tử

Hình 2.1 Sơ đồ khối của bộ Delta Sigma

Bộ điều chế Delta Sigma là thành phần quan trọng nhất của bộ chuyển đổitín hiệu số sang tín hiệu tương tự sử dụng Delta Sigma Bộ Delta Sigma đưa rachuỗi bitstream Các mức giá trị của bitstream diễn tả mức tín hiệu ngõ vào Bộ

20

chuyển đổi Delta Sigma được sử dụng để giảm nhiễu bằng việc sử dụng các bộđiều biến Delta Sigma bậc cao Các bậc cao hơn hai có thể được xây dựngnhưng các bậc đó không thể tạo ra một cách đơn giản bằng cách liên kết cácbậc đầu tiên Vì lí do đó, nếu sử dụng nhiều hơn hai vòng hồi tiếp số sẽ làm

cho hệ thống không ổn định

1.2.2 Bitstream.

Bitstream có thể được chú ý như tín hiệu số hoặc tín hiệu tương tự.Bitstream là một tín hiệu một bits nối tiếp với tốc độ của bits lớn hơn so với tốc

độ của dữ liệu: Minh họa của mạch được giới thiệu trong chương sau Đặc tính

cơ bản là mức giá trị trung bình biểu diễn giá trị trung bình của tín hiệu ở ngõvào Mức điện thế cao được biếu diễn cao nhất và mức thấp được biểu diễn

thấp nhất có thể của giá trị ngõ ra

• Giá trị tương tự ở ngõ ra: ở múc cao hoặc thấp trong Bitstream biểudiễn giá trị cao nhất hoặc thấp nhất của giá trị tín hiệu số ngõ ra

• Giá trị số ở ngõ ra: ở mức cao hoặc mức thấp trong chuỗi Bitstreambiểu diễn giá trị cao nhất hoặc thấp nhất của giá trị tín hiệu số ngõ ra

Ta có thể tính tương tự cho các giá trị khác của ngõ vào 8bits để cho ra

được giá trị của Bitstream tương ứng

Ta có công thức tính điện thế ngõ ra của bộ chuyển đổi DAC :

Việc thiết kế một IC luôn trải qua nhiều công đoạn Với mỗi công đoạn khác

ta đều có các công cụ hỗ trợ Việc hỗ trợ của các công cụ giúp chúng ta có thểhoàn thành công việc nhanh hơn, chính xác hơn và có thể mô phỏng được các yêucầu thiết kế Sau đây là một số công cụ chính được sử dụng trong luận văn này:

Simulỉnk, Composer schematic editor, Virtuoso Layout Editor

3.1 Simulỉnk

Simulink là một phần mềm dùng để mô hình hóa, mô phỏng và phân tích một hệthống động Simulink cung cấp cho ta hệ thống tuyến tính, hệ phi tuyến, các mô hình

trong thòi gian liên tục hay gián đoạn hay một hệ lai bao gồm cả liên tục và giánđoạn Hệ thống cũng có nhiều tốc độ khác nhau có nghĩa là các phần khác nhau lấy

mẫu và cập nhật số liệu khác nhau

Để mô hình hóa Simulink cung cấp một giao diện đồ họa để xây dựng môhình

như là một sơ đồ khối sử dụng các thao tác “nhấn và kéo ” chuột Với giao diệnnày

bạn có thể xây dựng mô hình như ta xây dựng trên giấy Đây là sự khác xa cácbản

mô phỏng trước mà nó yêu cầu ta đưa vào các phương trình vi phân và cácphương

trình sai phân bằng một ngôn ngữ hay chương trình

Simulink cũng bao gồm toàn bộ thư viện các khối như khối nhận tín hiệu, cácnguồn tín hiệu, các phần tử tuyến tính và phi tuyến, các đầu nối Ta cũng có thể thayđổi hay tạo ra các khối riêng của mình Các mô hình đều có thứ bậc, bạn có thể xâydựng mô hình theo cách từ dưới lên hay từ trên xuống Bạn có thể xem hệ thống ởmức cao hon, khi đó ta clik đúp vào khối để xem chi tiết mô hình Cách này cho phép

ta hiểu sâu sắc tổ chức của mô hình và tác động qua lại của các phần mềm như thế

nào

auk hi tạo ra được mô hình, ta cũng có thể mô phỏng nó trong Simulink haybằng nhập lệnh trong cửa sổ lệnh của Matlab Các Menu đặc biệt thích họp cho cáccông việc có sự tác động qua lại lẫn nhau, trong khi sử dụng dòng lệnh hay đượcdùng để chạy một loạt các mô phỏng Sử dụng các bộ Scope và các khối hiển thị khác

ta có thể xem kết quả trong khi đang chạy mô phỏng Hon nữa bạn có thể thay đổi

thông số và xem nó có gì thay đổi một cách trực tiếp

4- Gõ lệnh Simulink trên cửa số lệnh của Matlab

24

3.1.2 Sử dụng,

Giao diện khi mới khởi động Simulink :

Hình 3.1 Giao diện mới khởi động Simulink

Các thao tác cơ bản

4- Tạo cửa sổ mô hình mới: File/New/Model.

4- Mở các mô hình có sẵn : File/Open.

4 Lưu trữ một file mô hình(có đuôi là *.mdl): File/Save hoặc File/Save As.

-4- Soạn thảo: sao chép, di chuyển, đánh dấu, xóa, tạo subsystems, nối 2 khối,

di chuyển đường nối

Cửa sô hoạt động của một chương trình:

Hình 3 2 Giao diện làm việc

3.2 Cadence Design Environment.

Sơ đồ thiết kế bottom-up cho mạch luôn bắt đầu bằng cách thiết lập cácthông số thiết kế “Specs” thường mô tả chức năng(Boolean operations) dựkiến của khối thiết kế, cũng như thời gian trì hoãn tối đa được cho phép, diện

tích Silicon và các chi tiết khác giống như sự giảm công suất

26

Simulation

Hình 3 3 Flow thiết kế trong CadenceThông thường, các kỹ thuật thiết kế cho phép người thiết kế mạch đưa racác lựa chọn về các đặc trưng về liên kết, vị trí riêng rẽ của từng thiết bị, vị trícủa các ngõ vào và ngõ ra, và tỉ số của các thông số (W/L)trong thiết kế mạchcuối cùng Lưu ý rằng những hạn chế được nêu ra trong thông số kỹ thuật thiết

kế thường đòi hỏi nhất định thiết kế trade-off, giống như việc gia tăng kích

thước của transistor để giảm sự delay về thời gian

27

3.2.1 Transistor level schematic.

Phương pháp truyền thống cho phép thiết kế capturing ở mức transistorhoặc mức gate thông qua công cụ Composer schematic editor Schematic cungcấp trình soạn thảo đơn giản, phương tiện vẽ một cách trực quan, để đặt và kếtnối các linh kiện căn bản để tạo nên thiết kế Ket quả thiết kế chính xác phải

mô tả được tính chất điện của các linh kiện và các liên kết liên quan Schematicbao gồm kết nối lên nguồn điện hay nối đất, cũng như tấc cả các Pin cho ngõvào và ngõ ra của mạch thiết kế Những thông tin này quan trọng cho việc tạo

netlist tương ứng, được sử dụng cho các bước sau thiết kế

Việc tạo một schematic hoàn chỉnh là bước quan trọng đầu tiên trong sơ đồthiết kế mạch ở mức transistor Thông thường, một số đặc tính của các thànhphần(như kích thước của các transistor) hoặc các kết nối giữa các thiết bị đượclặp đi lặp lại trong các bước tối ưu thiết kế Những sửa đổi và cải tiến sau này

của cấu trúc mạch yêu cầu sự chính xác trong các current version của sơ đồ

mạch tương ứng

Các bước để vẽ mạch:

• Chọn tên thư viện , example

• Chọn File -> New -> Cellview

• Điền tên cho thiết kế, OTA

• Chọn Composer - Schematic như công cụ thiết kế Tên thiết kế là

schematỉc.

• ClickOK

Sau các bước trên, giao diện cơ bản của Composer schematic editor hiện

ra Để hoàn thành được một thiết kế ta phải thực hiện một số bước cơ bản sau:

28

• Create components bằng việc chọn icon và browsing Instance trong

cửa sổ pop-up đưa tới thư viện khác Hầu hết các bộ phận(NMOS,

PMOS ) trong thư viện gpdkl80 Khi bạn tạo instance cửa sổ của các

thành phần thiết kế được hiện ra nơi bạn chọn các chi tiết thiết kế

• Wire components Chọn icon Wire(narrow), click vào linh kiện đầu

tiên và kéo đến các linh kiện khác

• Set instance properties: đây pà phần cho phép cài đặt thông số

thiết kế Có hai cách thay đổi, hoặc chọn icon Properties hoặc thay đổi

lúc chọn việc cài đăt

3.2.2 Symbol creation

Neu một mạch thiết kế bao gồm nhiều modules, thường có lợi trong quátrình thiết kế và gán mỗi module cho một Symbol tương ứng(hoặc Icon) đểthay thế cho module Bước này giúp ta giảm bớt schematic của toàn thể mạch.Một schematic hoặc Symbol lớn là biểu tượng chung cho các module thành

phần trong mạch

Xem một Symbol của mạch được yêu cầu cho một số bước mô phỏng tiếptheo, do đó, schematic capture của mạch topology được thành lập bằng cáchtạo Symbol cho toàn bộ mạch Hình dạng của các icon được sử dụng choSymbol có thể cung cấp chức năng của module( giống như các cổng logic:NOT, NOR, AND, NAND ) nhưng biểu tượng mặt định của Symbol là mộthình chữ nhật đơn giản với các Pin ở đầu vào và đầu ra Các Symbol này có thểđược sử dụng cho việc xây dựng các module khác, điều này cho phép người

thiết kế tạo ra một hệ thống thiết kế có nhiều câp bậc

Để hoàn thành được, trước tiên tạo Pin bằng cách chọn icon Create Pin

trong cửa sổ Composer Schematic, chọn tên Pin: ngõ ra hoặc ngõ vào và kết

thúc khi đặt Pin vào môi trường Schematic

Chọn Design > Create Cellview > From cellview để tạo Symbol cho thiết

kế Schematic Cửa sổ đơn giản cho thiết kế Symbol được hiện ra Sau đó chọn

OK Màn hình đen hiện ra bao gồm cả Symbol Có thể chỉnh sửa được

30

mouse L: m 0 U 3 eSingleSelectPt M: schHiMousePopUp() R:delnstallApp(getCurren

Hình 3 5 Giao diện làm việc Symbol

3.2.3 Simulatỉon.

Sau khi mô tả mạch ở mức transistor sử dụng Schematic Editor, đặt tính vàchức năng của mạch phải được kiểm tra bằng cách sử dụng công cụ mô phỏng.Thiết kế sẽ được mô phỏng chi tiết tại mức transistor phải được thực hiện trướctiên nhằm xác định mức độ hoạt động, do đó rất quan trọng để hoàn thànhbước này trước khi bước vào tối ưu hòa thiết kế Dựa trên kết quả mô phỏng,người thiết kế thường sửa đổi một số chi tiết của thiết bị( giống như tỉ số W/L

của transistor) để tối ưu hóa thiết kế

m Virtuoso® Analog Design Environment (1)

Status: Ready T=27 c Simulator: spectre 3

Sessíon Setup Analyses Variables Outputs Simulation Results Tools Help

Design Library MRDAI

# Name/Signal/Expr Value Plot Save March

Plotting mode: Replace

Chúng ta có thể thay đổi thiết kế bằng các icon tưong ứng hoặc sử dụng

menu Có thể thay đổi mô phỏng bằng việc chọn

Setup—>Simulatoi7Directory/Host và chọn Spectre trong cửa sổ pop-up ,

sau đó click OK.

V choosinq Simulator/Pirectory/Host - Virtuoso® Analog Design Environn

OK Cancel Deíaults

ProỊect Directory "/simulatiorỊ

Host Mode ♦ local sy remote ^ distributed

Host

ũirvcUìry

Hình 3 7 Simulator/Directory/Host

XHelp

4- Setting models

Chọn Setup —► Model Libraries và chọn thư viện và chọn ADD , với

add là models cho thiết kế của schematic, sau đó chọn OK.

Hình 3 8 Model Libraries

Analysis • tran dc ac noise

Accuracy Deíaults (errpneset)conservative ■ moderate lỉheral

Hình 3 9 Selecting the analysis

3.2.4 Virtuoso Layout Editor.

Việc tạo ra các mặt nạ Layout là một trong những bước quan trọng trongquy trình thiết kế buttom-up, nơi người thiết kế mô tả chi tiết hình học và vị trí

34

L X: - Tools Save ——0 FitEdit -Ịgi Zoom Li _

Zooin Out _ Stretcli •m

"V Copy.

Delete — ■/

Pi opei ties _ Instance — Patcli

4 THIẾT KÉ YÀ MÔ PHONG CÁC KHỐI TRÊN CADENCE

4.1 Mỏ’đầu

Trong chương này chúng ta sẽ tìm hiểu cấu trúc của bộ delta sigma DAC’sconverter Sơ đồ khối của bộ delta sigma DAC được mô tả trong hình 4.1 Nóđược xây dưng trên hai khối chính là Delta Sigma modulator và Analog Filter:

Delta Sigma modulator: dùng để biến đổi tín hiệu số ở ngõ vào thànhtín hiệu bitstream dạng xung số ở ngõ ra

Analog filter: dùng để biến đổi tín hiệu bitstream ở đầu vào thành tínhiệu tương tự (analog signal) ở ngõ ra

Hình4 1 Sơ đồ khối bộ converter

4.2 Modulator bậc 1

Một kỹ thuật quan trọng để chuyển đổi chính xác tín hiệu tương tự từ tínhiệu số trong bộ DACs là Delta Sigma Modulator Kỹ thuật này sử dụng phươngpháp xử lý tín hiệu số để làm giảm độ phức tạp của các thành phần tương tự vàgiảm sự khó khăn trong thiết kế khi thực hiện với các thành phần tương tự này.Tuy nhiên, trong đề tài này chủ yếu sử dụng Delta Sigma Modulator bậc một với

độ phân giải cao nhưng với một số bit không chính xác Để đạt được độ chính xáccao thì bộ Delta Sigma bậc cao được sử dụng Nhưng ở đây chúng ta chỉ tập trung

vào bộ Delta Sigma Modulator bậc một

Hình4.2 Sơ đồ khối của Delta Sigma bậc một

Bộ Delta Sigma DAC sử dụng vòng hồi tiếp số để tạo ra tín hiệu bitstream.Ngõ ra của bistream tỉ lệ với tín hiệu ngõ vào Sau đó bitstream sẽ được đưa qua

bộ analog low pass íilter để tạo ra tín hiệu tương tự

Trong quá trình thiết kế chúng tôi nhận thấy bộ Delta Modulator có thể đơngiản được Khi đó chúng sẽ trở nên đơn giản hơn và chúng ta sẽ dễ dàng thiết kế

hơn

Xét bộ Delta ta thấy:

• Neu tín hiệu DAC0Ut = 1 thì sau khi qua bộ Delta thì tín hiệu ngõ ra

sẽ có hai bit 1 ở trọng số cao nhất (MSB) các bit còn lại sẽ là bit 0

• Neu tín hiệu DAC0Ut = 0 thì sau khi qua bộ Delta thì tất cả các bit

ngõ ra sẽ là bit 0

Dựa vào hình 4.2 ở trên Ta thấy: với N bit ngõ vào (DACịn) và N+2 bitngõ ra của bộ Delta khi qua bộ Delta Adder thì tín hiệu ngõ ra (Aout) sẽ là sự kếthọp của tín hiệu N bit DACịn và N+2 bit ngõ ra của bộ Delta Ket họp với tính chất

của bộ Delta ở trên ta thấy:

38

• Neu tín hiệu DAC0Ut = 1 thì tín hiệu Àout sẽ có hai bit 1 ở trong số

cao nhất và N bit còn lại sẽ là các bit đầu vào DACin

• Neu tín hiệu DAC0Ut = 0 thì tín hiệu Àout sẽ có hai bit 0 ở trong số

cao nhất và N bit còn lại sẽ là các bit đầu vào DACin

Ket luận: trong thiết kế chúng ta không nhất thiết phải thiết kế bộ Delta

Adder và bộ Delta Khi đó trong N+2 bit ngõ vào của bộ Sigma Adder thì hai bit

có trọng số cao nhất sẽ là tín hiệu DAC0Ut, còn N bit còn lại sẽ là N bit DACịn như

hình 4.3

Hình4.3 Sơ đồ Schematic của bộ Delta Sigma 8bit

4.3 Thiết kế Digital Delta Sigma Mdulator bậc 1

Trong phần này chúng ta sẽ thiết kế các thành phần được mô tả trong hình4.3

A Y

Sơ đồ schematic và layout cổng NOT sử dụng phần mềm Cadence Virtuso

Với Vdd = 1.8 V , pMOS và nMOS có thông số:

• Chiều rộng (width):

o pMOS: wp = 2|om

o nMOS: Wn = 600nm

40