Thiết kế bộ chuyển đổi DAC sử dụng bộ điều chế delta sigma

Trang 1

1

»

THIET KE VA MO PHONG TREN MATLAB Muc Luc

Téng quan

1.1 Bộ chuyên đổi Digital to Analog

1.1.1 Các loại chuyền đổi tín hiệu số sang tín hiệu tương tự 1.1.2 Thông số của DAC

1.1.3 Lý thuyết về bộ Delta Sigma

1.1.4 IntegratOr 1.1.5 Sample and Hold 1.2 Delta Sigma modulator

1.2.1 Delta Sigma we ll 13 17 19 19 19 1.2.2 Bitstream we 21 Methodology 21 Tools .23 3.1 Simulink .23 24 25 26 28 30 31 34 37 37 37 39 40 64 64 69 74 74 74 14 3.1.1 Khởi động Simulink 3.1.2 Sử dụng 3.2 Cadence Design Environment

3.2.1 Transistor level schematic 3.2.2 Symbol creation

3.2.3 Simulation 3.2.4 Virtuoso Layout Editor

THIET KE VA MO PHONG CAC KHOI TREN CADENCE 4.1 Mở đầu

4.2 Modulator bac 1

4.3 Thiết kế Digital Delta Sigma Mdulator bac 1 4.3.1 Thiết kế khối logic

4.4 Thiết kế bộ analog low pass filter

4.4.1 Operational Amplifier (Op-amp) 4.4.2 Integrator

4.4.3 Sample and hold

5.1 Chức năng của một số khối sử dụng

5.1.1 Constant - 5.1.2 Scope .74 5.1.3 Unit delay 75 5.1.4 Sum 76 5.1.5 Integrator 76

5.1.6 Sample and hold .77

5.1.7 Product 78

Trang 2

Hinh anh

Hinh1 1 Sy tuong quan gitta DAC va ADC 00 eeeseeeseseseseseneseseseeseeeeteeeteeseeeaeee Hình1 2 DAC dùng điện trở có trong sé nhị phân

Hình1 3 DAC R/2R ladder

Hình1 4 DAC với dòng điện ở ngõ r:

Hình1 5 Bộ chuyển đổi dòng thành điện thế

Hinh1l 6 DAC với mạng điện trở hình thang Hinh1 7 Bộ Delta Sigma 3 bits HìnhI § Ngõ ra mạch tích phân tại thời gian t Hình1 9Mạch tích phân lý tưởng

Hình 2 1 Sơ đồ khối của bộ Delta Sigma

Hình 3 I Giao diện mới khởi động Simulink Hình 3 2 Giao diện làm việc

Hình 3 3 Flow thiết kế trong Cadenc

Hình 3 4Giao diện làm việc Schematic Hình 3 5 Giao diện làm việc Symbol

Hình 3 6 Enviroment trong quá trình mơ phỏng Hình 3 7 Simulator/Directory/Host

Hình 3 8 Model Libraries Hình 3 9 Selecting the analysis

Hình 3 10 Giao diện làm việc Layout

Hình 3 11 LSW

Hình4 1 Sơ đồ khối bộ converter

Hình4 2 Sơ đồ khối của Delta Sigma bậc một "

Hình4 3 Sơ đồ Schematic của bộ Delta Sigma 8bit 39

Hình4 4 Schematic cổng NOT

Hình4 5 Symbol cổng NOT

Hình4 6 Dạng sóng cổng NOT Hinh4 7 Layout céng NOT

Hinh4 8 Két qua check LVS céng NOT Hình4 9 Vtriple của cơng NOT

Hình4 10 Schematic céng NOR Hinh4 11 symbol céng NOR Hình4 12 Simulation céng NOR

Hinh4 13 Layout céng NOR

Hình4 14 Kết qua check LVS céng NOR

Hình4 15 schematic cong NAND

Hình4 16 symbol céng NAND

Hình4 17 simulation cng NAND Hình4 18 Layout cổng NAND

Hình4 19 Kết quả check LVS của cổng NAND Hinh4 20 Symbol céng NAND3

Hinh4 21 schematic cong NAND 3

Hình4 22 simulation của công NAND 3

Trang 3

Hinh4 23 Layout cong NAND 3

Hinh4 24 schematic céng XOR

Hình4 25 symbol céng XOR Hinh4 26 simulation céng XOR

Hinh4 27 Layout céng Xor

Hình4 28 kết quả check LVS

Hình4 29 Giản đồ Karnough của Full Adder

Hình4 30 Schematic của mạch Full-Adder

Hình4 31 Symbol của mạch Full-Adder

Hình4 32 simulation mạch Full-Adder

Hình4 33 Layout mạch Full-Adder

Hình4 34 LVS mạch Full-Adder "

Hình4 35 Schematic mạch Full-Adder 10bits .6]

Hình4 36 Symbol của Flip-Flop D Hình4 37 Schematic của Flip-FlopD Hinh4 38 Simulation cua Flip-Flop D

Hình4 39 Sơ đồ khối OpAmp hai tang

Hình4 40 Schematic của OpAmp hai tầng Hình4 41 Symbol của OpAmp

Hình4 42 Mạch khuếch đại đảo dấu

Hình4 43 Simulation mạch khuếch đại đảo dấu

Hình4 44 Schematic mạch khuếch đại không đảo dấu Hình4 45 Simulation mạch khuếch đại không đảo dấu

Hình4 46 Mạch tích phân - + +

Hình4 47 Mạch tích phân sử dụng điện trở hồi tiếp R; song song với tụ C

Hinh4 48 Schematic mach Integrator

Hình4 49 Kết quả mơ phỏng

Hình4 50 Schematic mạch Integrator kết hợp mạch khuếch đại đảo

Hình4 51 Kết quả mơ phỏng Hình 5 1 Khối constant 58 59 59 60 .Ø7 68 69 69 70 7I1 72 73 1 Tống quan

1.1 Bộ chuyển đối Digital to Analog

Hầu hết các tín hiệu vật lý đều nằm trong thế giới tương tự bởi vì cuộc sống

thực là thế giới tương tự Khi đó việc xử lý tín hiệu đều được thực hiện trong

Trang 4

ngày càng phát triển dựa trên lý thuyết xử lý tín hiệu số Vì thé nhiều phương pháp nghiên cứu việc chuyền đổi qua lại từ hai miền tín hiệu được đưa ra

Một thiết bị, một hệ thống trong thực tế dù lớn hay nhỏ chỉ hoạt động được

khi ta cung cấp điện cho nó Và khi ngừng cung cấp điện thì nó khơng hoạt

động được Điều đó chứng tỏ máy móc hoạt động chỉ ở hai mức điện thế Đó là các mức nhị phân Kết quả hoạt động của các thiết bị đó để được kiểm tra phải

thông qua con người Việc giao tiếp với con người thì các thiết bị đó phải đưa các mức nhị phân đó ra các tín hiệu tương tự Hay nói khác hơn ta cần phải có

chế độ chuyên đổi các mức tín hiệu, tín hiệu số sang thé giới thực của con

người, tín hiệu tương tự

———— | (bmpuerbst | ———®

t t

Real world: Real world:

Antenna Speaker

Hình1 1 Sự tương quan gitta DAC va ADC

Bộ chuyên đổi tín hiệu từ số sang tương tự (DAC hoặc D-to-C) là thiết bi

chuyên đổi từ tín hiệu số (thường là số nhị phân) sang tín hiệu tương tự(dịng,

thế hoặc điện tích) Bộ chuyển đổi DAC là chuyên đổi nhanh giữa thế giới số

và tín hiệu thực tế ở dạng tương tự Phương pháp chuyền đổi đơn giản nhất là cách sử dụng các thành phần như: điện trở, tụ điện, nguồn dòng, nguồn thế cho

các bộ chuyên đổi DAC

Bộ chuyên đôi Sigma đelta có độ lợi cao được sử đụng phô biến trong các

Trang 5

được giới thiệu hơn 4 thập kỉ trước Phương pháp chuyên đổi delta sigma DAC

dựa trên nguyên tắc giải quyết thời gian giao tiếp đối với độ phân giải biên độ

mà nó đùng đề chuyên đổi một tín hiệu số sang độ phân giải cao hơn nhưng độ

chính xác khơng cao đối với tín hiệu analog Độ chính xác cao địng nghĩa với việc có bao nhiêu ngõ vào cho bộ delta sigma Cang nhiéu bit thi độ chính xác càng cao nhưng nó đưa ra tín hiệu khơng chính xác Chúng ta sử dụng mạch

lọc tương tự để chuyên đổi từ bistream sang tín hiệu tương tự Mạch lọc tương tự là phương pháp tối ưu cho việc thu nhỏ xuống mức transistor B6 chuyén đổi bậc cao và mạch lọc tương tự có thể loại bỏ được nhiễu và cho ngõ ra với

độ chính xác cao của mạch chuyền đổi tương tự sang số sử dụng bộ Delta Sigma

1.1.1 Các loại chuyén déi tín hiệu số sang tín hiệu tương tự

1.1.1.1 Điều chế bằng độ rộng xung

Đây là kiểu chuyển đổi DAC đơn giản nhất Sử dụng nguồn dịng cơ định hoặc nguồn thế cé dinh dua vao switched Sau đó đưa qua bộ lọc thấp qua với sự giới hạn về thời gian phụ thuộc vào các giá trị số đưa vào, các công nghệ

này được ứng dụng rộng rãi trong động cơ bước

1.1.1.2 DAC dùng điện trở có trọng số nhị phân

Bao gồm một điện trở và một nguồn dòng cho mỗi bit DAC trước khi được

Trang 6

L— -5.625 Vout Đầu vào số: QV hoặc SV

Hình1 2 DAC dùng điện trở có trọng số nhị phân

Điện thế Vout được tính theo cơng thức của mạch khuếch đại đảo:

1 1 1

Vour =-Vp +2 +a" +)

Dấu (-) được hiểu đây là bộ khuếch đại đảo Ta chỉ quan tắm đến các mức điện thế ngõ ra tương ưng với từng giá trị của chuỗi tín hiệu số đưa vào

Giá trị ở ngõ ra :

Trang 7

0 1 0 1 -3.125V 0 1 1 0 -3.750V 0 1 1 1 -4.375V 1 0 0 0 -5.000V 1 0 0 1 -5.625V 1 0 1 0 -6.250V 1 0 1 1 -6.875V 1 1 0 0 -7.500V 1 1 0 1 -8.125V 1 1 1 0 -8.750V 1 1 1 1 -9.375V(MSB)

Với bộ chuyên đổi DAC dùng điện trở có trọng số nhị phân độ chính xác thường khơng cao do sự khác biệt quá lớn giữa các trị số LSB và MSB, hoặc do các điện trở chênh lệch quá lớn Khi ta đùng đến DAC 8-bits thì độ chính

xác có sự khác biệt rất lớn

1.1.1.3 DAC R/2R ladder

DAC R/2R được đưa ra để khắc phục những hạn chế của DAC mạng điện

trở có trọng số nhị phân Các điện trở chỉ biến thiên trong khoảng từ 1

2K AI TA ba [+ +Vper ‘iP iP | | Z L K đến 2 had 1 Bo Bị 5a (LSB) GMSB)

Hinh1 3 DAC R/2R ladder

Trang 8

Với DAC loại này thì địng ngõ ra phụ thuộc vào 4 vị trí của chuyển

mạch, đầu vào nhị phân B0, B1, B2, B3 chỉ phối trạng thái của các chuyên

mạch này Dòng điện được đưa qua bộ chuyền đổi dòng điện dé đưa ra điện

thế cần thiết Vout Điện thế được tính theo :

rer Vour = 3 xB Giá trị ngõ ra:

Giá trị đầu Vour vào 1 MSB VRgr/2 2 Vgr/4 3 'VRgr/8 4 'VRgr/l6 5 VRgr/32 6 'VRgr/64 7 VRgr/128 8 'VRgr/256 9 'Vgg/512 10 'Vngr/1024 11 Varr/2048 12 'Vner/4096 NLSB Vgpp/2

1.1.1.4 DAC voi dong điện ở ngỏ ra

Trong các hệ thống điều khiến số đôi khi ta sử dụng dòng điện đề điều khiển Nên một loại DAC có ngõ ra là địng điện được sử dụng Với loại này

gồm có 4 chuyển mạch điều khiển Ngõ ra phụ thuộc vào các giá trị logic nhị

Trang 9

+V pep R I 2R I 4R I 8R 0 a To| 2] 4+ị sỊ chuyển mạch đóng

khi bit vào =1

¬.¬¬<- L—}] |

1 ro 2RL

+ Ạ A A LSB

B

Đầu vào nhị phần (0 hoặc 1)

Hình1 4 DAC với dịng điện ở ngõ ra

Như trong mạch, các dòng điện phụ thuộc vào giá trị Vạgr ở ngõ vào và giá

trị các điện trở Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ ra Tour‘

1 our = B, XIp +B, x + B X71 + ByXt I I 1

V,

Vor TR

Giá trị đồng điện của ngõ ra DAC có thể được chuyền sang DAC có ngõ ra là điện thế (giống như các bộ chuyển đổi: DAC dùng điện trở có trọng số nhị

Trang 10

Hình1 5 Bộ chuyên đổi dong thanh dién thé

Điện thế ngõ ra của bộ chuyên đổi dòng điện sang điện thế được tính bằng

công thức:

Vour =—lour X Rr

1.1.1.5 DAC voi mang dién tré hinh chit T

Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4

cực hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ

khuếch đại thuật toán (str dung opamp) Veer 1a điện áp chuẩn cho toàn giai

cua DAC 4 bits B3, B2, BI, B0 là các bits nhị phân được đưa vào mạch Khi

Bi mở mức 1 thì S¡ sẽ được nối lên Vạzg, khi Bi 6 mức 0 thì S¡ được nối đất

Ta cho lần lượt các giá trị ngõ vào B¿ nối lên hai mức logic 1 và logic 0 Áp dụng phương pháp chồng chập ta được ngõ ra :

Vor = (B,2` +B,2? + B,2! + B,29)

Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào Ta có thể mở rộng cho DAC điện trở hình T với N ngõ vào

Trang 11

Voor = —- HỆ By,2"'+By ,2Ÿ?+ +B,2' + B,29) IK 3R v^“ kè ” < 2k [a ft | tr | N nee Si ra ie oer et -4 } ` ?R Ar ws 4 ^ Ar A +1- li aR R ; R R 3 X>r— + \ Vour 1 => B3 B2 Bl B0 LSB MSB

Hình1 6 DAC với mạng điện trở hình thang

Với chuyên đổi loại này thường hay xảy ra sai số chuyên đổi là do sự sai lệch với điện áp chuẩn tham chiếu Vụpg

Sai số chuyển đổi với sự sai lệch về điện áp chuẩn được tính bởi cơng thức:

1 _ -

AV =~ 55 (By2" + By „2Ÿ? + + B.2! + By2 AV pe

1.1.2 Thông số của DAC

Độ phân giai (resolution)

Độ phân giải của biến đối DAC được định nghĩa là thay đổi nhỏ nhất có thể

xả ra ở đầu ra tương tự khi đữ liệu số vào thay đôi

Trang 12

Độ phân giải của DAC phụ thuộc vào số bit Do đó ta thường ấn định độ phân giải dựa vào số bit Số bit càng lớn thì độ phân giải càng cao

Ta có cơng thức tính độ phân giải là:

Ạ A DO PHAN Q NG GIAI= K =—4+— @"-p

Với A„ là đầu ra cực đại(toàn thang), N là số bit đầu vào

Độ chính xác(øccuracy)

Có hai phương pháp cơ bản để đánh giá độ chính xác đó là: Sai số toàn

thang và sai số tuyến tính được biểu dién 6 dang phan trim dau ra cực đại của bộ chuyển đổi

¢ Sai sé tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so

với bậc thang lý tưởng

Điều quan trọng của bộ DAC là độ phân giải và độ chính xác phải tương

thích với nhau

Sai s6 léch(offset error)

Theo lý tưởng thì ngõ ra của DAC sẽ là 0V khi tất cả ngõ vào số toàn là bit

0 Tuy nhiên trên thực tế thì điện thế ra của trường hợp này là rất nhỏ được gọi là sai số lệch Sai số này sẽ được cộng đồn vào các đầu ra DAC dự kiến trong

Trang 13

Thời gian 6n dinh (settling time)

Thời gian ổn định là thời gian cần thiết để dau ra DAC di tir zero đến bậc

thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit toàn 1 Trên thực tế thời gian ôn định là thời để đầu vào DAC ổn định trong phạm vi +1⁄2 kích thước bậc thang của giá trị cuối cùng

Trang thai don diéu (monotonic)

DAC cé tính chat đơn điệu nếu đầu ra của nó tăng khi đầu vào nhị phân

tăng dần từ giá trị này lên giá trị kế tiếp Nói cách khác là đầu ra bậc thang sẽ

không có bậc đi xuống khi đầu vào nhị phân tang dan tir zero đến đầy thang

1.1.3 Lý thuyết về bộ Delta Sigma

Phần này mở rộng về kiến trúc, hoạt động, lý thuyết và các thành phần của Delta Sigma DAC

Mạch cộng Delta

Mạch cộng loại này được dùng cho tính toán sự khác biệt giữa DAC ngõ vào và DAC ngõ ra

Trang 14

Tín hiệu hồi tiếp Delta về bộ cộng Delta phụ thuộc vào ngõ ra của DAC,

với các bits ra là 1 hoặc 0 Nếu ngõ ra là 0, thì Delta cho kết quả là N+2, với

tắc cả là bits 0 Nếu ngõ ra là 1, thì bộ Delta là các bit 1 bỗ sung của vị trí cao nhất N bit, sign-extended trở thành N+2 bits Các giá trị bố xung là 2 bits 1 nối vào nhau giống như giá trị MSBs đối với gia trị N bits 0

Giá trị của DAC ngõ vào là một số không dấu Thật vậy, khi ngõ ra của hai

bộ cộng miêu tả số có dấu, đó là sign-extended

E[N+1:0] DACIN = Register DAC ÈOUT iy N+2 ®|bAcour=0 ˆ 3x2 ÍbAcour= 1 N

Hình1 7 Bộ Delta Sigma 3 bits

Thành ra, ngõ ra của bộ cộng delta và bộ cộng Sigma là số có đấu Một ví

dụ đơn giản, khi ngõ vào là trường hợp 3-bits, ngõ ra của mach cộng là 5 bits

Khi ngõ vàoDAC là 0, thì ngõ ra luôn luôn là 0V

Mạch cộng Sigma

Mạch cộng này được sử dụng cho việc tính tổng ngõ ra của bộ cộng Delta

Trang 15

lưu trong dãy thanh ghi Sigma Giá trị MSB của dãy thanh ghi Sigma được lấy

làm giá trị ngõ ra của bộ DAC(DACour)

Delta Sigma

Hoạt động của bộ Delta Sigma có thể được phát triển với một ví dụ 3-bits

Bảng bên dưới là các bước cho một trường hợp đưa ra giá trị của Bitstream,

khi giá trị ngõ vào của DAC 18 3911

Table 1 TIME to tị tạ & ty ts ts t A 24 0 0 24 0 0 24 0 Aour 27 3 3 27 3 3 27 3 > 16 11 14 17 12 15 18 13 Dour 11 14 17 12 15 18 13 l6 DACour 0 0 1 0 0 1 0 1

Bảng trên cho ta thấy được giá trị ngõ ra của bộ Delta Sigma.Tại thời gian tọ giá trị của Ð> là 10000 Bitstream là chuỗi số từ thời gian to đến t; được xác

định trong thời gian 1s

Tỉ số trong một farm thời gian là: 3⁄xrs

Bảng giá trị của bộ chuyên đổi DAC 3BITS:

Trang 16

Table 2

DAC our ANALOG OUTPUT

DACy, BITSTREAM VOLTAGE(FS=V¢c)

112345678 V(S) Oooo 00000000 0 1oo1 00000001 MexFs YX F, 210 00010001 ?4xrs 3⁄xE 3011 00100101 %4x's 4100 01010101 48x FS Si 01011011 3%xrs Y xF, 6110 01110111 MxF Tn 01111111 T@xFs

Từ bảng trên ta có thể tính được giá trị của ngõ ra của bộ chuyển đổi DAC sử dụng bộ chuyển đổi Delta Sigma như sau:

Trang 17

1.1.4 Integrator

Mạch tích phân là mạch mà dạng sóng ngõ ra tại thời điểm bắc kỳ có giá trị bằng với tổng điện tích phía dưới dạng sóng tín hiệu vào tính tại thời điểm đang xét Giả sử ngõ vào mạch tích phân là là tín hiệu DC ở mức E(volt) được

đưa vào mạch tích phân tại thời điểm t = 0 Đồ thị dạng sóng DC theo thời gian

là một đường nằm ngang song song với trục hoành tại mức E volt Điện áp ngõ

ra là một đoạn dốc Vụ(t) = Et

Yn) vạ()

=

Hình1 8 Ngõ ra mạch tích phân tại thời gian t

Khi tín hiệu vào mạch tích phân thực tế là tín hiệu DC thì tín hiệu ra sẽ tăng tuyến tính theo thời gian và sẽ đạt đến điện thế ngõ ra cao nhất có thể có của

mạch khuếch đại và quá trình tích phân sẽ dừng lại

Nếu điện áp vào xuống mức âm trong một khoảng thời gian nhất định thì điện tích dương đã tích lũy trước đó trừ đi điện tích trong khoảng thời gian

xuống mức âm sẽ làm giảm điện thế ở mức ra

Do đó, ngõ vào phải có mức đương và âm theo chu kỳ đề tránh cho ngõ ra

của mạch tích phân đạt đến mức giới hạn âm hoặc mới giới hạn dương Một dạng của mạch tích phân sử dụng mạch khuếch đại thuật tốn như Mạch khuếch đại có tụ C hồi tiếp nên là mạch khuếch đại đảo

Trang 18

Hinh1 9Mach tich phan lý tưởng

Khi đó, biểu diễn dang sóng của mạch tích phân điện áp V giữa thời điểm 0

và thời điểm t ở ngõ ra của mạch là:

Vou = —1 [ Vat

RC 0

Ngõ ra là tích phân của ngõ vào, nhân với hằng số a Nếu mạch này 1

dùng cho việc tích hợp dạng sóng DC ngõ ra sẽ là một dốc xuống theo chiều

_-E

Y= Vac

Như hình đưa trên Khi dòng vào là 0V, theo định luật Kirchhoff về dịng

am

điện ta có :

i, +i, =0

Mặc khác,i¡ là dòng vào từ nguồn qua Rị ¡, là dòng hồi tiếp qua tụ Ta tính

được dòng qua tụ:

Trang 19

Vi vay

Hay

Lấy tích phân hai về ta có:

1.1.5 Sample and Hold

=c*a dt Yin 4c 4% <9 R dt ay _ aly da RC" —1 | Vow) = RC [va 1 0

Chức năng chính của mạch S/H là lấy mẫu của tín hiệu ngõ vào và giữ tín

hiệu lấy mâu cho ngõ ra của nó trong một chu kỳ thời gian Thông thường, sự

lay mau tai một khoảng thời gian nhất định, nên tốc độ lấy mẫu của mạch có thé được xác định

Hoạt động của S/H có thê được chia ra thành hai giai đoạn là: lấy mẫu và

giữ Khoảng thời gian cần là không bằng Trong thời gian giữ, ngõ ra của mạch bằng với giá trị ngõ vào của tiền lẫy mẫu Trong thời gian lấy mẫy, ngõ ra của mạch có thê track ngõ vào, có thê gọi trường hợp của mạch này là mạch Track-

and-Hold, hoặc có thê được thiết lập một số giá trị có định Trong một số

mạch, ngõ ra của mạch được giữ toàn chu kì của clock lấy mẫu

1.2 Delta Sigma modulator 1.2.1 Delta Sigma

Trang 20

Đặc trưng quan trọng trong chuyên đổi tương tự sang số (DAC) là độ chính xác(resolution) Bộ chuyên đối Sigma Delta (SDM) đưa ra một phương pháp

chuyên đổi tín hiệu tương tự sang tín hiệu số (DAC) với độ chính xác cao

Một bộ chuyển đổi DAC sử dụng Delta Sigma bao gồm: tổng các bits tín

hiệu số đưa vào, bộ lọc tương tự, vòng hồi tiếp số, bộ cộng sigma, bộ cộng

delta và mạch so sánh Trong thực tế, chúng ta khơng có thiết bị chun dụng nào được sử dụng trong bộ điều chế Delta Sigma Bộ chuyên đổi đó do chúng ta thiết kế sao cho phù hợp với các xử lý tín hiệu dé có thé đưa ra được tín hiệu mong muốn Bộ điều chế Delta Sigma có thể được sử đụng trong bộ chuyên đổi delta sigma, được đưa ra như việc loại bỏ nhiễu lượng tử(giống như mạch lọc) do sự hồi tiếp của vòng lặp số Với những bộ chuyển đổi delta sigma bậc

cao, các tín hiệu nhiễu lượng tử được đưa vào dãi tần số và lớn hơn sự cách ly

giữa chuyên đổi dữ liệu và nhiễu lượng tử

Difference Register Comparator

Digital In t_)} fi \ {+" } + D Q MSBit Bitstream Out

Adder >

Clock

@®————— 1-Bit DDC

Hình 2 I Sơ đồ khối của bộ Delta Sigma

Trang 21

chuyên đổi Delta Sigma được sử dụng đề giảm nhiễu bằng việc sử dụng các bộ

điều biến Delta Sigma bậc cao Các bậc cao hơn hai có thế được xây dựng

nhưng các bậc đó không thé tao ra một cách đơn giản bằng cách liên kết các bậc đầu tiên Vì lí do đó, nếu sử dụng nhiều hon hai vòng hồi tiếp số sẽ làm cho hệ thống không ổn định

1.2.2 Bitstream

Bitstream có thể được chú ý như tín hiệu số hoặc tín hiệu tương tự

Bitstream là một tín hiệu một bits ni tiếp với tốc độ của bits lớn hơn so với tốc độ của dữ liệu: Minh họa của mạch được giới thiệu trong chương sau Đặc tính

cơ bản là mức giá trị trung bình biểu diễn giá trị trung bình của tín hiệu ở ngõ

vào Mức điện thế cao được biểu diễn cao nhất và mức thấp được biểu diễn

thấp nhất có thể của giá trị ngõ ra

2 Methodology

Thiết kế một bộ Delta Sigma với 8 bits ở ngõ vào, giá trị điện thé

Voec=FS=1.8V

Đối với bộ Delta Sigma 8-bits Ta đưa 8-bits vào ngõ vào của bộ Delta Sigma Như phần lý thuyết ở trên ta có thê tính được giá trị của chuỗi

Trang 22

TIME o | od | 2 | 8 Jw 1253 | 1254 | 255 | 1256 A | 1536| 0 0 0 | 0 0 0 0 Aor | 1538| 2 2 2 | 2 2 2 2 > |1024| 514 | 5l6 | 518 | 1016 | 1018 | 1020 | 1022 Yor | 514 | 516 | 518 | 520 | 1018 | 1020 | 1022 | 1024 DACo | 0 0 0 0 | 0 0 0 1

Ta có thể tính tương tự cho các giá trị khác của ngõ vào 8bits để cho ra duoc gid tri của Bitstream tương ứng

Ta có cơng thức tính điện thế ngõ ra của bộ chuyền đổi DAC :

Vuy =⁄2sgFS =72soVec

Vi du: Ta chon ngõ và là 8oooo ooio, Chuỗi Bitstream khi đó sẽ có hai bit 1

Các giá trị ở ngõ ra : Vour= 2⁄24 HS ANALOG OUTPUT VOLTAGEŒS=Vcc)

DAC„y DAC our

Trang 23

BITSTREAM t123 254 255 256 V(S) booo oooo 000 000 0 0000 0001 000 001 J2sexF5 26000 0010 000 001 2⁄4soxFS 30000 0011 000 001 32ssxFs 2544111 1110 011 111 Yo sgXFS 2551111111 011 111 522soxFS 3 Tools

Việc thiết kế một IC luôn trải qua nhiều công đoạn Với mỗi công đoạn khác ta đều có các công cụ hỗ trợ Việc hỗ trợ của các công cụ giúp chúng ta có thể hồn thành cơng việc nhanh hơn, chính xác hơn và có thể mơ phỏng được các yêu cầu thiết kế Sau đây là một số cơng cụ chính được sử đụng trong luận văn này:

Simulink, Composer schematic editor, Virtuoso Layout Editor

3.1 Simulink

Simulink là một phần mềm dùng để mơ hình hóa, mơ phỏng và phân tích một hệ

thống động Simulink cung cấp cho ta hệ thống tuyến tính, hệ phi tuyến, các mơ hình

Trang 24

trong thời gian liên tục hay gián đoạn hay một hệ lai bao gồm cả liên tục và gián đoạn Hệ thống cũng có nhiều tốc độ khác nhau có nghĩa là các phần khác nhau lấy

mẫu và cập nhật số liệu khác nhau

Để mơ hình hóa Simulink cung cấp một giao diện đồ họa đề xây dựng mơ hình như là một sơ đồ khối sử dụng các thao tác “nhấn và kéo ” chuột Với giao diện này bạn có thể xây dựng mơ hình như ta xây dựng trên giấy Đây là sự khác xa các bản

mô phỏng trước mà nó yêu cầu ta đưa vào các phương trình vi phân và các phương trình sai phân bằng một ngơn ngữ hay chương trình

Simulink cũng bao gồm toàn bộ thư viện các khối như khối nhận tín hiệu, các

nguồn tín hiệu, các phần tử tuyến tính và phi tuyến, các đầu nối Ta cũng có thể thay

đổi hay tạo ra các khối riêng của mình Các mơ hình đều có thứ bậc, bạn có thể xây dựng mơ hình theo cách từ dưới lên hay từ trên xuống Bạn có thể xem hệ thống ở mức cao hơn, khi đó ta clik đúp vào khối dé xem chỉ tiết mơ hình Cách này cho phép

ta hiểu sâu sắc tổ chức của mơ hình và tác động qua lại của các phần mềm như thé

nào

auk hi tạo ra được mơ hình, ta cũng có thê mơ phỏng nó trong Simulink hay

bằng nhập lệnh trong cửa số lệnh của Matlab Các Menu đặc biệt thích hợp cho các

cơng việc có sự tác động qua lại lẫn nhau, trong khi sử dụng dòng lệnh hay được dùng để chạy một loạt các mô phỏng Sử dụng các bộ Scope và các khối hiển thị khác ta có thể xem kết quả trong khi đang chạy mô phỏng Hơn nữa bạn có thể thay đổi thơng số và xem nó có gì thay đổi một cách trực tiếp

3.1.1 Khởi động Simulink

Có nhiều cách để mở chương trình hoạt động Simulink

% Kích vào biểu tượng — trên thanh công cụ của Matlab

Trang 25

3.1.2 Sir dung

Giao diện khi mới khởi động Simulink :

L.3 Simulink L rary Browser

File Edit View Help

D œ + đã |

~ Commonly Used Blocks: simulink/Commonly

Used Blocks =) Simulink

2+] Commonly Used Blocks

2} Continuous 2 Discontinuities

24 Discrete

24] Logic and Bit Operations 2} Lookup Tables 2} Math Operations

| Model Verification

2] Model-Wide Utilities

3] Ports & Subsystems 2 Signal Attributes 24 Signal Routing 2 Sinks 2} Sources

2} User-Defined Functions (4) 24] Additional Math & Discrete WE Aerospace Blockset BE CDMA Reference Blockset

BE Communications Blockset # „ii < i Ready Continuous Discontinuities Discrete

Logic and Bit Operations Lookup Tables Math Operations

Model Verification

Model-Wide Utilities

Parts & Suhsustems:

Hình 3 1 Giao diện mới khởi động Simulink

Các thao tác cơ bản

di chuyển đường nối

+ Tạo cửa số mơ hình mới: File/New/Model

% Mở các mơ hình có sẵn : File/Open

+4 Lưu trữ một file mơ hình(có đuôi là *.m4): File/Save hoặc File/Save As

Trang 26

Cửa số hoạt động của một chương trình:

Thanh cơng cụ

File Edit View Simulation Format Tools Help

pig hs 8697/2 2/€ )it_ fee FH Geo | Fae e

Chinh sta trong project

Chạy chương trình Lưu chương trình Mở project Tao Project Ready 100% ode4S

Hinh 3 2 Giao dién lam viéc

3.2 Cadence Design Environment

Trang 27

Hoe

Hinh 3 3 Flow thiét ké trong Cadence

Thông thường, các kỹ thuật thiết kế cho phép người thiết kế mạch đưa ra

các lựa chọn về các đặc trưng về liên kết, vị trí riêng rẽ của từng thiết bị, vị trí

của các ngõ vào và ngõ ra, và tỉ số của các thông số (W/L)trong thiết kế mạch cuối cùng Lưu ý rằng những hạn chế được nêu ra trong thông số kỹ thuật thiết

kế thường đòi hỏi nhất định thiết kế trade-off, giống như việc gia tăng kích

thước của transistor để giảm sự đelay về thời gian

Trang 28

3.2.1 Transistor level schematic

Phương pháp truyền thống cho phép thiét ké capturing 6 mitc transistor hoặc mức gate thông qua công cu Composer schematic editor Schematic cung

cấp trình soạn thảo don giản, phương tiện vẽ một cách trực quan, dé đặt và kết nối các linh kiện căn bản để tạo nên thiết kế Kết quả thiết kế chính xác phải

mơ tả được tính chất điện của các linh kiện và các liên kết lién quan Schematic

bao gồm kết nối lên nguồn điện hay nối đất, cũng như tắc cả các Pin cho ngõ vào và ngõ ra của mạch thiết kế Những thông tin này quan trọng cho việc tạo netlist tương ứng, được sử dụng cho các bước sau thiết kế

Việc tạo một schematic hoàn chỉnh là bước quan trọng đầu tiên trong sơ đồ thiết kế mạch ở mức transistor Thông thường, một số đặc tính của các thành phẩn(như kích thước của các transistor) hoặc các kết nối giữa các thiết bị được

lặp đi lặp lại trong các bước tối ưu thiết kế Những sửa đổi và cải tiễn sau này

của cầu trúc mạch yêu cầu sự chính xác trong các current version của sơ đồ mạch tương ứng

Các bước đề vẽ mạch:

¢ Chon Composer — Schematic như công cụ thiết kế Tên thiết kế là

schematic e Click OK

Sau các bước trên, giao diện cơ bản của Composer schemafic editor hiện

Trang 29

Check and Save —vw Save ——3 Zoom In ——-@j2 Zoom Out ———= Move Copy Delete ——— Undo ——: Property —— Tnstance ——— Wire We ——— Wire Name

cửa số pop-up đưa tới thư viện khác Hầu hết cdc b6 phan(NMOS,

PMOS ) trong thu vién gpdk180 Khi ban tao instance ctra số của các

thành phần thiết kế được hiện ra nơi bạn chọn các chỉ tiết thiết kế

® Wire components Chon 1con Wlire(narrow), click vào linh kiện đầu tiên và kéo đến các linh kiện khác

thiết kế Có hai cách thay đổi, hoặc chọn icon Properties hoặc thay đổi

lúc chọn việc cài đặt

22 VimoseSchematcEdiing:Hung2schemaic -

md: Sel: 0

Tools Design Window Edit Add Check Sheet Options Hierarchy-Editor Help

mouse L: schSingleSelectPt() M: schHiMousePopUp() R:deInstallapp (getCurrentWindo

L tail |>

Hình 3 4Giao diện làm việc Schematic

Trang 30

3.2.2 Symbol creation

Nếu một mạch thiết kế bao gồm nhiều modules, thường có lợi trong quá trình thiết kế và gán mỗi module cho một symbol tương ứng(hoặc Icon) để

thay thế cho module Bước này giúp ta giảm bớt schematic của toàn thé mach

Một schematic hoặc symbol lớn là biểu tượng chung cho các module thành

phần trong mạch

Xem một symbol của mạch được yêu cầu cho một số bước mô phỏng tiếp

theo, do đó, schematic capture của mạch topology được thành lập bằng cách

tạo symbol cho toàn bộ mạch Hình dạng của các icon được sử dụng cho

symbol có thể cung cấp chức năng của module( giống như các công logic:

NOT, NOR, AND, NAND ) nhưng biểu tượng mặt định của Symbol là một

hình chữ nhật đơn giản với các Pin ở đầu vào và đầu ra Các Symbol này có thể được sử dụng cho việc xây dựng các module khác, điều này cho phép người

thiết kế tạo ra một hệ thống thiết kế có nhiều câp bậc

Để hoàn thành được, trước tiên tạo Pin bằng cách chọn icon Create Pin

trong cửa số Composer Schematic, chọn tên Pin: ngõ ra hoặc ngõ vào và kết thúc khi đặt Pin vào môi trường Schematic

Chon Design > Create Cellview > From cellview dé tao Symbol cho thiết

Trang 31

v Virtuoso® Symbol Editing: Hung 1.4 symbol nd: Sel: 0

Tools Design Window Edit Add Check Options

Save +¥ Zoom In —- @} Zoom Out —— oe Stretch—> Oo Copy — HH Move —1 H Delete —L_ 2 Undo—L( > Property ]

mouse L: mouseSingleSelectPt M: schHiMousePopUp()

Pn — po

>

R:deInstallapp (getCurren

Hình 3 5 Giao diện lam viéc Symbol

3.2.3 Simulation

Sau khi mô tả mach 6 mirc transistor str dung Schematic Editor, dat tinh va chức năng của mạch phải được kiểm tra bằng cách sử dụng công cụ mô phỏng Thiết kế sẽ được mô phỏng chỉ tiết tại mức transistor phải được thực hiện trước tiên nhằm xác định mức độ hoạt động, do đó rất quan trọng để hoàn thành

bước này trước khi bước vào tối ưu hòa thiết kế Dựa trên kết quả mô phỏng, người thiết kế thường sửa đổi một số chỉ tiết của thiết bị( giống như tỉ số W/L

của transistor) đề tối ưu hóa thiết kế

Trang 32

Virtuoso® Analog Design Environment (1) B Status: Ready T=27 C Simulator: spectre 3

Session Setup Analyses Variables Outputs Simulation Results Tools Help

Design Analyses 4 Choose Design

# Type Ärguments Enable

Library MRDAT Fan Choose Analysis Ac % -

Cell nand TT to Ward

View schematic 11 [77> Set Variables

Design Variables Outputs — Choose Output

# Name Value # Name/Sianal/Expr Value Plot Save March

=— Delete — Run Simulation —— Stop Simulation

Plotting mode: Replace — | | woe Plot Output

Hinh 3 6 Enviroment trong qua trinh mô phỏng

& Setting simulator

Chúng ta có thê thay đổi thiết kế bằng các icon tương ứng hoặc sử dụng menu Có thê thay đổi mô phỏng bằng việc chọn

Trang 33

(x| Choosing Simulator/Directory/Host — Virtuoso® Analog Design Enyironn E3

OK | Cancel | Defaults’

Simulator Spectre |

Project Directory (*⁄simu1atior[

Host Mode @ local remote distributed

Host | Remote Directary | Hinh 3 7 Simulator/Directory/Host = Setting models

Chon Setup — Model Libraries va chon thu vién va chon ADD , với add 14 models cho thiét kế của schematic, sau d6 chon OK

iad SPectre0: Model Library Setup Jx

OK Cancel | Defaults) Apply | Help|

{#Disable|Model Library File Section

taraldo

Up Down

Model Library File Section (opt.)

| ges/cadence/cells/generic/gpdk_MIET_2 O/gpdk/ /nodels/gpdk sed] jai

Add | Delete | Change | Edit File | Browse

Hinh 3 8 Model Libraries

Trang 34

4 Selecting the analysis

Cần phải chọn mơ hình cho mô phỏng của schematic bằng cách chọn Analyses — Choose Transient analysis, chon ‘tran’

Ki

Hình 3 9 Selecting the analysis

3.2.4 Virtuoso Layout Editor

Việc tạo ra các mặt nạ Layout là một trong những bước quan trọng trong quy trình thiết kế buttom-up, nơi người thiết kế mô tả chỉ tiết hình học và vị trí

Trang 35

tương đối của mỗi lớp mặt nạ để được sử dụng trong thiết kế thực tế, bằng cách sử dụng công cụ Layout Editor Quá trình layout được thực hiện trong một công nghệ cụ thể, được sử dụng trong luận văn này là công nghệ 180nm

+ Dé bat dau công cu Virtouso Layout Editor, cần tạo một Cellview

mới từ LM Trong cửa số mới hiện ra, chọn Library Name thành Tutorial

và tại Cell name là tên thiết kế Trong mục View Name chọn Layout và ấn khóa Tab Khi đó cơng tụ Virtuoso được sử dụng Chọn OK để hoàn thành

x:-1.0 Y: 66 (F) Select: 0 : OFF ax: dy: Dist: 74

Tools Design Window Create Edit Verify Connectivity Options Routing Optimize Help

Save ——Ÿ2 Fit Edit — Zoom In —— q Zoom Out — Stretch ——[] À Copy —II Move — [] x Undo —— LAI Delete Properties —— {i 1] tin Tnstance ——

nouse L: mouseSingleSelectPt M: LeHiMousePopUp () R:hiZoomAbsoluteScale (hiGet

Patch — _ƒ (›

Hình 3 10 Giao diện làm việc Layout

Trang 36

Edit Help q gpdk180 2|š 3 2/2 â lp đ|w oO} - %|z a i i ‘|

i o Bila air oltre

Trang 37

4 THIET KE VA MO PHONG CAC KHOI TREN CADENCE 4.1 Mớ đầu

Trong chương này chúng ta sẽ tìm hiểu cấu trúc của bộ delta sigma DAC’s converter Sơ đồ khối của bộ delta sigma DAC được mô tả trong hình 4.1 Nó được xây dưng trên hai khối chính là Delta Sigma modulator va Analog Filter:

Delta Sigma modulator: dùng để biến đổi tín hiệu số ở ngõ vào thành tín hiệu bitstream dạng xung số ở ngõ ra

Analog filter: ding dé biến đổi tín hiệu bitstream 6 đầu vào thành tín

hiệu tương tự (analog signal) ở ngõ ra

' ' ' '

Signal In i Delta Sigma Modulator | Bitstream Low Pass Filter ¡ _ Signal Out (Analogue | (analogue or Digital) (Analogue or Digital) > (Analogue

or Digital) ' ' or Digital)

' '

TS ~~TTTT~~~~~~~~~ ADC ør DC — —_— _—_—_ '

Hình4 1 Sơ đồ khối bộ converter

4.2 Modulator bậc 1

Một kỹ thuật quan trọng để chuyên đổi chính xác tín hiệu tương tự từ tín hiệu số trong bộ DACs là Delta Sigma Modulator Kỹ thuật này sử dụng phương

pháp xử lý tín hiệu sé dé làm giảm độ phức tạp của các thành phần tương tự và

giảm sự khó khăn trong thiết kế khi thực hiện với các thành phần tương tự này

Tuy nhiên, trong đề tài này chủ yếu sử dụng Delta Sigma Modulator bậc một với độ phân giải cao nhưng với một số bit không chính xác Đề đạt được độ chính xác cao thì bộ Delta Sigma bậc cao được sử dụng Nhưng ở đây chúng ta chỉ tập trung vào bộ Delta Sigma Modulator bậc một

Trang 38

=[N+1:0] AAdder

N TN M+2 /“ N+2 N+2 (+ ) ( +) = Register DAC

\C /Aour ` /*our ‘our

= Adder DACIN N+2 (0 A =4 lbAcour=o = N 3x2 |pacowr=+

Hình4 2 Sơ đồ khối của Delta Sigma bậc một

Bộ Delta Sigma DAC sử dụng vòng hồi tiếp số để tạo ra tín hiệu bitstream Ngõ ra của bistream tỉ lệ với tín hiệu ngõ vào Sau đó bitstream sẽ được đưa qua

bộ analog low pass filter để tạo ra tín hiệu tương tự

Trong quá trình thiết kế chúng tôi nhận thấy bộ Delta Modulator có thể đơn giản được Khi đó chúng sẽ trở nên đơn giản hơn và chúng ta sẽ dễ dàng thiết kế

hơn

Xét bộ Delta ta thấy:

®_ Nếu tín hiệu DACu„ = 1 thi sau khi qua bộ Delta thì tín hiệu ngõ ra

sẽ có hai bit 1 ở trọng số cao nhất (MSB) các bit còn lại sẽ là bit 0 s - Nếu tín hiệu DAC,, = 0 thi sau khi qua bộ Delta thì tất cả các bit

ngõ ra sẽ 1a bit 0

Dựa vào hình 4.2 ở trên Ta thay: véi N bit ngõ vào (DAC) và Ñ+2 bit

ngõ ra của bộ Delta khi qua bộ Delta Adder thì tín hiệu ngõ ra (A„„) sẽ là sự kết

Trang 39

¢ Néu tin hiéu DAC,, = 1 thi tin hiệu Aout sẽ có hai bit 1 ở trong số cao nhất và N bit còn lại sẽ là các bit đầu vào DACin

¢ Néu tin hiéu DAC,,, = 0 thi tin hiệu Aout sẽ có hai bit 0 ở trong số

cao nhất và N bit còn lại sẽ là các bit đầu vào DACin

Kết luận: trong thiết kế chúng ta không nhất thiết phải thiết kế bộ Delta

Adder và bộ Delta Khi đó trong Ñ+2 bit ngõ vào của bộ Sigma Adder thì hai bit có trọng số cao nhất sẽ là tín hiệu DAC,„„, còn N bit còn lại sẽ là N bit DAC,, nhu

hình 4.3

Hình4 3 Sơ đồ Schematic của bộ Delta Sigma 8bit

4.3 Thiết kế Digital Delta Sigma Mdulator bậc 1

Trong phần này chúng ta sẽ thiết kế các thành phần được mô tả trong hình

4.3

Trang 40

4.3.1 Thiết kế khối logic

Các công logic là các khối cơ bản được sử dụng trong các hệ thống số Các

cổng logic cơ bản gồm: công NOT, cổng OR, cổng NOR, cổng AND, cổng NAND Chúng được xây dựng từ nMOS và pMOS Trong phần này chúng ta sẽ khảo sát công NOT, NOR và NAND vì cổng OR và cổng AND có thê được tạo ra bằng cách sử dụng thêm công NOT ở ngõ ra của cổng NOR và công NAND

Công NOT

Cổng NOT thực hiện hàm logic có một ngõ vào, ngõ ra của nó là đảo của tín hiệu ngõ vào Gọi A là ngõ vào và Y là ngõ ra thì hoạt động của hai ngõ vào công NOR được giải thích bởi các biểu thức logic

Y=NOTA hay Y=A

Bảng sự thật công NOT A Y 0 1 1 0

So dé schematic va layout công NOT sử dụng phần mềm Cadence Virtuso Với Vdd = 1.8 V , pMOS và nMOS có thơng số:

Định dạng
Số trang	83
Dung lượng	20,67 MB