THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE VÀ MATLAB

Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4 cực hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ khuếch đại thuật toán

Mục Lục Mục Lục 1 1.Tổng quan 3 1.1.Bộ chuyển đổi Digital to Analog .3 1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự 5 1.1.2.Thông số của DAC .11 1.1.3.Lý thuyết về bộ Delta Sigma 13 1.1.4.Integrator .16 1.1.5.Sample and Hold .19 1.2.Delta Sigma modulator 19 1.2.1.Delta Sigma .19 1.2.2.Bitstream .21 2.Methodology 21 3.Tools 23 3.1.Simulink .23 3.1.1.Khởi động Simulink. .24 3.1.2.Sử dụng .24 3.2.Cadence Design Environment .26 3.2.1.Transistor level schematic. 28 3.2.2.Symbol creation 30 3.2.3.Simulation .31 3.2.4.Virtuoso Layout Editor. 34 4.THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE .37 4.1. Mở đầu .37 4.2. Modulator bậc 1 .37 4.3. Thiết kế Digital Delta Sigma Mdulator bậc 1 .39 4.3.1. Thiết kế khối logic 40 4.4. Thiết kế bộ analog low pass filter .64 4.4.1. Operational Amplifier (Op-amp) .64 4.4.2. Integrator 69 4.4.3. Sample and hold 74 5. THIẾT KẾ VÀ MÔ PHỎNG TRÊN MATLAB .74 5.1. Chức năng của một số khối sử dụng 74 5.1.1. Constant 74 5.1.2. Scope .74 5.1.3. Unit delay. 75 5.1.4. Sum 76 5.1.5. Integrator .76 5.1.6. Sample and hold .77 5.1.7. Product .78 5.2. Bộ chuyển đổi DAC sử dụng Delta Sigma. 80 1 THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE VÀ MATLAB Hình ảnh Hình1. 1 Sự tương quan giữa DAC và ADC .4 Hình1. 2 DAC dùng điện trở có trọng số nhị phân 6 Hình1. 3 DAC R/2R ladder 7 Hình1. 4 DAC với dòng điện ở ngõ ra .9 Hình1. 5 Bộ chuyển đổi dòng thành điện thế 10 Hình1. 6 DAC với mạng điện trở hình thang .11 Hình1. 7 Bộ Delta Sigma 3 bits .14 Hình1. 8 Ngõ ra mạch tích phân tại thời gian t .17 Hình1. 9Mạch tích phân lý tưởng 18 Hình4. 1 Sơ đồ khối bộ converter 37 Hình4. 2 Sơ đồ khối của Delta Sigma bậc một .38 Hình4. 3 Sơ đồ Schematic của bộ Delta Sigma 8bit .39 Hình4. 4 Schematic cổng NOT 41 Hình4. 5 Symbol cổng NOT 41 Hình4. 6 Dạng sóng cổng NOT .42 Hình4. 7 Layout cổng NOT .42 Hình4. 8 Kết quả check LVS cổng NOT .43 Hình4. 9 Vtriple của cổng NOT .44 Hình4. 10 Schematic cổng NOR .45 Hình4. 11 symbol cổng NOR .45 Hình4. 12 Simulation cổng NOR .46 Hình4. 13 Layout cổng NOR .46 Hình4. 14 Kết quả check LVS cổng NOR .47 Hình4. 15 schematic cổng NAND .48 Hình4. 16 symbol cổng NAND 49 Hình4. 17 simulation cổng NAND 49 Hình4. 18 Layout cổng NAND 50 Hình4. 19 Kết quả check LVS của cổng NAND .51 Hình4. 20 Symbol cổng NAND3 .52 Hình4. 21 schematic cổng NAND 3 53 Hình4. 22 simulation của cổng NAND 3 .53 Hình4. 23 Layout cổng NAND 3 .54 Hình4. 24 schematic cổng XOR 55 Hình4. 25 symbol cổng XOR .55 Hình4. 26 simulation cổng XOR 56 Hình4. 27 Layout cổng Xor .56 Hình4. 28 kết quả check LVS 57 Hình4. 29 Giản đồ Karnough của Full Adder .58 Hình4. 30 Schematic của mạch Full-Adder .59 Hình4. 31 Symbol của mạch Full-Adder .59 2 Hình4. 32 simulation mạch Full-Adder .60 Hình4. 33 Layout mạch Full-Adder .60 Hình4. 34 LVS mạch Full-Adder .61 Hình4. 35 Schematic mạch Full-Adder 10bits .61 Hình4. 36 Symbol của Flip-Flop D 62 Hình4. 37 Schematic của Flip-FlopD 63 Hình4. 38 Simulation của Flip-Flop D 63 Hình4. 39 Sơ đồ khối OpAmp hai tầng .64 Hình4. 40 Schematic của OpAmp hai tầng 65 Hình4. 41 Symbol của OpAmp 66 Hình4. 42 Mạch khuếch đại đảo dấu .66 Hình4. 43 Simulation mạch khuếch đại đảo dấu .67 Hình4. 44 Schematic mạch khuếch đại không đảo dấu .68 Hình4. 45 Simulation mạch khuếch đại không đảo dấu 69 Hình4. 46 Mạch tích phân 69 Hình4. 47 Mạch tích phân sử dụng điện trở hồi tiếp song song với tụ C 70 Hình4. 48 Schematic mạch Integrator .71 Hình4. 49 Kết quả mô phỏng .72 Hình4. 50 Schematic mạch Integrator kết hợp mạch khuếch đại đảo .73 Hình4. 51 Kết quả mô phỏng .73 1. Tổng quan 1.1. Bộ chuyển đổi Digital to Analog. Hầu hết các tín hiệu vật lý đều nằm trong thế giới tương tự bởi vì cuộc sống thực là thế giới tương tự. Khi đó việc xử lý tín hiệu đều được thực hiện trong miền tương tự.Việc xử lý tín hiệu trong miền tương tự đôi lúc gặp rất nhiều khó khăn. Song song với xử lý tín hiệu tương tự, xử lý và phân tích tín hiệu số ngày càng phát triển dựa trên lý thuyết xử lý tín hiệu số. Vì thế nhiều phương pháp nghiên cứu việc chuyển đổi qua lại từ hai miền tín hiệu được đưa ra. Một thiết bị, một hệ thống trong thực tế dù lớn hay nhỏ chỉ hoạt động được khi ta cung cấp điện cho nó. Và khi ngừng cung cấp điện thì nó không hoạt động được. Điều đó chứng tỏ máy móc hoạt động chỉ ở hai mức điện thế. Đó là các mức nhị phân. Kết quả hoạt động của các thiết bị đó để được kiểm tra phải 3 thông qua con người. Việc giao tiếp với con người thì các thiết bị đó phải đưa các mức nhị phân đó ra các tín hiệu tương tự. Hay nói khác hơn ta cần phải có chế độ chuyển đổi các mức tín hiệu, tín hiệu số sang thế giới thực của con người, tín hiệu tương tự. Hình1. 1 Sự tương quan giữa DAC và ADC Bộ chuyển đổi tín hiệu từ số sang tương tự (DAC hoặc D-to-C) là thiết bị chuyển đổi từ tín hiệu số (thường là số nhị phân) sang tín hiệu tương tự(dòng, thế hoặc điện tích). Bộ chuyển đổi DAC là chuyển đổi nhanh giữa thế giới số và tín hiệu thực tế ở dạng tương tự. Phương pháp chuyển đổi đơn giản nhất là cách sử dụng các thành phần như: điện trở, tụ điện, nguồn dòng, nguồn thế cho các bộ chuyển đổi DAC. Bộ chuyển đổi Sigma delta có độ lợi cao được sử dụng phổ biến trong các ứng dụng chuyển đổi số sang tương tự hoặc ngược lại là tương tự sang số, được giới thiệu hơn 4 thập kỉ trước. Phương pháp chuyển đổi delta sigma DAC dựa trên nguyên tắc giải quyết thời gian giao tiếp đối với độ phân giải biên độ mà nó dùng để chuyển đổi một tín hiệu số sang độ phân giải cao hơn nhưng độ chính xác không cao đối với tín hiệu analog. Độ chính xác cao đòng nghĩa với việc có bao nhiêu ngõ vào cho bộ delta sigma. Càng nhiều bit thì độ chính xác càng cao nhưng nó đưa ra tín hiệu không chính xác. Chúng ta sử dụng mạch lọc tương tự để chuyển đổi từ bistream sang tín hiệu tương tự. Mạch lọc tương tự là phương 4 pháp tối ưu cho việc thu nhỏ xuống mức transistor. Bộ chuyển đổi bậc cao và mạch lọc tương tự có thể loại bỏ được nhiễu và cho ngõ ra với độ chính xác cao của mạch chuyển đổi tương tự sang số sử dụng bộ Delta Sigma. 1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự. 1.1.1.1. Điều chế bằng độ rộng xung. Đây là kiểu chuyển đổi DAC đơn giản nhất. Sử dụng nguồn dòng cố định hoặc nguồn thế cố định đưa vào switched. Sau đó đưa qua bộ lọc thấp qua với sự giới hạn về thời gian phụ thuộc vào các giá trị số đưa vào, các công nghệ này được ứng dụng rộng rãi trong động cơ bước. 1.1.1.2. DAC dùng điện trở có trọng số nhị phân. Bao gồm một điện trở và một nguồn dòng cho mỗi bit DAC trước khi được đưa vào một bộ khuếch đại đảo. Các đầu vào có điện thế lần lượt từ 0V->5V. 5 Hình1. 2 DAC dùng điện trở có trọng số nhị phân. Điện thế Vout được tính theo công thức của mạch khuếch đại đảo: 1 1 1 ( ) 2 4 8 OUT D C B A V V V V V = − + + + Dấu (-) được hiểu đây là bộ khuếch đại đảo. Ta chỉ quan tấm đến các mức điện thế ngõ ra tương ưng với từng giá trị của chuỗi tín hiệu số đưa vào. Giá trị ở ngõ ra : Giá trị tín hiệu số đầu vào Giá trị tương tự ở ngõ ra D C B A Vout (volts) 0 0 0 0 0V 0 0 0 1 -0.625V (LSB) 0 0 1 0 -1.250V 0 0 1 1 -1.875V 0 1 0 0 -2.500V 6 0 1 0 1 -3.125V 0 1 1 0 -3.750V 0 1 1 1 -4.375V 1 0 0 0 -5.000V 1 0 0 1 -5.625V 1 0 1 0 -6.250V 1 0 1 1 -6.875V 1 1 0 0 -7.500V 1 1 0 1 -8.125V 1 1 1 0 -8.750V 1 1 1 1 -9.375V(MSB) Với bộ chuyển đổi DAC dùng điện trở có trọng số nhị phân độ chính xác thường không cao do sự khác biệt quá lớn giữa các trị số LSB và MSB, hoặc do các điện trở chênh lệch quá lớn. Khi ta dùng đến DAC 8-bits thì độ chính xác có sự khác biệt rất lớn. 1.1.1.3. DAC R/2R ladder. DAC R/2R được đưa ra để khắc phục những hạn chế của DAC mạng điện trở có trọng số nhị phân. Các điện trở chỉ biến thiên trong khoảng từ 1K đến 2K. Hình1. 3 DAC R/2R ladder 7 Với DAC loại này thì dòng ngõ ra phụ thuộc vào 4 vị trí của chuyển mạch, đầu vào nhị phân B0, B1, B2, B3 chi phối trạng thái của các chuyển mạch này. Dòng điện được đưa qua bộ chuyển đổi dòng điện để đưa ra điện thế cần thiết Vout. Điện thế được tính theo : 8 REF OUT V V B − = × Giá trị ngõ ra: Giá trị đầu vào V OUT 1 MSB V REF /2 2 V REF /4 3 V REF /8 4 V REF /16 5 V REF /32 6 V REF /64 7 V REF /128 8 V REF /256 9 V REF /512 10 V REF /1024 11 V REF /2048 12 V REF /4096 N LSB V REF /2 N 1.1.1.4. DAC với dòng điện ở ngỏ ra. Trong các hệ thống điều khiển số đôi khi ta sử dụng dòng điện để điều khiển. Nên một loại DAC có ngõ ra là dòng điện được sử dụng. Với loại này gồm có 4 chuyển mạch điều khiển. Ngõ ra phụ thuộc vào các giá trị logic nhị phân ở ngõ vào. 8 Hình1. 4 DAC với dòng điện ở ngõ ra. Như trong mạch, các dòng điện phụ thuộc vào giá trị V REF ở ngõ vào và giá trị các điện trở. Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ ra I OUT : 0 0 0 3 0 2 1 0 2 4 8 OUT I I I I B I B B B = × + × + × + × Với 0 REF V I R = Giá trị dòng điện của ngõ ra DAC có thể được chuyển sang DAC có ngõ ra là điện thế (giống như các bộ chuyển đổi: DAC dùng điện trở có trọng số nhị phân, DAC R/2R ladder)bằng cách sử dụng bộ khuếch đại thuật toán. 9 Hình1. 5 Bộ chuyển đổi dòng thành điện thế. Điện thế ngõ ra của bộ chuyển đổi dòng điện sang điện thế được tính bằng công thức: OUT OUT F V I R= − × 1.1.1.5. DAC với mạng điện trở hình chữ T. Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4 cực hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ khuếch đại thuật toán (sử dụng opamp). V REF là điện áp chuẩn cho toàn giai của DAC. 4 bits B3, B2, B1, B0 là các bits nhị phân được đưa vào mạch. Khi Bi mở mức 1 thì Si sẽ được nối lên V REF , khi Bi ở mức 0 thì Si được nối đất. Ta cho lần lượt các giá trị ngõ vào Bi nối lên hai mức logic 1 và logic 0. Áp dụng phương pháp chồng chập ta được ngõ ra : 3 2 1 0 3 2 1 0 4 ( 2 2 2 2 ) 2 REF OUT V V B B B B= − + + + Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào. Ta có thể mở rộng cho DAC điện trở hình T với N ngõ vào. 10 [...]... 26 Hình 3 3 Flow thiết kế trong Cadence Thông thường, các kỹ thuật thiết kế cho phép người thiết kế mạch đưa ra các lựa chọn về các đặc trưng về liên kết, vị trí riêng rẽ của từng thiết bị, vị trí của các ngõ vào và ngõ ra, và tỉ số của các thông số (W/L)trong thiết kế mạch cuối cùng Lưu ý rằng những hạn chế được nêu ra trong thông số kỹ thuật thiết kế thường đòi hỏi nhất định thiết kế trade-off, giống... khi bước vào tối ưu hòa thiết kế Dựa trên kết quả mô phỏng, người thiết kế thường sửa đổi một số chi tiết của thiết bị( giống như tỉ số W/L của transistor) để tối ưu hóa thiết kế 31 Hình 3 6 Enviroment trong quá trình mô phỏng • Setting simulator Chúng ta có thể thay đổi thiết kế bằng các icon tương ứng hoặc sử dụng menu Có thể thay đổi mô phỏng bằng việc chọn Setup→Simulator/Directory/Host và chọn... sơ đồ khối sử dụng các thao tác “nhấn và kéo ” chuột Với giao diện này bạn có thể xây dựng mô hình như ta xây dựng trên giấy Đây là sự khác xa các bản mô phỏng 23 trước mà nó yêu cầu ta đưa vào các phương trình vi phân và các phương trình sai phân bằng một ngôn ngữ hay chương trình Simulink cũng bao gồm toàn bộ thư viện các khối như khối nhận tín hiệu, các nguồn tín hiệu, các phần tử tuyến tính và phi... pháp truyền thống cho phép thiết kế capturing ở mức transistor hoặc mức gate thông qua công cụ Composer schematic editor Schematic cung cấp trình soạn thảo đơn giản, phương tiện vẽ một cách trực quan, để đặt và kết nối các linh kiện căn bản để tạo nên thiết kế Kết quả thiết kế chính xác phải mô tả được tính chất điện của các linh kiện và các liên kết liên quan Schematic bao gồm kết nối lên nguồn điện hay... các Pin cho ngõ vào và ngõ ra của mạch thiết kế Những thông tin này quan trọng cho việc tạo netlist tương ứng, được sử dụng cho các bước sau thiết kế Việc tạo một schematic hoàn chỉnh là bước quan trọng đầu tiên trong sơ đồ thiết kế mạch ở mức transistor Thông thường, một số đặc tính của các thành phần(như kích thước của các transistor) hoặc các kết nối giữa các thiết bị được lặp đi lặp lại trong các. .. có thể mô phỏng nó trong Simulink hay bằng nhập lệnh trong cửa sổ lệnh của Matlab Các Menu đặc biệt thích hợp cho các công việc có sự tác động qua lại lẫn nhau, trong khi sử dụng dòng lệnh hay được dùng để chạy một loạt các mô phỏng Sử dụng các bộ Scope và các khối hiển thị khác ta có thể xem kết quả trong khi đang chạy mô phỏng Hơn nữa bạn có thể thay đổi thông số và xem nó có gì thay đổi một cách trực... phi tuyến, các đầu nối Ta cũng có thể thay đổi hay tạo ra các khối riêng của mình Các mô hình đều có thứ bậc, bạn có thể xây dựng mô hình theo cách từ dưới lên hay từ trên xuống Bạn có thể xem hệ thống ở mức cao hơn, khi đó ta clik đúp vào khối để xem chi tiết mô hình Cách này cho phép ta hiểu sâu sắc tổ chức của mô hình và tác động qua lại của các phần mềm như thế nào 24auk hi tạo ra được mô hình, ta... một hình chữ nhật đơn giản với các Pin ở đầu vào và đầu ra Các Symbol này có thể được sử dụng cho việc xây dựng các module khác, điều này cho phép người thiết kế tạo ra một hệ thống thiết kế có nhiều câp bậc Để hoàn thành được, trước tiên tạo Pin bằng cách chọn icon Create Pin trong cửa sổ Composer Schematic, chọn tên Pin: ngõ ra hoặc ngõ vào… .và kết thúc khi đặt Pin vào môi trường Schematic Chọn Design... subsystems, nối 2 khối, di chuyển đường nối… 25 Cửa sổ hoạt động của một chương trình: Hình 3 2 Giao diện làm việc 3.2 Cadence Design Environment Sơ đồ thiết kế bottom-up cho mạch luôn bắt đầu bằng cách thiết lập các thông số thiết kế “Specs” thường mô tả chức năng(Boolean operations) dự kiến của khối thiết kế, cũng như thời gian trì hoãn tối đa được cho phép, diện tích silicon và các chi tiết khác... lặp lại trong các bước tối ưu thiết kế Những sửa đổi và cải tiến sau này của cấu trúc mạch yêu cầu sự chính xác trong các current version của sơ đồ mạch tương ứng Các bước để vẽ mạch: • Chọn tên thư viện …, example • Chọn File -> New -> Cellview • Điền tên cho thiết kế, OTA • Chọn Composer – Schematic như công cụ thiết kế Tên thiết kế là schematic • Click OK Sau các bước trên, giao diện cơ bản của Composer . THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE VÀ MATLAB Hình ảnh Hình1. 1 Sự tương quan giữa DAC và ADC...........................................................................4. ....................................................................................34 4.THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE. ........................................37 4.1. Mở