CHѬѪNG 5: MӢ RӜNG Hӊ THӔNG CHO VĈK 8051 BÀI 1: Mӣ rӝng vào/ra &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Ĉһt vҩn ÿӅ &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch chӕt 74373 hoһc 74374 &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Sѫ ÿӗ ghép nӕi vӟi 8051 &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch PPI 8255A • • 8255A vi mҥch vào/raÿDQăQJ (Programmable Peripheral Interface) có thӇ ghép nӕi vӟi rҩt nhiӅu loҥi vi xӱOê, vLÿLӅu khiӇn Có 24 I/O: – Có thӇ lұp trình riêng rӁ thành nhóm 12 vào/ra – Có chӃÿӝ hoҥWÿӝng khác nhau. – 7ѭѫQJWKLFKKRàn toàn vӟi chuҭn TTL • • • TӕFÿӝ cao, cho phép lұp xóa bit trӵc tiӃp Enhanced Control Word Read Capability 2.5mA Drive Capability on All I/O Ports &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch PPI 8255A (ÿóng vӓ) &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch 8255A (chӭc chân) VCC Nguӗn cҩp, +5V GND GROUND Nên nӕi mӝt tө lӑc khoҧng 1uF giӳa Vcc vӟi GND D0-D7 I/O DATA BUS: Bus dӳ liӋu chiӅu, trҥng thái, nӕi vӟi bus dӳ liӋu hӋ thӕng RESET RESET: Mӭc “high” chân Reset sӁ xóDWKDQKJKLWKDQKJKLÿLӅu khiӇn và ÿһt tҩt cҧ cәng cәng vào CS CHIP SELECT: mӭc thҩp chân chӑn chip sӁ cho phép bus dӳ liӋu cӫa 8255A giao tiӃp vӟi CPU RD READ: mӭc thҩSWUrQFKkQÿLӅu khiӇQÿӑc sӁÿLӅu khiӇn 8255AÿѭDWK{QJWLQ trҥng thái hoһc dӳ liӋu bus dӳ liӋu WR WRITE: mӭc thҩSWUrQFKkQÿLӅu khiӇn ghi sӁÿLӅu khiӇn 8255A nhұn tӯÿLӅu khiӇn hoһc dӳ liӋu tӯ bus dӳ liӋu A0-A1 ADDRESS: Các tín hiӋXÿӏa chӍ, kӃt hӧp vӟi tín hiӋXÿLӅu khiӇQÿӇÿӑc hoһc ghi mӝt cәng hoһFWKDQKJKLÿLӅu khiӇn cӫa 8555A A0 và A1 WKѭӡQJÿѭӧc nӕi vӟi cáFELWÿӏa chӍ thҩp nhҩt cӫDEXVÿӏa chӍ hӋ thӕng PA0-PA7 I/O PORT A: Cәng vào 8-bit Có mҥch giӳ mӭc cao giӳ mӭc thҩp PB0-PB7 I/O PORT B: Cәng vào 8-bit Có mҥch giӳ mӭc cao PC0-PC7 I/O PORT C: Cәng vào 8-bit Có mҥch giӳ &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch PPI 8255A (cҩu trúc) &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch 8255A - Các chӃÿӝ hoҥt ÿӝng Mode (vào/ra FѫEҧn) ThiӃt lұp mӛi cәng cәng vào hoһFUDÿѫQWKXҫn Không yêu cҫu bҳt tay, dӳ liӋXÿѭӧFÿӑc hoһc ghi vӟi cәng Mode thiӃt lұp: • • • – – – – – Hai cәng 8-bit (PA PB) hai cәng 4-bit (PCL PCH) Mӛi cәng có thӇ vào hoһc Cәng có chӕt Vào chӕt Có thӇ thiӃt lұp 16 cҩu hình vào/ra &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch 8255A - Các chӃÿӝ hoҥt ÿӝng • • • Mode - (Vào/ra có bҳt tay) ThiӃt lұp chӭFQăQJYào/ra dӳ liӋu tӯ mӝt cәng vӟi tín hiӋu bҳt tay Port A port B dùng tín hiӋXWUrQSRUW&ÿӇ phát hoһc nhұn tín hiӋu bҳt tay Mode thiӃt lұp: – – – – Hai nhóm (Group A Group B) Mӛi nhóm gӗm mӝt cәng 8-bit mӝt cәQJÿLӅu khiӇn 4-bit Cәng 8-bit có thӇ cәng vào hoһc cәng Cҧ vào vàUDÿӅu có chӕt Cәng 4-ELWÿѭӧc dùQJÿӇÿLӅu khiӇn báo trҥng thái cӫa cәng 8bit &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 10 Vi mҥch 8255A - Các chӃÿӝ hoҥt ÿӝng Mode (Bus I/O hai chiӅu có bҳt tay) ThiӃt lұp mӝt bus 8-ELWEXVÿӇ truyӅn thông dӳ liӋu TÍn hiӋu “Hand shaking”ÿѭӧc tҥRUDÿӇÿLӅu khiӇn bus WѭѫQJWӵ mode Có chӭFQăQJFҩm/cho phép ngҳt tҥp ngҳt Mode thiӃt lұp: • • • • – – – – ChӍ thӵc hiӋn vӟi Group A Mӝt bus 8-bit, hai chiӅu (Port A) mӝt cәQJÿLӅu khiӇn 5-bit (Port C) Cҧ vào vàUDÿӅu có chӕt Cәng 5-bit (Port C)ÿѭӧc dùQJÿӇÿLӅu khiӇn báo trҥng thái cӫa bus 8-bit (Port A) &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 11 Vi mҥch 8255A –ĈLӅu khiӇn cѫ bҧn A1 A0 RD WR 0 Ĉӑc tӯ Port A lên bus dӳ liӋu 1 Ĉӑc tӯ Port B lên bus dӳ liӋu 0 Ĉӑc tӯ Port C lên bus dӳ liӋu 1 Ĉӑc tӯ ghi CW lên bus dӳ liӋu 0 0 Ghi tӯ bus dӳ liӋu Port A 1 0 Ghi tӯ bus dӳ liӋu Port B 1 0 Ghi tӯ bus dӳ liӋu Port C 1 0 Ghi tӯ bus dӳ liӋu xuӕng ghi CW x x 1 Bus dӳ liӋu thҧ nәi x x x x Bus dӳ liӋu thҧ nәi &+ѬѪ1*5: MӢ RӜNG CHO 8051 CS Thao tác Bài 1: Mӓ rӝng vào/ra 12 Vi mҥch 8255A – ThiӃt lұp chӃÿӝ &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 13 Vi mҥch 8255A – ThiӃt lұp chӃÿӝ • D0: thiӃt lұp cho PCL (PC0 – PC3): – • ; 1: mode 1: cәng vào ; 0: cәng 1: cәng vào ; 0: cәng D6,D5: thiӃt lұp chӃÿӝ cho nhóm A: – • 0: mode D4: thiӃt lұp cho PA (PA0 – PA7): – • ; 0: cәng D3: thiӃt lұp cho PCH (PC4 – PC7): – • 1: cәng vào D2: thiӃt lұp chӃÿӝ cho nhóm B: – • ; 0: cәng D1: thiӃt lұp cho PB (PB0 – PB7): – • 1: cәng vào 00: mode ; 01: mode D7: cӡÿһt chӃÿӝ: &+ѬѪ1*5: MӢ RӜNG CHO 8051 ; 1x: mode 1: tích cӵc Bài 1: Mӓ rӝng vào/ra 14 Ghép nӕi trӵc tiӃp 8255A vӟi 8051 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 ,17 ,17 7 7 ($93 3 3 3 3 3 3 3 3 ' ' ' ' ' ' ' ' 5' :5 $ $ &6 5(6(7 3$ 3$ 3$ 3$ 3$ 3$ 3$ 3$ *1' ; ; 5(6(7 5' :5 5;' 7;' $/(3 36(1 3% 3% 3% 3% 3% 3% 3% 3% 3& 3& 3& 3& 3& 3& 3& 3& ,QSXW GHYLGH 2XWSXW GHYLFH &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 15 Ví dөÿLӅu khiӇn 8255A • • ViӃWFKѭѫQJWUìQKÿӇÿӑc thiӃt bӏ vào ӣ cәng PA, xӱ lý gӱi thông tin thiӃt bӏ ӣ cәng PC %ѭӟc 1: ghi vàR&:ÿӇ thiӃt lұp: – – – – • • • PA cәng vào: PC cәng Các cәQJÿӅu làm viӋc ӣ mode Æ CW = 10010000B = 90H %ѭӟc 2: ÿӑc cәng PA chuyӇn vào 8051 %ѭӟc 3: xӱ lý theo yêu cҫu thuұt toán %ѭӟc 4: gӱi dӳ liӋXÿã xӱ lý PC &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 16 Ví dөÿLӅu khiӇn 8255A &KѭѫQJWUình: Mov Mov Mov Mov Acall Mov Mov P0,#90h ; CW = 10010000b P2,#00001101b ; CS=0, A1=1, A0=1, WR=0, RD=1Æ ghi vào CW P0,#0FFh ÿһt P0 cәng vào P2,#00000010b ; CS=0, A1=0, A0=0, WR=1, RD=0Æÿӑc tӯ3$ xuly JRLFKѭѫQJWUình xӱ lý dӳ liӋu P0,A ÿһt dӳ liӋXÿã xӱ lý chӭa tҥi thang ghi A P0 P2,#00001001b ; CS=0, A1=1, A0=0, WR=0, RD=1Æ ghi PC &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 17 &+ѬѪ1*5: MӢ RӜNG CHO 8051 Ghép nӕi 8051 vӟi nhiӅu 8255 • Bài 1: Mӓ rӝng vào/ra 18 Ghép nӕi 8051 vӟi nhiӅu 8255 • Dùng chung bus dӳ liӋu: P0 cӫa 8051 ghép nӕi vӟi cҧ data bus cӫa cҧ vi mҥch 8255 DùQJFKXQJEXVÿӏa chӍ: P2.3 và32.3ÿLӅu khiӇn A1 A0 cӫa cҧ vi mҥch 8255 DùQJFKXQJEXVÿLӅu khiӇn : P2.1 và32.0ÿLӅu khiӇn chân RD WR cӫa cҧ vi mҥch 8255 Các chân CS (chӑn chip) cӫa 8255 ÿѭӧFÿLӅu khiӇn riêng rӁ: P2.4 (CS0)ÿLӅu khiӇn CS cӫa 8255(1) … Mӛi thӡLÿLӇm chӍ có tӕLÿDPӝt 8255 (mӝt 4FKkQ CS)ÿѭӧFÿһt = (cho phép) ÆFKkQ&6ÿLӅu khiӇn vi mҥch 8255 Æ mӣ rӝng ghép nӕLÿѭӧc vӟi 12 cәng bit • • • • &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 19 Ví dөÿLӅu khiӇn nhiӅu 8255A • &KѭѫQJWUình: Mov Mov Mov Mov Acall Mov Mov P0,#90h ; CW = 10010000b P2,#00001101b ; CS=0, A1=1, A0=1, WR=0, RD=1Æ ghi vào CW P0,#0FFh ÿһt P0 cәng vào P2,#00000010b ; CS=0, A1=0, A0=0, WR=1, RD=0Æÿӑc tӯ3$ xuly JRLFKѭѫQJWUình xӱ lý dӳ liӋu P0,A ÿһt dӳ liӋXÿã xӱ lý chӭa tҥi thang ghi A P0 P2,#00001001b ; CS=0, A1=1, A0=0, WR=0, RD=1Æ ghi PC &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 20 [...]... Ghép nӕi 8051 vӟi nhiӅu 8255 • Bài 1: Mӓ rӝng vào/ra 18 Ghép nӕi 8051 vӟi nhiӅu 8255 • Dùng chung bus dӳ liӋu: P0 cӫa 8051 ghép nӕi vӟi cҧ data bus cӫa cҧ 4 vi mҥch 8255 DùQJFKXQJEXVÿӏa chӍ: P2.3 và32.3ÿLӅu khiӇn A1 và A0 cӫa cҧ 4 vi mҥch 8255 DùQJFKXQJEXVÿLӅu khiӇn : P2.1 và32.0ÿLӅu khiӇn chân RD và WR cӫa cҧ 4 vi mҥch 8255 Các chân CS (chӑn chip) cӫa... ÿѭӧFÿLӅu khiӇn riêng rӁ: P2.4 (CS0)ÿLӅu khiӇn CS cӫa 8255(1) … Mӛi thӡLÿLӇm chӍ có tӕLÿDPӝt 8255 (mӝt trong 4FKkQ CS)ÿѭӧFÿһt = 0 (cho phép) ÆFKkQ&6ÿLӅu khiӇn 4 vi mҥch 8255 Æ mӣ rӝng ghép nӕLÿѭӧc vӟi 12 cәng 8 bit • • • • &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 19 Ví dөÿLӅu khiӇn nhiӅu 8255A • &KѭѫQJWUình: Mov Mov Mov Mov Acall Mov Mov P0,#90h ; CW = 10010000b P2,#00001101b... WR=1, RD=0Æÿӑc tӯ3$ xuly JRLFKѭѫQJWUình con xӱ lý dӳ liӋu P0,A ÿһt dӳ liӋXÿã xӱ lý chӭa tҥi thang ghi A ra P0 P2,#00001001b ; CS=0, A1=1, A0=0, WR=0, RD=1Æ ghi ra PC &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 20 .. .Vi mҥch chӕt 74373 hoһc 74374 &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Sѫ ÿӗ ghép nӕi vӟi 8051 &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch PPI 8255A • • 8255A vi mҥch... RӜNG CHO 8051 CS Thao tác Bài 1: Mӓ rӝng vào/ra 12 Vi mҥch 8255A – ThiӃt lұp chӃÿӝ &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra 13 Vi mҥch 8255A – ThiӃt lұp chӃÿӝ • D0: thiӃt lұp cho PCL... Cәng vào 8-bit Có mҥch giӳ &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch PPI 8255A (cҩu trúc) &+ѬѪ1*5: MӢ RӜNG CHO 8051 Bài 1: Mӓ rӝng vào/ra Vi mҥch 8255A - Các chӃÿӝ hoҥt ÿӝng Mode