CHƯƠNG 3 VI MẠCH UART 8250a, 16450

CHƯƠNG III: Vi mạch UART ( Universal Asynchronous Receiver ) 8250A, 16450 I Đòa Port IRQ’s: Bảng đòa PORT tiêu chuẩn : trình bày : Tên Đòa IRQ COM 3F8H COM 2F8H COM 3E8H COM4 2E8H Ở bảng đòa chuẩn Nếu có vấn đề thu phát sử đòa cổng Com xem từ vùng hệ thống BIOS Bảng đòa cổng Com vùng liệu BIOS : trình bày Đòa 0000:0400 0000:0402 0000:0404 0000:0406 Chức Đòa Com Đòa cua Com Đòa cua Com Đòa cua Com Bảng trình bày cổng Com mà tìm thấy vùng liệu BIOS PC Mỗi đòa gồm hai Byte II Tổng quan : Vi mạch 8250A ( 16450 ) Intel UART dùng rộng rãi PC UART 8250A có chức sau:  Biến đổi liệu song song từ CPU thành dạng nối tiếp để truyền đi, đồng thời thu dòng liệu nối tiếp đổi chúng thành ký tự song song Sau gởi đến vi xử lý (µp)  Thêm bit Start, stop, parity vào ký tự trước phát tách bit khỏi ký tự nhận  Bảo đãm bit kỳ tự truyền với tốc độ lập trình trước, kiểm tra để phát lỗi tương ứng : lỗi ký tự, lỗi parity o Set tín hiệu bắt tay phần cứng thích hợp cho biết trạng thái tín hiệu Các ghi UART :  Các ghi điều khiển (Control Register : CR ) nhận lệnh từ CPU o Thanh ghi điều khiển đường truyền ( Line Control Register : LCR ): dùng để đặt thông số truyền o Thanh ghi điều khiển Modem ( Mode Control Register : MCR ) : điều khiển tín hiệu bắt tay gởi từ UART o Thanh ghi cho phép ngắt ( Interrupt Enable Register : IER ) :  Thanh ghi trạng thái ( Status Register : SR ) : thông báo cho CPU biết hoạt động UART o Thanh ghi trạng thái đường truyền ( Line Status Register : LSR ) : chứa thông tin truy xuất liệu o Thanh ghi trạng thái Modem ( Modem Status Register : MSR ) : chứa thông tin trạng thái đường bắt tay o Thanh ghi đònh danh ngắt ( Interrupt Identification Register : IIR ) : chứa thông tin trạng thái ngắt gởi đến  Thanh ghi đệm ( Buffer Register : BR ) : phục vụ cho việc trao đổi liệu o Thanh ghi giữ phát ( Transmitter Holding Register : THR ) : giữ liệu trước phát o Thanh ghi đệm thu ( Receiver Buffer Register : RBR ) : giữ kí tự thu sau o Ở bảng đòa ( 2F8H, 3F8H, 2E8H, 3E8H ) tuỳ theo cách chọn người lập trình Đòa DLA B A2 A1 A0 Chọn 0 0 Thanh ghi đệm thu (RBR ), ghi giữ phát (THR) 0 Thanh ghi cho phép tạo yêu cầu ngắt (IER) +0 +1 +0 1 0 0 Thanh ghi cho số chia phần thấp (LSB) Thanh ghi cho số chia phần cao (MSB) X X X X X 0 1 1 0 1 1 Thanh ghi nhận dạng nguồn gốc yêu cầu ngắt(IIR) Thanh ghi điều khiển đường dây (LCR ) Thanh ghi điều khiển Modem (MCR ) Thanh ghi trạng thái đường dây(LSR ) Thanh ghi trạng thái Modem ( MSR ) Thanh ghi nháp (dành cho CPU, sử dụng ) +1 +2 +3 +4 +5 +6 +7 • Trong bảng bạn phải ý cột DLAB Khi DLAB đặt lên ‘0’ hoặc’1’ vài ghi thay đổi Có thể thấy này, UART cho phép 12 ghi, có port đòa DLAB dùng truy cập bit chốt chia, DLAB đặt lên’1’ ghi điều khiển đường truyền (bit thứ cùa ghi này), hai ghi trở nên có giá trò ( Divisor Latch Low Byte : ‘Reg+0’, Divisor Latch High Byte : ‘Reg +1’ ), sau dùng hai ghi dùng cho việc đặt tốc độ truyền thông Ví dụ sau : Tốc độ ( Baud ) 50 300 600 2400 4800 9600 19200 38400 57600 115200 Divisor 2304 384 192 48 24 12 Byte chốt chia cao(DLHB) 09H 01H 00H 00H 00H 00H 00H 00H 00H 00H Byte chốt chia thấp(DLLB) 00H 80H C0H 30H 18H 0CH 06H 03H 02H 01H Vi mạch 8250A thể hình vẽ dưới: Vi mạch 8250A có tín hiệu chọn chip để tạo điều kiện thuận lợi cho người sử dụng việc giải mã đòa Các chân đòa A1, A2, A0, giúp ta chọn ghi bên UART ( xem bảng dưới) D0…D7 Đệm bus liệu Đệm phát A0 A1 A2 A0 WR CS2 CS CS1 Logic điều khiển ghi đọc Điều khiển Thu Phát Và modem Xtal Baud − out RxClk Out1 RST CTS Out Maste r DTR DSR RLSD RI Đ ệ m th INTRPT Bảng chọn ghi vi mạch 8250A X-tal chân để cắm thạch anh dùng cho mạch dao động bên 8250A Trong trường hợp sử dụng tín hiệu đồng hồ chuẩn từ bên ta đưa xung đồng hồ vào chân X-tal bỏ lửng chân X-tal Chân RLSD ( receiver line signal detect ) chân tìm thấy sóng mang ( CD DCD cho tiêu chuẩn RS-232C Syndet 8251A ), tức thiết lập đường truyền Tín hiệu RI ( Ring indicator ), tín hiệu chuẩn RS-232C, để modem thông báo có xung réo chuông Tín hiệu INTRPT tín hiệu yêu cầu ngắt CPU Các đầu phụ OUT1 OUT dành cho người sử dụng trong trường hợp không tương thích với chuẩn RS-232C Chân MS (Master reset) chỗ nối vào tín hiệu reset hệ thống có tác dụng xóa tất ghi vi mạch 8250A, trừ ghi đệm thu, ghi đệm phát ghi MSB LSB số chia Tốc độ truyền tính nhờ vào việc chọn xung đồng hồ vào Xtal việc chọn số chia tần số này( để ghi MSB LSB ) Ví dụ, ta dùng tần số 1.8432 Mhz X-tal , ta muốn tốc độ phát 9600 baud ta tìm số chia để ghi vào LSB MSB sau : Số chia = tần số vào /( tốc độ phát x 16) = 1.8432x10 /(9600x16) =12  Thanh ghi điều khiển đường truyền : (Line control register : LCR ) Thanh ghi có tên ghi đònh dạng liệu đònh khuôn dạng liệu truyền thông đường dây Dạng thức ghi LCR biểu diễn hình : D7 D6 D5 D4 D3 D2 D1 D0 Bit : đảo Kiểm Cho Số bit Bđiều parity tra phép stop it truy khiển 0: 0: 1bit chẳn lẻ tạo, cập số DLA SP EPS PEN STB gián SBC không 1: parity kiểm 1:1.5 1: truy nhập đoạn hoạt bit chẳn tra số chia B B 1: buộc động 0: parity parity bit 0: Truy nhập Soun= lẻ 1: cho IER,THR phép ,RBR 0:khôn 0: cấm g hoạt động Chọn độ dài từ 00: 5bit WSL WSL 01: 6bit 10: bit 11:18bit Trong ghi điều khiển đường truyền LCR cần ý đến vấn đề sau : việc quy đònh số bit stop không phụ thuộc vào bit D2 mà phụ thuộc vào mã chọn độ dài ký tự Cụ thể : D2=1 mà mã 00( D1D0 )thì tạo /kiểm tra 1.5 bit stop, mã 6, 7, bit tạo / kiểm tra bit stop  Thanh ghi đệm phát : (Transmitter holding register : THR) Ký tự cần phát phải ghi từ CPU vào ghi trước phát bit DLAB=0 Sau , truyền 8255A lấy liệu từ ghi này, đóng khung đònh, sau đưa bít cổng S out  Thanh ghi đệm thu (Receiver buffer register : RBR ) : Khi 8250A nhận ký tự qua chân S in , tháo bỏ khung ký tự giữ ký tự ghi đệm thu để CPU đọc, CPU đọc ký tự bit DLAB=0  Thanh ghi cho phép tạo yêu cầu ngắt( Interrupt enable register : IER ): ghi dùng phép hay cấm ngắt Trong mạch 8250A hoạt động, tác động đến CPU thông qua chân INTRPT UART Mỗi bit bit D3, D2, D1, D0 mức cao cho phép trạng thái ứng với bit đưa yêu cầu ngắt CPU Biểu diễn ghi IER hình : D7 D6 D5 1:Cho phép thay đổi trạng thái modem gây ngắt D4 Modem Rline D3 D2 Txemty RXRD Y D0 D1 1: cho 1: Cho phép phép ngắt tín hiệu đệm giữ phát trạng thái đường dây rỗng thu ngắt 1: cho phép gây ngắt đệm thu đầy  Thanh ghi nhận dạng nguồn yêu cầu ngắt: (Interrupt Identification Register : IIR ):  Thanh ghi nhận dạng ngắt dùng để đọc, chứa mã ưu tiên cao yêu cầu ngắt ( chân INTRPT 8250A ) chờ phục vụ Do cần xử lý yêu cầu ngắt theo kiểu thăm dò, CPU cần đọc bit ghi để biết có yêu cầu ngắt, cần xét bit ( Bit 1, bit ) để xác đònh nguồn gốc yêu cầu ngắt Thứ tự ưu tiên ngắt từ thấp đến cao theo thứ tự từ xuống theo bảng : Bit Ghi Bit Bit Cho trạng thái đệm vào trước trước Bit 6:7 0 Không vào trước trước Cho phép vào trước trước không dùng 1 Cho phép vào trước trước Bit Cho phép vào trước trước 64 byte ( 16750) Bit Bit  Bit Bit Bit 1: 0 Ngắt trạng thái modem Ngắt đệm giữ phát rỗng Đệm thu đầy 1 Ngắt trạng thái đường truyền thu Bit 0 Có yêu cầu ngắt Không có  Thanh ghi điều khiển Modem: ( Modem control register : MCR ) : Thanh ghi điều khiển modem ghi đọc ghi Thanh ghi gọi ghi điều khiển tín hiệu modem cho phép ta điều khiển tín hiệu chân DTR RTS mạch UART Dạng thức biểu điễn sau: Bit Bit Bit Bit Bit Bit Bit Bit Bit Ghi Reserved Reserved Cho phép điều khiển tự động tràn (chỉ 16750) Nối vòng cục 1: nối vòng 0: bình thường OUT OUT RST( force reques to send) 1: đưa RTS =0 0: đưa RTS =1 DTR (Force Data Terminal Ready) 1: đưa DTR=1 0: đưa DTR =0 o Với bit ta điều khiển tín hiệu chân DTR 8250A đạt mức tích cực thấp để báo cho UART sẳn sàng làm việc o Với bit mức thấp 8255A báo cho UART sẳn sàng phát ký tự o Bằng bit 2, bit ghi MCR điều khiển chân OUT1 OUT tích cực hay không tích cực o Bit ghi MCR cho phép mạch 8250A làm việc chế độ nối vòng cục để kiểm tra chức UART o Các chân điều khiển vào modem ( DSR , CTR , RI , RLSD ) không nối mà nối bên mạch với chân điều khiển modem( DTR , RTS , OUT1 , OUT )  Thanh ghi trạng thái đường dây ( Line Status Register : LSR ) : Thanh ghi ghi đọc, cho biết trạng thái việc truyền tín hiệu đường dây Dạng thức ghi biểu diễn bảng : Bit Bit Ghi Lỗi trình thu FIFO ( Error in Receiver FIFO ) Bit Thanh ghi dòch phát rỗng ( Empty Data Holding Register ) Bit Thanh ghi giữ phát rỗng ( Empty Transmitter Holding Register ) Bit Break Interrupt Bit Lỗi khung( Framing error) Bit Lỗi parity( parity error) Bit Lỗi đè thu (Overrun error) Bit Dữ liệu sẳn sàng ( data Ready ) o Khi bit set lên (mức ) hai ghi truyền phát ( Transmitter holding register ) ghi dòch (shift register ) rỗng Trong khi bit set lên có ghi giữ phát trống ( transmitter holding register ) Vậy đâu khác chúng Khi bit set lên giữ phát rỗng, đường truyền không tích cực Còn bit set lên ghi truyền phát rỗng biến đổi nối tiếp dùng ghi dòch làm việc o Bit 4= 1, xảy tín hiệu đầu vào phần thu giữ mức logic lâu thời gian dành cho ký tự, bit bò xoá CPU đọc ghi LSR o Bit : o Bit 2=1, có lỗi parity, bit xoá CPU đọc ghi LSR o Bit 1=1, thu không đủ nhanh ( lỗi thu đè), bit xoá CPU đọc ghi LSR o Bit =1, nhận ký tự để ghi đệm (RBR), bit xoá CPU đọc ghi RBR Thanh ghi trạng thái modem ( Modem Status Register : MSR) : Thanh ghi gọi ghi trạng th vào từ trang thía RS-232C cho biết trạng thái thời tín hiệu điều khiển modem từ đường dây [...]...Thanh ghi này còn được gọi là thanh ghi trạng th vào từ trang thía RS- 232 C vì nó cho biết trạng thái hiện thời của các tín hiệu điều khiển modem từ đường dây ... 57600 115200 Divisor 230 4 38 4 192 48 24 12 Byte chốt chia cao(DLHB) 09H 01H 00H 00H 00H 00H 00H 00H 00H 00H Byte chốt chia thấp(DLLB) 00H 80H C0H 30 H 18H 0CH 06H 03H 02H 01H Vi mạch 8250A thể... ( Divisor Latch Low Byte : ‘Reg+0’, Divisor Latch High Byte : ‘Reg +1’ ), sau dùng hai ghi dùng cho vi c đặt tốc độ truyền thông Ví dụ sau : Tốc độ ( Baud ) 50 30 0 600 2400 4800 9600 19200 38 400... chuẩn RS- 232 C Chân MS (Master reset) chỗ nối vào tín hiệu reset hệ thống có tác dụng xóa tất ghi vi mạch 8250A, trừ ghi đệm thu, ghi đệm phát ghi MSB LSB số chia Tốc độ truyền tính nhờ vào vi c chọn