GIÁO TRÌNH VI xử lý, đại học CÔNG NGHIỆP tp hcm

KHOA CƠNG NGHỆ ĐIỆN TỬ BỘ MƠN ĐIỆN TỬ CƠNG NGHIỆP GIÁO TRÌNH BI ÊN S O Ạ N : P H Ạ M Q U A N G TR Í TP HỒ CHÍ MINH - 2006 MỤC LỤC CHƯƠNG 1: GIỚI THIỆU CHUNG VỀ BỘ VI XỬ LÝ I SỰ PHÁT TRIỂN CỦA CÁC BỘ VI XỬ LÝ: Thế hệ (1971 - 1973): Thế hệ (1974 - 1977): Thế hệ (1978 - 1982): Thế hệ (1983 - nay): II SƠ ĐỒ KHỐI CỦA MỘT HỆ VI XỬ LÝ: III ĐƠN VỊ XỬ LÝ TRUNG TÂM: IV BỘ NHỚ BÁN DẪN: V CÁC THIẾT BỊ NGOẠI VI (CÁC THIẾT BỊ XUẤT NHẬP): VI HỆ THỐNG BUS: VII VI XỬ LÝ – VI ĐIỀU KHIỂN: VIII MINH HỌA KIẾN TRÚC CỦA MỘT HỆ VI ĐIỀU KHIỂN: IX LỰA CHỌN BỘ VI ĐIỀU KHIỂN KHI THIẾT KẾ: CHƯƠNG 2: PHẦN CỨNG CHIP VI ĐIỀU KHIỂN 8051 I TỔNG QT: Giới thiệu chung: Các phiên chip vi điều khiển 8051: II CÁC CHÂN CỦA CHIP 8051: Sơ đồ khối chức khối chip 8051: Sơ đồ chân chức chân chip 8051: 2.1 Port 0: 2.2 Port 1: 2.3 Port 2: 2.4 Port 3: 2.5 Chân PSEN\: 2.6 Chân ALE: 2.7 Chân EA\: 2.8 Chân XTAL1, XTAL2: 2.9 Chân RST: 2.10 Chân Vcc, GND: III CẤU TRÚC CÁC PORT XUẤT NHẬP CHIP 8051: IV TỔ CHỨC BỘ NHỚ CỦA CHIP 8051: Bộ nhớ trong: Bộ nhớ chương trình (ROM): Bộ nhớ liệu (RAM): Thanh ghi chức đặc biệt (SFR): Thanh ghi A: Thanh ghi B: Thanh ghi từ PSW: Thanh ghi SP: Thanh ghi DPTR: Thanh ghi port xuất nhập: Thanh ghi port nối tiếp: Thanh ghi định thời: Thanh ghi ngắt: Thanh ghi điều khiển nguồn: Bộ nhớ ngồi: Kết nối truy xuất nhớ chương trình ngồi: Kết nối truy xuất nhớ liệu ngồi: Giải mã địa chỉ: Các khơng gian nhớ chương trình liệu gối nhau: V HOẠT ĐỘNG RESET: VI PHẦN BÀI TẬP: CHƯƠNG 3: TẬP LỆNH CỦA 8051 I MỞ ĐẦU: II CÁC KIỂU ĐỊNH ĐỊA CHỈ (ADDRESSING MODE): Định địa ghi (Register Addressing): Định địa trực tiếp (Direct Addressing): Định địa gián tiếp (Indirect Addressing): Định địa tức thời (Immediate Addressing): Định địa tương đối (Relative Addressing): Định địa tuyệt đối (Absolute Addressing): Định địa dài (Long Addressing): Định địa chỉ số (Indexed Addressing): III TẬP LỆNH CỦA 8051 (8051 INSTRUCTION SET): Nhóm lệnh số học: 1.1 ADD A, 1.2 ADDC A, 1.3 SUBB A, 1.4 INC byte 1.5 INC DPTR 1.6 DEC byte 1.7 MUL AB 1.8 DIV AB 1.9 DA A Nhóm lệnh logic: 2.1 ANL , 2.2 ORL , 2.3 XRL , 2.4 CLR A 2.5 CPL A 2.6 RL A 2.7 RLC A 2.8 RR A 2.9 RRC A 2.10 SWAP A Nhóm lệnh di chuyển liệu: 3.1 MOV , 3.2 MOVC A, @A+ 3.3 MOVX , 3.4 MOV DPTR, #data16 3.5 PUSH direct 3.6 POP direct 3.7 XCH A, 3.8 XCHD A, @Ri Nhóm lệnh xử lý bit: 4.1 CLR bit 4.2 CPL bit 4.3 SETB 4.4 ANL C, 4.5 ORL C, 4.6 MOV , 4.7 JB bit, rel 4.8 JNB bit, rel 4.9 JBC bit, rel 4.10 JC rel 4.11 JNC rel Nhóm lệnh rẽ nhánh: 5.1 ACALL addr11 5.2 LCALL addr16 5.3 RET 5.4 RETI 5.5 AJMP addr11 5.6 LJMP addr16 5.7 SJMP rel 5.8 JMP @A+DPTR 5.9 JZ rel 5.10 JNZ rel 5.11 CJNE , , rel 5.12 DJNZ , 5.13 NOP IV CÁC VÍ DỤ ỨNG DỤNG VỀ TẬP LỆNH: V PHẦN BÀI TẬP: CHƯƠNG 4: HOẠT ĐỘNG CỦA BỘ ĐỊNH THỜI (TIMER) I II III IV MỞ ĐẦU: THANH GHI CHẾ ĐỘ ĐỊNH THỜI (TMOD): THANH GHI ĐIỀU KHIỂN ĐỊNH THỜI (TCON): CÁC CHẾ ĐỘ ĐỊNH THỜI VÀ CỜ TRÀN: Chế độ định thời 13 bit (Chế độ 0): Chế độ định thời 16 bit (Chế độ 1): Chế độ định thời bit tự nạp lại (Chế độ 2): Chế độ định thời chia xẻ (Chế độ 3): V NGUỒN XUNG CLOCK CHO BỘ ĐỊNH THỜI: Trường hợp định thời gian: Trường hợp đếm kiện: VI KHỞI ĐỘNG, DỪNG VÀ ĐIỀU KHIỂN CÁC BỘ ĐỊNH THỜI: VII KHỞI ĐỘNG VÀ TRUY XUẤT THANH GHI ĐỊNH THỜI: Khởi động định thời: Truy xuất giá trị định thời hoạt động: VIII CÁC KHOẢNG THỜI GIAN ĐỊNH THỜI: IX CÁC BƯỚC CƠ BẢN KHỞI ĐỘNG TIMER VÀ COUNTER: Các bước để khởi động Timer: Các bước để khởi động Counter: X CÁC VÍ DỤ MINH HỌA: Ví dụ 1: (Tạo dạng xung) Ví dụ 2: (Tạo thời gian trễ) Ví dụ 3: (Tạo thời gian trễ) Ví dụ 4: (Tạo thời gian trễ) Ví dụ 5: (Tạo thời gian trễ) Ví dụ 6: (Tạo thời gian trễ) Ví dụ 7: (Tạo sóng vng) Ví dụ 8: (Tạo sóng vng) Ví dụ 9: (Tạo sóng vng) 10 Ví dụ 10: (Giao tiếp với thiết bị ngoại vi) 11 Ví dụ 11: (Đếm xung) 12 Ví dụ 12: (Đếm xung) XI PHẦN BÀI TẬP: CHƯƠNG 5: HOẠT ĐỘNG CỦA PORT NỐI TIẾP (SERIAL PORT) I II III IV MỞ ĐẦU: THANH GHI ĐỆM PORT NỐI TIẾP (SBUF): THANH GHI ĐIỀU KHIỂN PORT NỐI TIẾP (SCON): CÁC CHẾ ĐỘ HOẠT ĐỘNG CỦA PORT NỐI TIẾP: Chế độ – Thanh ghi dịch bit: Chế độ – UART bit có tốc độ baud thay đổi: Chế độ – UART bit có tốc độ baud cố định: Chế độ – UART bit có tốc độ baud thay đổi: V KHỞI ĐỘNG VÀ TRUY XUẤT CÁC THANH GHI: Bit cho phép thu (nhận) liệu (REN: Receive Enable): Bit liệu thứ 9: Bit kiểm tra chẵn / lẻ (P: Parity): Các cờ ngắt port nối tiếp: VI TRUYỀN THƠNG ĐA XỬ LÝ: VII TỐC ĐỘ BAUD CỦA PORT NỐI TIẾP: Tốc độ baud cho chế độ 0: Tốc độ baud cho chế độ 1, 3: Tốc độ baud cho chế độ 2: Sử dụng Timer làm xung clock tốc độ baud cho port nối tiếp: VIII CÁC BƯỚC CƠ BẢN LẬP TRÌNH PORT NỐI TIẾP: Lập trình 8051 truyền (phát) liệu nối tiếp: Lập trình 8051 nhận (thu) liệu nối tiếp: IX CÁC VÍ DỤ MINH HỌA: Ví dụ 1: (Chọn tốc độ baud) Ví dụ 2: (Khởi động port nối tiếp) Ví dụ 3: (Chương trình phát (xuất) liệu) Ví dụ 4: (Chương trình thu (nhận) liệu) Ví dụ 5: (Truyền liệu) Ví dụ 6: (Truyền liệu) Ví dụ 7: (Nhận liệu) Ví dụ 8: (Thu phát liệu) X PHẦN BÀI TẬP: CHƯƠNG 6: HOẠT ĐỘNG NGẮT (INTERRUPT) I MỞ ĐẦU: II PHƯƠNG PHÁP PHỤC VỤ THIẾT BỊ: III TỔ CHỨC NGẮT CỦA 8051: Các nguồn ngắt: Qui định việc chọn loại kích hoạt cho ngắt ngồi: Thanh ghi cho phép ngắt (IE): Thanh ghi ưu tiên ngắt (IP): Thứ tự chuỗi vòng ngắt (Interrupt Polling Sequence): IV XỬ LÝ NGẮT VÀ CÁC VECTƠ NGẮT: Qui trình xử lý ngắt: Các vectơ ngắt: V THIẾT KẾ CÁC CHƯƠNG TRÌNH SỬ DỤNG NGẮT: Tổng quan: Thiết kế chương trình ISR kích thước nhỏ: Thiết kế chương trình ISR kích thước lớn: VI CÁC VÍ DỤ MINH HỌA: Ví dụ minh họa xử lý ngắt Timer: Ví dụ minh họa xử lý ngắt port nối tiếp: Ví dụ minh họa xử lý ngắt ngồi: VII PHẦN BÀI TẬP: PHỤ LỤC 1: GIẢI MÃ ĐỊA CHỈ I TỔNG QT: II PHƯƠNG PHÁP THIẾT KẾ MẠCH GIẢI MÃ ĐỊA CHỈ: Bài tốn dạng 1: Bài tốn dạng 2: Bài tốn dạng 3: Bài tốn dạng 4: Bài tốn dạng 5: PHỤ LỤC 2: THIẾT KẾ KIT VI ĐIỀU KHIỂN 8051 I CẤU TRÚC TỔNG THỂ CỦA KIT VI ĐIỀU KHIỂN: Mini kit (Bộ vi điều khiển sử dụng nhớ trong): Kit mở rộng (Bộ vi điều khiển sử dụng nhớ ngồi): II PHÂN TÍCH SƠ ĐỒ NGUN LÝ KIT VI ĐIỀU KHIỂN: III PHƯƠNG PHÁP THIẾT KẾ: IV BÀI TẬP THIẾT KẾ: Bài tập 1: Bài tập 2: Bài tập 3: PHỤ LỤC 3: THIẾT KẾ NGOẠI VI I TỔNG QT: II NGOẠI VI ĐIỀU KHIỂN LOGIC: Giao tiếp với LED: Giao tiếp với LED đoạn (chế độ hiển thị tĩnh): Giao tiếp với LED đoạn (chế độ hiển thị động): Giao tiếp với vi mạch 8255: Giao tiếp với bàn phím: III NGOẠI VI ĐIỀU KHIỂN CƠNG SUẤT: LỜI NĨI ĐẦU Giáo trình biên soạn nhằm cung cấp cho sinh viên kiến thức vi điều khiển, cấu trúc hệ vi điều khiển cách thức lập trình điều khiển thiết bị dựa sở họ vi điều khiển MCS-51 mà đặc trưng vi điều khiển 8051 Bố cục giáo trình gồm chương dựa theo chương trình chi tiết mơn học Vi xử lý Khoa Cơng nghệ Điện tử - Trường Đại học Cơng nghiệp Tp HCM, dành cho sinh viên chun ngành Điện tử Chương - Giới thiệu chung – Cung cấp kiến thức tổng qt chung vi xử lý, vi điều khiển, số thuật ngữ sử dụng kỹ thuật vi xử lý Cho ta nhìn tổng qt cấu trúc hệ vi xử lý, vi điều khiển CPU, nhớ ROM/RAM thiết bị ngoại vi Phân tích số điểm khác biệt vi xử lý vi điều khiển Chương - Phần cứng 8051 – Giới thiệu cấu trúc phần cứng vi điều khiển 8051 bảng so sánh với vi điều khiển họ MCS-51 Giới thiệu tổ chức nhớ ROM/RAM bên vi điều khiển 8051 nhiệm vụ ghi chức đặc biệt (SFR) Chương - Tập lệnh 8051 – Giới thiệu tập lệnh, bắt đầu việc định nghĩa kiểu định địa vi điều khiển 8051 Các lệnh tập lệnh phân thành nhóm lệnh (số học, logic, rẽ nhánh,…) xếp theo thứ tự chữ ABC để tạo thuận lợi cho người đọc cần tham khảo Trong lệnh có trình bày chi tiết cơng dụng hoạt động lệnh kèm theo số ví dụ ngắn, đơn giản để minh họa cho lệnh Chương - Hoạt động định thời – Giới thiệu chức năng, nhiệm vụ phương pháp lập trình cho định thời tích hợp vi điều khiển 8051 Các ví dụ minh họa chương dài phức tạp so với chương trước Chương - Hoạt động port nối tiếp – Giới thiệu chức năng, nhiệm vụ phương pháp lập trình cho port nối tiếp tích hợp vi điều khiển 8051 Các ví dụ minh họa chương dài phức tạp so với chương trước Chương - Hoạt động ngắt – Giới thiệu chức năng, nhiệm vụ phương pháp lập trình điều khiển hoạt động tín hiệu ngắt vi điều khiển 8051 Các ví dụ minh họa chương dài phức tạp so với chương trước Chương - Kỹ thuật thiết kế giao tiếp – Giới thiệu phương pháp tính tốn thiết kế giao tiếp thực tế vi điều khiển 8051 với số thiết bị ngoại vi LED đơn, LED đoạn, LED ma trận, LCD, cơng tắc, bàn phím,… Cũng số chương trình điều khiển cụ thể cho thiết bị Trong chương có ví dụ minh họa chi tiết cụ thể, cuối chương lại có câu hỏi tập kèm nhằm giúp cho sinh viên thuận lợi việc nghiên cứu học tập tốt mơn học Một phần trọng tâm giáo trình nhằm hướng người đọc đến việc sử dụng phần cứng họ vi điều khiển MCS-51 thơng dụng, phù hợp với trang bị phần cứng vi điều khiển phục vụ đào tạo Khoa Cơng nghệ Điện tử - Trường Đại học Cơng nghệp Tp Hồ Chí Minh nên tơi trọng đến phần chương mục giới thiệu cấu trúc cứng ngơn ngữ lập trình điều khiển vi điều khiển MCS-51 Để hồn thành giáo trình này, tơi xin chân thành gửi lời cám ơn trân trọng đến tác giả phần tài liệu tham khảo mà tơi sử dụng ý tưởng trích dịch phần để dùng cho giáo trình Tơi cám ơn giúp đỡ nhiệt tình giảng viên Khoa Cơng nghệ Điện tử trường Đại học Cơng nghiệp Tp HCM em sinh viên giúp tơi hồn thành việc soạn thảo tập giáo trình Cuối cùng, xin gửi lời nhắn đến sinh viên nên hiểu xem mơn học Vi xử lý mơn học khác cần phải phân tích giải thật nhiều tập hiểu thấu đáo vấn đề để vận dụng tốt vào việc ứng dụng thực tiễn Đây chủ đích nhiều ví dụ có chương giúp người đọc dễ dàng nắm bắt nội dung tập gần gũi với ví dụ Chúc em đạt nhiều thành cơng mơn học Vi xử lý Rất mong nhận nhiều ý kiến đóng góp độc giả để giáo trình hồn thiện lần tái Địa liên hệ: Bộ mơn Điện tử Cơng nghiệp, Khoa Cơng nghệ Điện tử Trường Đại học Cơng nghệp Tp Hồ Chí Minh – 12 Nguyễn Văn Bảo, P.4, Q Gò Vấp Điện thoại: 08-8940390 (172) Website: fet-hui.edu.vn, pqtri2002.110mb.com Email: pqtri2002@gmail.com Chương 1: Giới thiệu chung vi xử lý Trường ĐH Cơng nghiệp Tp.HCM CHƯƠNG GIỚI THIỆU CHUNG VỀ BỘ VI XỬ LÝ I SỰ PHÁT TRIỂN CỦA CÁC BỘ VI XỬ LÝ: Thế hệ (1971 - 1973): Đặc điểm chung vi xử lý hệ này: • Bus liệu: bit • Bus địa chỉ: 12 bit • Cơng nghệ chế tạo: PMOS • Tốc độ thực lệnh: 10 – 60 µs/lệnh với fCLOCK = 0,1 – 0,8 MHz Một số vi xử lý đặc trưng cho hệ này: 4040 (Intel), PPS-4 (Rockwell International), … Thế hệ (1974 - 1977): Đặc điểm chung vi xử lý hệ này: • Bus liệu: bit • Bus địa chỉ: 16 bit • Cơng nghệ chế tạo: NMOS CMOS • Tốc độ thực lệnh: – µs/lệnh với fCLOCK = – MHz Một số vi xử lý đặc trưng cho hệ này: 6502 (Mos Technology), 6800/6809 (Motorola), 8080/8085 (Intel), Z80 (Zilog), … Thế hệ (1978 - 1982): Đặc điểm chung vi xử lý hệ này: • Bus liệu: 16 bit • Bus địa chỉ: 20 - 24 bit • Cơng nghệ chế tạo: HMOS • Tốc độ thực lệnh: 0,1 – µs/lệnh với fCLOCK = – 10 MHz Một số vi xử lý đặc trưng cho hệ này: 68000 / 68010 (Motorola), 8086 / 80186 / 80286 (Intel), … Thế hệ (1983 - nay): Đặc điểm chung vi xử lý hệ này: • Bus liệu: 32 - 64 bit • Bus địa chỉ: 32 bit • Cơng nghệ chế tạo: HCMOS • Tốc độ thực lệnh: 0,01 – 0,1 µs với fCLOCK = 20 – 100 MHz Một số vi xử lý đặc trưng cho hệ này: 68020 / 68030 / 68040 / 68060 (Motorola), 80386 / 80486 / Pentium (Intel), … II SƠ ĐỒ KHỐI CỦA MỘT HỆ VI XỬ LÝ: Định nghĩa hệ vi xử lý: • Khả lập trình để thao tác liệu mà khơng cần can thiệp người Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ĐH Cơng nghiệp Tp.HCM • Khả lưu trữ phục hồi liệu Tổng qt, hệ vi xử lý gồm: • Phần cứng (Hardware): thiết bị ngoại vi → để giao tiếp với người • Phần mềm (Software): chương trình → để xử lý liệu CPU (Central Processing Unit): đơn vị xử lý trung tâm RAM (Random Access Memory): nhớ truy xuất ngẫu nhiên ROM (Read Only Memory): nhớ đọc Interface Circuitry: mạch điện giao tiếp Peripheral Devices (Input): thiết bị ngoại vi (thiết bị nhập) Peripheral Devices (Output): thiết bị ngoại vi (thiết bị xuất) Address bus: bus địa Data bus: bus liệu Control bus: bus điều khiển III ĐƠN VỊ XỬ LÝ TRUNG TÂM: CPU đóng vai trò chủ đạo hệ vi xử lý, quản lý tất hoạt động hệ thực tất thao tác liệu CPU vi mạch điện tử có độ tích hợp cao Khi hoạt động, CPU đọc mã lệnh ghi dạng bit bit từ nhớ, sau thực giải mã lệnh thành dãy xung điều khiển tương ứng với thao tác lệnh để điều khiển khối khác thực bước thao tác từ tạo xung điều khiển cho tồn hệ Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Giáo trình Vi xử lý X1 12 MHz CON1 PORT 1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 31 19 18 39 38 37 36 35 34 33 32 30p C3 30p C2 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 U1 8051 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 + +5V R2 8K2 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 Phụ lục 2: Thiết kế kit vi điều khiển 8051 A14 A15 G1 G2A G2B A B C U7 LE OE D0 D1 D2 D3 D4 D5 D6 D7 U2 15 14 13 12 11 10 9 12 15 16 19 10 25 24 21 23 26 27 PSEN 22 20 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 0000H-07FFH 0800H-0FFFH 1000H-17FFH A0 A1 A2 A3 A4 A5 A6 A7 Hình vè TKK2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS373 OE/VPP CE A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 U3 231 Kit vi điều khiển 8051 có: Bộ nhớ chương trình 64KB (0000H-FFFFH) Bộ nhớ liệu 6KB (0000H-17FFH) R1 100 11 ALE A11 A12 A13 +5V 13 14 17 18 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 SW1 RESET SW C1 10uF +5V ALE PSEN WR RD A8 A9 A10 A11 A12 A13 A14 A15 BUS SYSTEM O0 O1 O2 O3 O4 O5 O6 O7 27512 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7 23 22 19 18 21 20 RD WR 18 21 20 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 RD WR 23 22 19 18 21 20 RD WR A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 23 22 19 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 OE WE CS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 U6 OE WE CS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 U5 OE WE CS A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 U4 10 11 13 14 15 16 17 10 11 13 14 15 16 17 10 11 13 14 15 16 17 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 Biên soạn: Phạm Quang Trí D0 D1 D2 D3 D4 D5 D6 D7 6116 D0 D1 D2 D3 D4 D5 D6 D7 6116 D0 D1 D2 D3 D4 D5 D6 D7 6116 Trường ĐH Cơng nghiệp Tp.HCM Giáo trình Vi xử lý X1 12 MHz CON1 PORT 1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 31 19 18 39 38 37 36 35 34 33 32 30p C3 30p C2 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 U1 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 + +5V R2 8K2 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 8051 Phụ lục 2: Thiết kế kit vi điều khiển 8051 +5V R1 100 11 ALE A13 A14 A15 13 14 17 18 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 SW1 RESET SW C1 10uF +5V ALE PSEN WR RD A8 A9 A10 A11 A12 G1 G2A G2B A B C U5 LE OE D0 D1 D2 D3 D4 D5 D6 D7 U2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 12 15 16 19 232 74LS138 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS373 10 25 24 21 23 +5V VPP OE PGM CE A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 U3 O0 O1 O2 O3 O4 O5 O6 O7 2764 11 12 13 15 16 17 18 19 Hình vè TKK3 PSEN 22 27 +5V 20 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 D0 D1 D2 D3 D4 D5 D6 D7 +5V RD WR A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 22 27 20 26 10 25 24 21 23 OE WE CS1 CS2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 U4 D0 D1 D2 D3 D4 D5 D6 D7 6264 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7 Biên soạn: Phạm Quang Trí Kit vi điều khiển 8051 có: Bộ nhớ chương trình 8KB (0000H-1FFFH) Bộ nhớ liệu 8KB (2000H-3FFFH) A0 A1 A2 A3 A4 A5 A6 A7 BUS SYSTEM Trường ĐH Cơng nghiệp Tp.HCM Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM PHỤ LỤC THIẾT KẾ NGOẠI VI I TỔNG QT: Các thiết bị ngoại vi hay thiết bị xuất nhập vi điều khiển cho ta đường truyền thơng vi điều khiển giới bên ngồi Các thiết bị ngoại vi kết nối trực tiếp gián tiếp với vi điều khiển thơng qua cổng xuất-nhập (các port) vi điều khiển Các thiết bị ngoại vi ln ln chịu điều khiển (nhận liệu) kiểm tra (cung cấp liệu) vi điều khiển Từ tạo nên khả giao tiếp vi điều khiển với giới bên ngồi Phân loại ngoại vi: ngoại vi điều khiển logic ngoại vi điều khiển cơng suất Chú ý: số thơng số kỹ thuật cần ý chip vi điều khiển 8051 thiết kế ngoại vi: VOL (Output Low Voltage) = 0.45 V VOH (Output High Voltage) = 4.5 V VIL (Input Low Voltage) = V … V VIH (Input High Voltage) = 2V V VCC (Operating Voltage) = V … V IO(MAX) (DC Output Current) = 25 mA (Port 0) IO(MAX) (DC Output Current) = 15 mA (Port 1, 2, 3) II NGOẠI VI ĐIỀU KHIỂN LOGIC: Ví dụ: vi mạch số (TTL, CMOS), LED, chuyển đổi tín hiệu (ADC, DAC), bàn phím, … Giáo trình Vi xử lý 233 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM Giao tiếp với LED: 40 20 30 29 EA RST VCC GND ALE PSEN 31 X1 X2 19 18 10 11 12 13 14 15 16 17 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 U1 8051 +5V R0 D0 D1 R2 D2 R3 D3 R4 D4 R5 D5 R6 D6 X1 12 MHz C1 10uF +5V C3 30p C2 30p R9 8K2 + R1 R7 +5V 39 38 37 36 35 34 33 32 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 21 22 23 24 25 26 27 28 +5V SW1 RESET SW R8 100 D7 Rx Giao tiếp với LED đoạn (chế độ hiển thị tĩnh): U1 21 22 23 24 25 26 27 28 10 11 12 13 14 15 16 17 30 29 P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD ALE PSEN +5V 40 20 10 A B C D E F G DP V+ V+ +5V 8051 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 X1 X2 EA RST 39 38 37 36 35 34 33 32 +5V Ra U2 3 BI/RBO RBI LT D3 D2 D1 D0 Rx A B C D E F G 13 12 11 10 15 14 C2 X1 12 MHz 19 18 31 Rg 7447 30p C3 +5V VCC GND 30p +5V C1 10uF R9 8K2 Giáo trình Vi xử lý R8 100 + SW1 RESET SW 234 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi - Trường ĐH Cơng nghiệp Tp.HCM Ưu điểm: cấu trúc ngun tắc điều khiển đơn giản Nhược điểm: Số lượng Led đoạn kết nối với vi điều khiển khơng nhiều Led đoạn phải có vi mạch giải mã; tiêu tốn lượng nhiều (vì muốn Led đoạn sáng phải có dòng điện liên tục qua) Giáo trình Vi xử lý 235 Biên soạn: Phạm Quang Trí 40 20 8051 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 U1 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 Giáo trình Vi xử lý +5V 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 31 19 18 39 38 37 36 35 34 33 32 +5V +5V 30p C3 30p C2 X1 12 MHz LT RBI BI/RBO D0 D1 D2 D3 U2 A B C D E F G 7447 13 12 11 10 15 14 Rx R18 8K2 C1 10uF R16 R9 Ry A B C D E F G DP DIGIT1 + +5V V+ V+ SW1 RESET SW R17 100 A B C D E F G DP DIGIT2 Q2 236 A B C D E F G DP DIGIT3 Q3 V+ V+ Q1 V+ V+ R3 A B C D E F G DP DIGIT4 R4 Q4 V+ V+ R2 A B C D E F G DP DIGIT5 R5 Q5 A B C D E F G DP DIGIT6 R6 Q6 V+ V+ R1 V+ V+ Q7 A B C D E F G DP Q8 +5V DIGIT8 R8 Biên soạn: Phạm Quang Trí A B C D E F G DP DIGIT7 R7 Trường ĐH Cơng nghiệp Tp.HCM V+ V+ Phụ lục 3: Thiết kế ngoại vi V+ V+ Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM Giao tiếp với LED đoạn (chế độ hiển thị động): (Xem hình vẽ) - - Ưu điểm: Tiêu tốn lượng giãm nhiều so với chế độ tĩnh (vì Led đoạn khơng thắp sáng liên tục mà ln phiên sáng theo chu kỳ); số lượng Led đoạn kết nối với vi điều khiển nhiều; cần vi mạch giải mã cho tất Led đoạn Nhược điểm: cấu trúc ngun tắc điều khiển phức tạp Chú ý: - Tại thời điểm có Led sáng, Led lại tắt Để mắt người thấy số (8 digit) sáng lên lúc thời điểm: Số lần hiển thị hết digit / giây : 40 lần – 200 lần TNUMBER = ms – 25 ms Giáo trình Vi xử lý 237 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM Giao tiếp với vi mạch 8255: Vi mạch 8255 vi mạch giao tiếp song song lập trình Được sử dụng để giao tiếp song song vi điều khiển thiết bị điều khiển bên ngồi Sơ đồ chân chức chân vi mạch 8255 (xem hình vẽ) ⇒ Để vi mạch 8255 hoạt động trước sử dụng 8255 ta cần phải xác định cấu hình cho 8255 → khởi động 8255 → nạp cho CWR giá trị cụ thể Cấu trúc từ điều khiển 8255: (xem hình vẽ) Mode 0: chế độ port xuất-nhập liệu Mode 1: chế độ port xuất-nhập liệu có chốt (Strobed I/O) Mode 2: chế độ port xuất-nhập liệu chiều có chốt (Strobed Bi-directional I/O) Giáo trình Vi xử lý 238 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM IC 8255 giao tiếp với vi điều khiển thơng qua bus: - Bus liệu: D0 – D7 - Bus địa chỉ: A0 – A7 - Bus điều khiển: RD\, WR\, CS\, RESET Chức chân IC giao tiếp ngoại vi 8255: - D0-D7: đường liệu truyền thơng tin mã lệnh, trạng thái liệu vi điều khiển IC 8255 - PA0-PA7, PB0-PB7, PC0-PC7: cổng xuất-nhập liệu 8255 với thiết bị ngoại vi Các cổng cổng xuất (Output) hay cổng nhập (Input) tùy thuộc vào lệnh điều khiển từ vi điều khiển đưa đến 8255, lệnh điều khiển chứa ghi từ điều khiển (CWR: Control Word Register) để định cấu hình cho cổng xuất-nhập - RESET: thiết lập lại trạng thái ban đầu cho IC 8255 - CS\: dùng để lựa chọn IC 8255 vi điều khiển giao tiếp với nhiều IC 8255 - A0, A1: dùng để chọn lựa cổng xuất-nhập (PA, PB, PC) ghi từ điều khiển (CWR) giao tiếp với vi điều khiển A1 0 1 A0 1 Giáo trình Vi xử lý D0 – D7 PA0 – PA7 PB0 – PB7 PC0 – PC7 CWR0 – CWR7 Bus liệu Port A Port B Port C Thanh ghi từ điều khiển 239 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM ⇒ Ví dụ: Xác định giá trị nạp cho CWR để xác định cấu hình hoạt động 8255 sau: Port A: xuất – Port B: xuất – Port C: xuất → CWR = 80H Port A: nhập – Port B: xuất – Port C: nhập → CWR = 99H Port A: xuất – Port B: nhập – Port CL: nhập, CH: xuất → CWR = 83H Qui trình khởi động vi mạch 8255 (nạp giá trị cấu hình 8255 cho CWR): Giáo trình Vi xử lý 240 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM Bài tập: Thiết kế kit vi điều khiển có ngoại vi sau: EPROM 4KB, SRAM KB, PPI 8255 Bài tập: Thiết kế kit vi điều khiển có ngoại vi sau: EPROM 2764 (0000H1FFFH), SRAM 6264 (2000H-3FFFH), PPI 8255 (A000H-BFFFH E000H-FFFFH) Giáo trình Vi xử lý 241 Biên soạn: Phạm Quang Trí 31 19 18 39 38 37 36 35 34 33 32 Giáo trình Vi xử lý X1 12 MHz CON1 PORT 1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 30p C3 30p C2 EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 U1 8051 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 + +5V R2 8K2 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 Phụ lục 3: Thiết kế ngoại vi 11 ALE R1 100 13 14 17 18 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 SW1 RESET SW C1 10uF +5V ALE PSEN WR RD A8 A9 A10 A11 A12 LE OE D0 D1 D2 D3 D4 D5 D6 D7 U2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS373 12 15 16 19 A0 A1 A2 A3 A4 A5 A6 A7 23 22 19 21 +5V A13 A14 A15 PSEN 20 18 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 BUS SYSTEM O0 O1 O2 O3 O4 O5 O6 O7 2732 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 242 G1 G2A G2B A B C U7 ROM 4KB 000H-FFFH OE/VPP CE A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 U3 15 14 13 12 11 10 9 10 11 13 14 15 16 17 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 +5V RD WR A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS1 CS2 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 U4 D0 D1 D2 D3 D4 D5 D6 D7 6264 11 12 13 15 16 17 18 19 RAM 8KB 0000H-1FFFH 22 27 20 26 10 25 24 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 34 33 32 31 30 29 28 27 35 36 A0 A1 RD WR 35 36 34 33 32 31 30 29 28 27 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 RD WR A0 A1 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Kit vi điều khiển 8051 có EPROM 4KB, SRAM KB, PPI 8255 8255 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC8 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 14 15 16 17 13 12 11 10 18 19 20 21 22 23 24 25 40 39 38 37 8255 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC8 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 14 15 16 17 13 12 11 10 18 19 20 21 22 23 24 25 40 39 38 37 8 8 8 CON6 PORT C CON5 PORT B CON4 PORT A CON3 PORT C CON2 PORT B CON1 PORT A Biên soạn: Phạm Quang Trí I/O 4000H-5FFFH RESET RD WR CS A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 U6 I/O 2000H-3FFFH RESET RD WR CS A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 U5 Trường ĐH Cơng nghiệp Tp.HCM Giáo trình Vi xử lý +5V 40 20 30 29 10 11 12 13 14 15 16 17 21 22 23 24 25 26 27 28 VCC GND ALE PSEN P3.0/RXD P3.1/TXD P3.2/INT0 P3.3/INT1 P3.4/T0 P3.5/T1 P3.6/WR P3.7/RD P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 U1 Giao tiếp với bàn phím: Phụ lục 3: Thiết kế ngoại vi EA RST X1 X2 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 8051 31 19 18 39 38 37 36 35 34 33 32 +5V 30p C3 30p C2 X1 12 MHz 243 R5 8K2 C1 10uF + +5V D C SW1 RESET SW A E R6 100 B F Biên soạn: Phạm Quang Trí R1 10K R2 10K R3 10K R4 10K +5V Trường ĐH Cơng nghiệp Tp.HCM Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM III NGOẠI VI ĐIỀU KHIỂN CƠNG SUẤT: Ví dụ: dãy LED, bóng đèn, cuộn dây nam châm điện, relay, cuộn dây động cơ, … • Một số kiểu mạch giao tiếp thiết bị điều khiển cơng suất: PIN PORT Vcc Vcc Tải Tải PIN PORT Đệm dùng cổng logic (cổng logic sử dụng loại OC: Output Collector) Vcc Vcc Rx Tải Q PIN POR T Rx Tải Q PIN PORT Đệ m dù n g transistor cô n g suấ t (transistor sử dụ n g loạ i có dò ng Ic > lầ n dò ng tả i) +5V VDC Tải DC Rx U1 Rx U1 +5V Tải AC VAC PIN PORT VAC PIN PORT Giao tiếp tải DC cách ly Giáo trình Vi xử lý Giao tiếp tải AC cách ly 244 Biên soạn: Phạm Quang Trí Phụ lục 3: Thiết kế ngoại vi Trường ĐH Cơng nghiệp Tp.HCM Vcc Vcc Ry COM LED1 LEDx NC NO RELAY Vcc (V) Rx Q PIN PORT Rx Q PIN PORT Giao tiếp với relay Giao tiếp dãy Led MOTOR STEPPER Rx Q PIN PORT Rx Q Rx Q PIN PORT PIN PORT +5V Rx Q PIN PORT Giao tiếp với động bước (dùng transistor) U1 18 17 16 15 14 13 12 11 MOTOR STEPPER COM 10 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 +5V IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 5 PIN PORT PIN PORT PIN PORT PIN PORT ULN2801 - ULN2804 Giao tiếp với động bước (dùng vi mạch) +5V Giáo trình Vi xử lý 245 Biên soạn: Phạm Quang Trí [...]... phép cộng: Giáo trình Vi xử lý 26 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM Trường hợp phép trừ: Xét cờ OV trong các trường hợp “B3H+25H”, “BBH+C9H”, “BBH-96H” và “4BH-F3H”: Trường hợp “B3H+25H”: Trường hợp “BBH+C9H”: Giáo trình Vi xử lý 27 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM Trường... khi đưa vào CPU để thực thi - Bộ vi điều khiển → có khơng gian bộ nhớ riêng cho dữ liệu và chương trình → chương trình và dữ liệu nằm riêng trên ROM và RAM trước khi đưa vào CPU để thực thi - Tổ chức bộ nhớ của chip 8051: Giáo trình Vi xử lý 17 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM 1 Bộ nhớ trong: Giáo trình Vi xử lý 18 Biên soạn: Phạm Quang... tạp Ứng dụng nhỏ, tính tốn đơn giản Các kiểu định địa chỉ Vi điều khiển (Microcontroller) X X X X X X X X X Độ dài từ dữ liệu xử lý Nhiều Ít Byte, Word, Double word, … Bit, Byte VIII MINH HỌA KIẾN TRÚC CỦA MỘT HỆ VI ĐIỀU KHIỂN: Giáo trình Vi xử lý 6 Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung về bộ vi xử lý Trường ĐH Cơng nghiệp Tp. HCM WDT (Watch-Dog Timer): Bộ định thời Watch-Dog OSC., OSC/N... Giáo trình Vi xử lý 16 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM Lưu ý: Vi c đọc dữ liệu của bất kỳ một port nào có thể cho ta hai giá trị khác nhau tùy thuộc vào lệnh mà ta sử dụng để đọc dữ liệu từ port (xem thêm trong phần tập lệnh) Xảy ra hiện tượng khơng mong muốn này là do q trình đọc dữ liệu của chip 8051 gồm hai q trình khác nhau: q trình. .. chương trình mơ phỏng, trình biên dịch, trình hợp dịch và gỡ rối • Tiêu chuẩn thứ ba là: Khả năng đáp ứng về số lượng ở hiện tại cũng như ở tương lai Đối với một số nhà thiết kế thì tiêu chuẩn này thậm chí còn quan trọng hơn cả hai tiêu chuẩn trên Giáo trình Vi xử lý 7 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM CHƯƠNG 2 PHẦN CỨNG CHIP VI ĐIỀU... phải lập trình lại, bằng Giáo trình Vi xử lý 12 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày ở phần kế tiếp) - Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào của các tín hiệu điều khiển (xem sách “Họ vi điều... trang 38-39 sách “Họ vi điều khiển 8051”) Giáo trình Vi xử lý 13 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM 2.7 Chân EA\: EA (External Access): truy xuất ngồi, chân số 31 Chức năng: • Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình (ROM) ngồi • Là tín hiệu nhập, tích cực mức thấp EA\ = 0 → Chip 8051 sử dụng chương trình của ROM ngồi... Accumulator: thanh ghi tích lũy E0H E7 E6 E5 E4 E3 E2 E1 E0 Đòa chỉ byte: E0H Đòa chỉ bit: E0H - E7H Công dụng: chứa dữ liệu của các phép toán mà vi điều khiển xử lý A Thanh ghi B: Giáo trình Vi xử lý 21 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM - Phép nhân 2 số 8 bit khơng dấu → kết quả là số 16 bit • Byte cao → chứa vào thanh ghi B • Byte thấp... bộ vi xử lý Trường ĐH Cơng nghiệp Tp. HCM IV BỘ NHỚ BÁN DẪN: Bộ nhớ bán dẫn là một bộ phận khác rất quan trọng của hệ vi xử lý, các chương trình và dữ liệu đều được lưu giữ trong bộ nhớ Bộ nhớ bán dẫn trong hệ vi xử lý gồm: • ROM: bộ nhớ chương trình → lưu giữ chương trình điều khiển hoạt động của tồn hệ thống • RAM: bộ nhớ dữ liệu → lưu giữ dữ liệu, một phần chương trình điều khiển hệ thống, các ứng... khiển vi c xuất nhập dữ liệu giữa ALU và các thanh ghi (Registers) - Căn cứ trên các tín hiệu điều khiển này, ALU thực hiện các thao tác đã được xác định Một chuỗi các lệnh (Opcode) kết hợp lại với nhau để thực hiện một cơng vi c có ý nghĩa được gọi là chương trình (Program) hay phần mềm (Software) Giáo trình Vi xử lý 3 Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung về bộ vi xử lý Trường ĐH Cơng nghiệp ... vi n Khoa Cơng nghệ Điện tử trường Đại học Cơng nghiệp Tp HCM em sinh vi n giúp tơi hồn thành vi c soạn thảo tập giáo trình Cuối cùng, xin gửi lời nhắn đến sinh vi n nên hiểu xem mơn học Vi xử. .. (Software) Giáo trình Vi xử lý Biên soạn: Phạm Quang Trí Chương 1: Giới thiệu chung vi xử lý Trường ĐH Cơng nghiệp Tp. HCM IV BỘ NHỚ BÁN DẪN: Bộ nhớ bán dẫn phận khác quan trọng hệ vi xử lý, chương trình. .. thước chip Giáo trình Vi xử lý 37 Biên soạn: Phạm Quang Trí Chương 2: Phần cứng chip vi điều khiển 8051 Trường ĐH Cơng nghiệp Tp. HCM Kết nối truy xuất nhớ chương trình ngồi: Giáo trình Vi xử lý 38