Giáo trình điện tử số tập 1 ths trần thị thúy hà, ths đỗ mạnh hà

HọC VIệN CÔNG nghệ bu chính viễn thông ThS. Trần thị thúy h - ths. Đỗ mạnh H (TP 1) Nh xuất bản thông tin v truyền thông H Nội, 11-2009 LỜI NÓI ĐẦU Cùng với sự tiến bộ của khoa học và công nghệ, các thiết bị điện tử đã, đang và sẽ tiếp tục được ứng dụng ngày càng rộng rãi và mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh tế kỹ thuật cũng như đời sống xã hội. Việc xử lý tín hiệu trong các thiết bị điện tử hiện đại đều dựa trên c ơ sở nguyên lý số. Bởi vậy việc nắm vững kiến thức về điện tử số là yêu cầu bắt buộc đối với kỹ sư điện, điện tử, viễn thông và CNTT hiện nay. Kiến thức về Điện tử số không phải chỉ cần thiết đối với kỹ sư các ngành kể trên mà còn cần thiết đối với nhi ều cán bộ kỹ thuật các chuyên ngành khác có ứng dụng điện tử. Nhằm giới thiệu một cách hệ thống các khái niệm cơ bản về điện tử số, các cổng logic, các phần tử cơ bản, các mạch số chức năng điển hình, các phương pháp phân tích và thiết kế mạch logic Học viện Công nghệ Bưu chính Viễn thông phối hợp với Nhà xuất bản Thông tin và Truyền thông xuất bản cuốn sách “Giáo trình Điện tử số” (02 tập). Giáo trình bao gồm các kiến thức cơ bản về cơ sở đại số logic, mạch cổng logic, mạch logic tổ hợp, các trigơ, mạch logic tuần tự, các mạch phát xung và tạo dạng xung, các bộ nhớ thông dụng. Giáo trình còn bao gồm các kiến thức cơ bản về cấu kiện logic khả trình và ngôn ngữ mô tả phần cứng VHDL. Đây là ngôn ngữ phổ biến hiện nay dùng để mô tả cho mô phỏng cũng như thiết kế các hệ thống số. Nội dung giáo trình gồm 02 tập có 9 chương: 7 chương đầu do ThS. Trần Thị Thúy Hà biên soạn, 2 chương cuối do ThS. Đỗ Mạnh Hà biên soạn. Trước và sau mỗi chương đều có phần giới thiệu và phần tóm tắt để giúp người học dễ nắm bắt kiến thức. Các câu hỏi ôn tập để người học kiểm tra mức độ nắm kiến thức sau khi học mỗi chương. Giáo trình gồm 02 tập có 9 chương được bố cục như sau: Tập 1 gồm: Chương 1: Hệ đếm. Chương 2: Đại số Boole. Chương 3: Cổng logic TTL và CMOS. Chương 4: Mạch logic tổ hợp. Chương 5: Mạch logic tuần tự. Tập 2 gồm: Chương 6: Mạch phát xung và tạo dạng xung. Chương 7: Bộ nhớ bán dẫn. Chương 8: Cấu kiện logic khả trình (PLD). Chương 9 : Ngôn ngữ mô tả phần cứng VHDL. Trên c ơ sở các kiến thức căn bản, giáo trình đã cố gắng tiếp cận các vấn đề hiện đại, đồng thời liên hệ với thực tế kỹ thuật. Tuy nhiên do thời gian biên soạn có hạn nên cuốn giáo trình có thể còn những thiếu sót, rất mong được bạn đọc góp ý. Các ý kiến xin gửi về Bộ môn Kỹ thuật Điện tử - Khoa Kỹ thuật Điện tử 1 - Họ c viện Công nghệ Bưu chính Viễn thông. Xin trân trọng giới thiệu! HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG THUẬT NGỮ VIẾT TẮT ALU Arthmetic Logic Unit Đơn vị tính logic và số học ANSI American National Standards Institude Viện tiêu chuẩn Quốc gia Hoa Kỳ ASIC Application Specific Integrated Circuit Mạch tích hợp ứng dụng đặc biệt BCD Binary Coded Decimal Số thập phân mã hóa theo nhị phân Bit Binary Digit Số nhị phân Byte Một nhóm gồm 8 bit C, CLK Clock Xung đồng hồ (Xung nhịp) Cache Bộ nhớ trung gian CAS Column Address Select Chọn địa chỉ cột CLR Clear Xóa CMOS Complementary Metal Oxide Semiconductor Vật liệu bán dẫn gồm hai linh kiện NMOS và PMOS mắc tổ hợp với nhau CPU Central Processing Unit Đơn vị xử lý trung tâm CPLD Complex Programmable Logic Device Cấu kiện logic khả trình phức tạp Crumb 2 bit CS Chip Select Chọn chíp DDL Diode-Diode Logic Cổng logic chứa các điốt Deckle 10 bit DLL Delay Locked Loop Vòng khoá pha trễ DEMUX DeMultiplexer Bộ phân kênh DRAM Dynamic RAM RAM động DTL Diode Transistor Logic Cổng logic chứa các điốt và tranzito Dynner 32 bit ECL Emitter Couple Logic Cổng logic ghép cực Emitơ EEPROM Electrically Erasable ROM ROM lập trình được và xóa được bằng điện EPROM Erasable ROM ROM lập trình được và xóa được bằng tia cực tím FET Field Effect Transistor Tranzito hiệu ứng trường FPGA Field Programmable Gate Array Ma trận cổng lập trình được theo trường. H High Mức logic cao I 2 L Integrated Injection Logic Mạch logic tích hợp phun IC Integrated Circuit Mạch tích hợp IEEE Institude of Electrical and Electronics Engineers Viện kỹ thuật Điện và điện tử ISP In System Programming Lập trình trên hệ thống L Low Mức logic thấp Latch Bộ chốt LCD Liquid Crystal Display Hiển thị tinh thể lỏng LED Light Emitting Diode Điốt phát quang LSB Least Significant Bit Bit có ý nghĩa bé nhất LUT Look Up Table Bảng ánh xạ Maxterm Thừa số lớn nhất Minterm Số hạng nhỏ nhất MOSFET Metal Oxide Semiconductor FET FET có cực cửa cách ly bằng lớp ôxít kim loạ i MROM Mask ROM ROM được chế tạo bằng phương pháp che mặt nạ MSB Most Significant Bit Bit có ý nghĩa lớn nhất MSI Medium Scale Integrated Mức độ tích hợp trung bình MUX Multiplexer Bộ ghép kênh Nibble 4 bit NMOS N – chanel MOS Tranzito trường kênh dẫn N PAL Programmable Array Logic Logic mảng khả trình PLA Programmable Logic Array Mảng logic khả trình PLD Programmable Logic Device Cấu kiện logic khả trình Playte 16 bit PLS Programmable Logic Sequence Logic tuần tự khả trình PMOS P – chanel MOS Tranzito trường kênh dẫn P PRE Preset Tái lập PROM Programmable ROM ROM khả trình RAM Random Access Memory Bộ nhớ truy cập ngẫu nhiên RAS Row Address Select Chọn địa chỉ hàng RBI Riple Blanking Input Đầu vào xóa nối tiếp RBO Riple Blanking Output Đầu ra xóa nối tiếp ROM Read Only Memory Bộ nhớ chỉ đọc RTL Resistance Transistor Logic Cổng logic dùng điện trở và tranzito RTL* Register Transfer Level (*Chương 9) Mức luồng dữ liệu SPLD Simple Programmable Logic Device Cấu kiện logic khả trình đơn giản SRAM Static RAM RAM tĩnh SSI Small Scale Integrated Mức độ tích hợp trung bình TTL Transistor – Transistor Logic Cổng logic dùng Tranzito VLSI Very Large Scale Integrated Mức độ tích hợp rất lớn i MỤC LỤC Lời nói đầu 13 Thuật ngữ viết tắt 15 Chương 1: HỆ ĐẾM 19 1.1 Biểu diễn số 19 1.1.1 Hệ thập phân 20 1.1.2 Hệ nhị phân 21 1.1.3 Hệ 8 (bát phân) và hệ 16 (thập lục phân) 23 1.2 Chuyển đổi cơ số giữa các hệ đếm 26 1.2.1 Chuyển đổi từ hệ cơ số 10 sang các hệ khác 26 1.2.2 Đổi một biểu diễn trong hệ bất kì sang hệ thập phân 29 1.2.3 Đổi các số từ hệ nhị phân sang hệ cơ số 8 và 16 29 1.3 Số nhị phân có dấu 30 1.3.1 Biểu diễn số nhị phân có dấu 30 1.3.2 Các phép cộng và trừ số nhị phân có dấu 31 1.4 Dấu phảy động 33 1.4.1 Biểu diễn theo dấu phảy động 33 1.4.2 Các phép tính với biểu diễn dấu phảy động 36 1.5 Các hệ thống mã nhị phân thông dụng 36 1.5.1 Các dạng mã nhị thập phân (BCD) 36 1.5.2 Các phép tính trong số N-BCD 38 1.5.3 Các dạng mã nhị phân khác 41 Tóm tắt 43 Câu hỏi ôn tập 44 ii Chương 2: ĐẠI SỐ BOOLE 47 2.1 Đại số Boole 48 2.1.1 Các định lý cơ bản 48 2.1.2 Các định luật cơ bản 48 2.1.3 Ba quy tắc về đẳng thức 49 2.2 Các phương pháp biểu diễn hàm Boole 49 2.2.1 Bảng trạng thái 50 2.2.2 Phương pháp đại số 50 2.2.3 Phương pháp bảng Các nô (phương pháp hình học.) 54 2.3 Các phương pháp tối thiểu hóa (rút gọn hàm) 56 2.3.1 Phương pháp đại số 58 2.3.2 Phương pháp bảng Các nô 58 2.3.3 Rút gọn hàm logic ràng buộc 61 2.3.4 Ph ương pháp Quine Mc. Cluskey 67 Tóm tắt 69 Câu hỏi ôn tập 70 Chương 3: CỔNG LOGIC TTL VÀ CMOS 75 3.1 Cổng logic và các tham số chính 76 3.1.1 Cổng logic cơ bản 76 3.1.2 Logic dương và logic âm 80 3.1.3 Một số cổng ghép thông dụng 80 3.1.4 Tính đa chức năng của cổng NAND, NOR 85 3.1.5 Các tham số chính 89 3.2 Các họ cổng logic 95 3.2.1 Họ DDL 95 3.2.2 Họ RTL 97 iii 3.2.3 Họ DTL (DIODE - TRANZITO - LOGIC) 98 3.2.4 Họ TTL 99 3.2.5 Một số mạch TTL khác 107 3.2.6 Một số mạch Tranzito khác 113 3.2.7 Sơ đồ chân IC của một số cổng logic họ TTL 115 3.2.8 Họ CMOS 117 3.2.9 Một số cổng có đầu ra đặc biệt 124 3.3 Giao tiếp giữa các cổng logic cơ bản TTL-CMOS và CMOS-TTL 126 3.3.1 Một số đặc điểm của họ TTL và CMOS khi sử dụng và ghép nối. 126 3.3.2 Giao tiếp giữa TTL và CMOS 128 3.3.3 Giao tiếp giữa CMOS và TTL 130 Tóm tắt 133 Câu hỏi ôn tập 134 Chương 4: MẠCH LOGIC TỔ HỢP 141 4.1 Khái niệm chung 142 4.1.1 Đặc điểm cơ bản của mạch tổ hợp 142 4.1.2 Phương pháp biểu diễn chức năng logic 142 4.2 Phân tích mạch logic tổ hợp 143 4.3 Thiết kế mạch logic tổ hợp 143 4.4 Mạch mã hóa và giải mã 147 4.4.1 Các mạch mã hoá 147 4.4.2 Các bộ giải mã 151 4.4.3 Các bộ biến đổi mã 162 4.5 Bộ ghép kênh và phân kênh 166 4.5.1 Bộ ghép kênh (MUX-Multiplexer) 166 iv 4.5.2 Bộ phân kênh (DMUX -Demultiplexer) 171 4 5.3 Một số ứng dụng của bộ ghép kênh và phân kênh 174 4.6 Bộ số học 176 4.6.1 Bộ cộng. 176 4.6.2 Bộ trừ song song 2 số nhị phân n bit 182 4.6.3 Bộ cộng, trừ theo bù 1 và bù 2. 186 4.6.4 Bộ cộng số BCD 187 4.6.5 Bộ cộng/trừ số BCD theo bù. 189 4.6.6 Bộ nhân số nhị phân 190 4.7 Mạch so sánh. 193 4.7.1 Bộ so sánh bằng nhau 193 4.7.2 Bộ so sánh. 194 4.8 Mạch tạo và kiểm tra chẵn,lẻ 196 4.8.1 Mã chẵn, lẻ. 197 4.8.2. Mạch t ạo bit chẵn/lẻ. 197 4.8.3 Mạch kiểm tra chẵn/lẻ. 198 4.9 Mạch tạo mã và giải mã Hamming 201 4.9.1 Tạo mã 202 4.9.2 Giải mã 204 4.10 Đơn vị số học và logic (ALU). 206 4.11 HAZARD trong mạch tổ hợp 210 4.11.1 Khái niệm. 210 4.11.2 Bản chất của Hazard 211 4.11.3 Phân loại 214 4.11.4 Các biện pháp khắc phục Hazard. 219 Tóm tắt 223 Câu hỏi ôn tập 225 [...]... 10 11 110 0 -3 10 11 110 0 11 01 -2 10 10 11 01 111 0 -1 10 01 111 0 11 11 0 0000 0000 0000 +1 00 01 00 01 00 01 +2 0 010 0 010 0 010 Chương 1: H ñ m 31 +3 0 011 0 011 0 011 +4 010 0 010 0 010 0 +5 010 1 010 1 010 1 +6 011 0 011 0 011 0 +7 011 1 011 1 011 1 1 S d ng m t bit d u Trong phương pháp này ta dùng m t bit ph , ñ ng trư c các bit tr s ñ bi u di n d u, ‘0’ ch d u dương (+), 1 ch d u âm (-) Ví d : + 910 = 0000 10 012 - 910 ... 0 011 4 010 0 010 0 011 1 010 0 10 00 5 010 1 010 1 10 00 10 11 011 1 6 011 0 011 0 10 01 110 0 11 00 7 011 1 10 00 10 10 11 01 110 1 8 10 00 10 01 1 011 11 10 11 10 9 10 01 1 010 11 11 111 1 11 11 1.5.2 Các phép tính trong s N - BCD 1. 5.2 .1 Bù 10 , bù 9 Trong các máy tính s , phép tr s th p phân ñư c thay th b i phép c ng v i s bù c a nó Có hai lo i mã bù thư ng ñư c dùng cho s th p phân là bù 10 và bù 9 Bù 10 : Bù 10 c a s th p... 10 00 011 0 11 10 011 0 (1) 010 0 ↳→ → 010 0 4 011 1 0000 011 1 011 1 00 01 1000 8 Chương 1: H ñ m 41 Ví d 4: 18 – 72 >>> 18 + [bù 9 c a 72] = 18 + [27] 18 00 01 1000 27 0 010 011 1 0 011 11 11 00 01 ↰ 011 0 010 0 (1) 010 1 = 4 5 ðáp s không có bit tràn nên nó = - 54 d ng bù 9 Ví d 5: 65 – 12 >>> 65 + [bù 9 c a 12 ] = 65 + [87] 65 011 0 010 1 87 10 00 011 1 11 10 11 00 011 0 011 0 (1) 010 0 ↓ 00 01 (1) 0 010 ↲ ↓ 010 1 ↓→ → → 00 01. .. th p ph©n S nh ph©n M dư 3 M Gray M Gray Dư 3 M Johnson M vßng 0 0000 0 011 0000 0 010 00000 00000000 01 1 00 01 010 0 00 01 011 0 10 000 0000000 010 2 0 010 010 1 0 011 011 1 11 000 000000 010 0 3 0 011 011 0 0 010 010 1 11 100 00000 010 00 4 010 0 011 1 011 0 010 0 11 110 0000 010 000 5 010 1 10 00 011 1 11 00 11 111 000 010 0000 6 011 0 10 01 010 1 11 01 011 11 00 010 00000 ... + 1 0 1 12 3,75 010 ) 10 0 12 ( 910 ) (2 410 ) 1 1 0 0 02 1 0 0, 0 1 12 (8 ,12 510 ) + 1 1, 1 1 02 1 0 0 0, 0 0 12 b Phép tr Qui t c tr hai bit nh phân cho nhau như sau: 0 - 0 = 0; 1 - 1 = 0; 1 - 0 = 1; 10 - 1 = 1 (mư n 1) Ví d : 1 1 0 12 (2 510 ) 1 1 0 0 12 (5, 312 510 ) 1 1 02 ( 610 ) (11 10) - 1 0 1 12 (2, 812 510 ) 0 1 1 12 - (13 10) ( 710 ) (14 10) 0 1 1 1 02 1 0 1, 0 1 0 1 2 (2,500 010 ) - 1 0, 1 1 0 12 0 1 0, 1 0 0 02... 16 ta ph i ñ i các s trong m i th a s v th p phân, nhân hai s v i nhau Sau ñó, ñ i k t qu v h 16 B ng 1. 1 bi u di n 16 s ñ u tiên trong các h s ñ m B ng 1. 1: Bi u di n s c a 4 h ñ m thư ng dùng HÖ thËp ph©n 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 H nh ph©n 0000 00 01 0 010 0 011 010 0 010 1 011 0 011 1 10 00 10 01 1 010 10 11 110 0 11 01 111 0 11 11 1.2 CHUY N ð I CƠ S H b¸t ph©n 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 ... 16 Ta phân nhóm và thay th như sau: 00 01 111 1 011 0 , 011 0 10 00 ↓ ↓ ↓ ↓ ↓ 1 F 6 6 8 K t qu : 11 111 011 0, 011 012 = 1F6,6 816 1. 3 S NH PHÂN CÓ D U 1. 3 .1 Bi u di n s nh phân có d u Có ba phương pháp th hi n s nh phân có d u B ng 1. 2: B ng bi u di n các s nh phân có d u S th p ph©n Bi u di n theo bit d u Bi u di n theo bï 1 Bi u di n theo bï 2 -7 11 11 1000 10 01 -6 11 10 10 01 1 010 -5 11 01 1 010 10 11 -4 11 00 10 11. .. tr n → + 1 111 1 0 011 ( -12 10) Hai s khác d u và s âm l n hơn: c ng s dương v i bù 1 c a s âm K t qu không có bit tràn và d ng bù 1 1 1 1 1 0 1 0 12 + 0 0 0 0 0 1 0 12 11 11 1 010 ( -10 10) (+ 510 ) (- 510 ) Hai s khác d u và s dương l n hơn: c ng s dương v i bù 1 c a s âm Bit tràn ñư c c ng vào k t qu 0 0 0 0 1 0 1 02 + 1 1 1 1 1 0 1 02 ( +10 10) (- 510 ) 1 0 0 0 0 0 1 0 02 ↓ Bit tr n → + 1 0000 010 1 (+ 510 ) b Phép... nh tr c a t ng và hi u s b ng t ng và hi u các ñ nh tr thành ph n Ví d : 26 ( ,10 1)2 + 210 ( ,10 110 1)2 = 210 (,000 010 1)2 + 210 ( ,10 110 1)2 = = 210 ( ,10 111 11) 2 210 ( ,10 1)2 – 28 ( ,1) 2 = 210 ( ,10 1)2 - 210 (,0 01) 2 = 210 ( ,10 0)2 27 (, 01) 2 x 24 (, 01) 2 = 211 (,00 01) 2 = 28( ,1) 27 (,0 01) 2 / 24 (, 01) 2 = 22 (,0 01) 2 1. 5 CÁC H TH NG MÃ NH PHÂN THÔNG D NG 1. 5 .1 Các d ng mã nh th p phân (BCD) S BCD (Binary Coded Decimal)... 84 21 i BCD 74 21 i BCD 512 1 i BCD 24 21 Giáo trình ði n t s 38 Như c ñi m: Xu t hi n t mã 0000 và 11 11 vì t h p này d dàng ñư c t o thành do các nhi u gây ra nên d xu t hi n l i k thu t B ng 1. 4: C u t o mã BCD v i các tr ng s khác nhau S th p ph©n Tr ng s c a m BCD 84 21 74 21 512 1 24 21 42 21 0 0000 0000 0000 0000 0000 1 00 01 00 01 00 01 00 01 00 01 2 0 010 0 010 0 010 0 010 0 010 3 0 011 0 011 0 011 0 011 0 011 4 010 0 . 1 1 0 1 2 - 1 1 0 2 (13 10 ) (25 10 ) (6 10 ) (11 10 ) 1 1 0 0 1 2 - 1 0 1 1 2 (5, 312 5 10 ) (2, 812 5 10 ) 1 0 1, 0 1 0 1 2 - 1 0, 1 1 0 1 2 0 1 1 1 2 (7 10 ) (14 10 ) . 0 1 0 2 2 3 0 0 1 1 3 3 4 0 1 0 0 4 4 5 0 1 0 1 5 5 6 0 1 1 0 6 6 7 0 1 1 1 7 7 8 1 0 0 0 10 8 9 1 0 0 1 11 9 10 1 0 1 0 12 A 11 1 0 1 1 13 B 12 1 1 0 0 14 C 13 1 1 0 1 15 D 14 1 1. 0, 1 + 0 = 1, 1 + 1 = 10 (10 2 = 2 10 ). Ví dụ: 1 0 1 2 + 1 0 0 2 (5 10 ) (13 10 ) (4 10 ) (11 10 ) 1 1 0 1 2 + 1 0 1 1 2 4,375 10 ) 3,750 10 ) 1 0 0, 0 1 1 2 + 1 1, 1 1 0 2