mạch giải mã vào 3 ra 8 address encoding

1:Giới thiệu: • Mục đích chủa giải mã địa chỉ là để xác định được ô nhớ hay thiết bị ngoại vi mà CPU cần làm việc. • Khối giải mã địa chỉ có nhiều đầu vào chân địa chỉ có thể kết hợp một số tín hiệu điều khiển và có một hoặc nhiều đầu ra giải mã địa chỉ. • Tín hiệu đầu ra của bộ giải mã địa chỉ có thể là mức thấp (LOW) hoặc mức cao (HIGH

ĐỀ TÀI:

Ngiên cứu mạch giải mã địa chỉ

1:Giới thiệu:

• Mục đích chủa giải mã địa chỉ là để xác định được ô nhớ hay thiết bị ngoại vi mà CPU cần làm việc

• Khối giải mã địa chỉ có nhiều đầu vào chân địa chỉ có thể kết hợp một số tín hiệu điều khiển và có một hoặc nhiều đầu ra giải mã địa chỉ

• Tín hiệu đầu ra của bộ giải mã địa chỉ có thể là mức thấp (LOW) hoặc mức cao (HIGH)

2:Chức năng:

• Chức năng đầu tiên của bộ giải mã là tạo ra tín hiệu kích hoạt Ram,Rom hay các cổng gia tiếp cần thiết cho hoạt động tại một thời điểm của hệ thống

• Thứ hai giải mã địa chỉ có chức năng đảm bảo rằng tại một thời điểm chỉ có một thiết bị được cho phép trao đổi dữ liệu thông qua BUS dữ liệu,

 Trường hợp 1:Khi cần xác định vị trí tầm địa chỉ hoạt động của bộ nhớ hoặc ngoại vi =>cần có mạch giải mã địa chỉ

 Trường hợp 2: Khi bộ nhớ (ROM hoặc Ram) hoặc ngoại vi có dung lượng lớn hơn được kết hợp từ nhiều bộ nhớ hoặc ngoại vi có dung lượng nhỏ lại với nhau => cần có mạch giải mã địa chỉ =>nhằm xác định chính xác địa chỉ của từng bộ nhớ hoặc của từng ngoại vi trên toàn bộ không gian nhớ



3:Phân loại

• Dựa vào thành phần mạch giải mã

 Sử dụng mạch Logic cơ bản (AND,NAND,OR,NOR và biến tần)

 Sử dụng mạch giải mã có sẵn ( mạch giải mã ROM,74-139 mạch giải mã vào 2 ra 4,74-138 mạch giải mã vào 3 ra 8 )

 Sử dụng các mảng logic lập trình(GAL,PAL)

• Dựa vào quy mô (số lượng bit địa chỉ được dùng) của mạch giải mã:

 Giải mã toàn phần(Full address decoding):Mỗi ngoại vi được gán cho một địa chỉ duy nhất.Tất cả các bit địa chỉ được dùng để định nghĩa vị trí được tham chiếu

• Giải mã một phần(Partial address decoding):Không phải tất cả các bit được dùng cho việc giả mã địa chỉ.Các ngoại vi có thể đáp ứng cho trên một địa chỉ.Phương pháp làm giảm độ phức tạp trong mạch giải mã địa chỉ.Thông thường các hệ thống nhỏ sử dụng mạch giải mã một phần

• Nguyên tắc của bộ giải mã địa chỉ:

 Tín hiệu điều khiển:IO/M dùng để phân biệt đối tượng mà CPU chọn làm việc là bộ nhớ hay thiết bị vào ra

 Tín hiệu địa chỉ:là các bit chỉ có quan hệ nhất định đến việc chọn vỏ ở đầu ra

 Thông thường khi thiết kế mạch giải mã người ta thường tính dôi ra để dự phòng ,sao cho sau này có thể tăng thêm dung lượng bộ nhớ

• Giải mã địa chỉ bằng các mạch logic:

 Ví dụ giải mã đơn giản cho EPROM 2761-1 dung lượng 2Kx8 có địa chỉ nằng trong khoảng FF800H-FFFFFH

 Số chân địa chỉ trong CPU 8088 là 20 chân đánh số từ A0 đến A19.Trong mạch giải mã này ,ERPROM dung lượng 2Kb =>sử dụng 11 bit địa chỉ thấp từ A0 đến A10 để chọn từ nhớ trong ERPROM.Các bit cao còn lại từ A11 đến A19 kết hợp với xung IO/M(đã được đảo) để tạo xung chọn vỏ cho 2Kb đặt tại vùng nhớ cao nhất của CPU 8088

5:Thiết kế:

• Mạch giải mã địa chỉ:

 Dùng cổng logic (AND,OR,NOT )

 Dùng mạch giải mã (74LS138,74LS1154 )

• Quy trình thiết kế

 Bước 1:Xác định số lượng vi mạch nhớ cần thiết để có được dung lượng bộ nhớ theo yêu cầu

 Bước 2: Xác định số lượng đường địa chỉ cần thiết cho từng vi mạch nhớ

 Bước 3: Lập bản đồ nhớ để xác định chính xác(tầm địa chỉ) của từng vi mạch nhớ trong toàn bộ không gian nhớ

 Bước 4: Chọn lựa phương án thiết kế mạch giải mã địa chỉ(dùng cổng logic hay dùng mạch giải mã)

 Bước 5:Thiết kế mạch giải mã theo phương án đã chọn.Lập bảng trạng thái

của mạch giải mã.

 Nếu dùng cổng logic:

o Dùng bìa karnaugh để đơn giản hóa trạng thái các ngõ ra => hàm số boolean của các ngõ ra mạch giải mã địa chỉ

 Nếu dùng mạch giải mã:

o So sánh trạng thái bảng vi mạch giải mã với bảng trạng thái của mạch giải mã =>thiết kế mạch

 Bước 6:Kết nối mạch giải mã vào hệ thống

Người viết lại:Nguyễn Trọng Bảo(Vhoc.Net)