Thông tin tài liệu
KIẾN TRÚC MÁY TÍNH VÀ HỆ ĐIỀU HÀNH ỹ ậ ể CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ ỹ ậ * Cấu trúc tuần tự: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ + Thực hiện các lệnh một cách tuần tự. + 5 khâu : - IF (Instruction Fetch) : Nhận lệnh - ID (Instruction Decode) : Giải mã lệnh - DF (Data Fetch) : Nhận dữ liệu - EX (Execution) : Thực hiện lệnh - DS (Data Save) : Lưu kết quả ỹ ậ * Cấu trúc tuần tự: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ + Ví dụ: - Giả sử mỗi lệnh thực hiện trong 1 chu kì τ - Với n lệnh : Ttuần tự = τ *n - Mỗi khâu thực hiện trong thời gian τ /5 ỹ ậ * Cấu trúc tuần tự: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ + Hạn chế: - Các lệnh được thực hiện liên tiếp nhau - Xuất hiện khoảng thời gian rỗi (stall) giữa các khâu - Lệnh trước thực hiện xong mới đến lệnh sau Kỹ thuật pipeline được đưa ra để tận dụng những stall này, từ đó tăng tốc độ cho vi xử lý ỹ ậ * Cấu trúc Pipeline: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ + 5 khâu của một lệnh trong MIPS (Microprocessor without Interlocked Pipeline Stages) 1. F (Fetch) : Nhận lệnh. 2. D (Decode) : Giải mã lệnh. 3. X (Execution) : Thực hiện lệnh. 4. M (Memory Access) : Truy nhập bộ nhớ. 5. W (Result Write Back) : Ghi kết quả ỹ ậ * Cấu trúc Pipeline: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ + Mô hình Pipeline lý tưởng: thông lượng trung bình là 1 CPI (Clock Cycle per Instruction) ỹ ậ * Cấu trúc Pipeline: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ - Tính toán: Thời gian để thực hiện 1 công đoạn là τ /5. Thời gian để thực hiện 1 lệnh là τ Thời gian để thực hiện 2 lệnh là τ + τ /5 Thời gian để thực hiện 3 lệnh là τ + τ *2/5 … Thời gian để thực hiện n lệnh là τ + τ *(n-1)/5 + Mô hình Pipeline lý tưởng: Tpipeline = τ + τ * (n-1)/m ỹ ậ * Định nghĩa Pipelining: ự CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ + Kỹ thuật thực hiện lệnh trong đó các lệnh được thực hiện theo kiểu gối đầu nhằm tận dụng những khoảng thời gian rỗi (stalls) giữa các công đoạn (stages), qua đó làm tăng tốc độ thực hiện lệnh của VXL. + Trong trường hợp không có xung đột có thể tăng tốc độ vi xử lý lên 400%. ỹ ậ * Xung đột cấu trúc (Structural Hazard) !"#$%ộ CH NG ƯƠ 3: K THU T PIPELININGỸ Ậ * Xung đột dữ liệu (Data Hazard) * Xung đột điều khiển (Control Hazard) [...]... + Xung đột cấu trúc: - Khi cả stage X và D đều yêu cầu bộ cộng, mà chỉ có 1 bộ cộng trong VXL CHƯƠNG 3: KỸ THUẬT PIPELINING 3. 1 Kỹ thuật Pipelining 3. 1.2 Xung đột (Hazard) + Xung đột dữ liệu: - RAW (Read after Write): Instruction 1: ADD R2, R1, R3 Instruction 2: ADD R4, R2, R3 I1 I2 F D F X D M X R2 . KIẾN TRÚC MÁY TÍNH VÀ HỆ ĐIỀU HÀNH ỹ ậ ể CH NG ƯƠ 3: K THU T PIPELINING Ậ ỹ ậ * Cấu trúc tuần tự: . !"#$%ộ CH NG ƯƠ 3: K THU T PIPELINING Ậ + Xung đột dữ liệu: - RAW (Read after Write): Instruction 1: ADD R2, R1, R3 R2 <- R1 + R3 Instruction 2: ADD R4, R2, R3 R4 <- R2 + R3 I1 F D X M W I2. !"#$%ộ CH NG ƯƠ 3: K THU T PIPELINING Ậ + Xung đột dữ liệu: - WAR (Write after Read): Instruction 1: ADD R1, R2, R3 R1 <- R2 + R3 Instruction 2: ADD R3, R4, R5 R3 <- R4 + R5 I1 F
Ngày đăng: 17/10/2014, 07:13
Xem thêm: slide bài giảng kiến trúc máy tính và hệ điều hành chương 3 kỹ thuật pipelining, slide bài giảng kiến trúc máy tính và hệ điều hành chương 3 kỹ thuật pipelining