tai lieu xung so potx

4.1 FF JK • 74LS76 là 1 IC chứa 2 FF JK trong cùng một vỏ, ngõ đồng hồ clock kí hiệu là CP: Clock Pulsetác động cạnh xuống; nó đều có cả 2 ngõ vào trực tiếp là Preset kí hiệu chân là SD

2.1 Tổng quan về flip flop (FF)

FF là mạch có khả năng lật lại trạng thái ngõ ra tuỳ theo sự tác động thích hợp của ngõ vào, điều này có ý nghĩa quan trọng trong việc lưu trữ dữ liệu trong mạch và xuất dữ liệu ra khi cần.

Có nhiều loại flip flop khác nhau, chúng được sử dụng rộng rãi trong nhiều ứng dụng Các mạch FF thường được kí hiệu như sau

Hình 3.1.11 Ký hiệu FF Nếu các ngõ vào sẽ quyết định ngõ ra là cái gì thì ngõ đồng hồ ck lại chỉ ra rằng khi nào mới có sự thay đổi đó Chân Ck có thể tác động mức thấp hay mức cao tuỳ vào cấu trúc bên trong của từng IC FF, do đó với một IC FF cố định thì chỉ có một kiểu tác động và chỉ một mà thối, ví dụ với IC 74112 chỉ

có một cách tác động là xung Ck tác động theo cạnh xuống

Hình 3.1.14 Dạng sóng minh hoạ cho FF RS

FF RS nảy cạnh lên khi đó sẽ kí hiệu hình tam giác ở sơ đồ khối và dấu mũi tên lên trong bảng trạng thái.

FF RS nảy bằng cạnh xuống tương tự và có khí hiệu thêm hình tròn nhỏ hay gạch đầu Ck để chỉ cạnh xuống ở ký hiệu khối và vẽ dấu mũi tên xuống ở bảng trạng thái.

b) FF JK

FF JK bổ sung thêm trạng thái cho FF RS ( tránh trạng thái cấm)

Hình 3.1.15 Dạng sóng minh hoạ cho FF JK Nhận thấy đầu vào J, K điều khiển trạng thái ngõ ra theo đúng như cách mà

S R đã làm trừ 1 điểm là khi J = K = 1 thì trạng thái cấm được chuyển thành trạng thái ngược lại ( với J = K = 0 ) Nó còn gọi là chế độ lật của hoạt động

Từ dạng sóng có thể thấy rằng ngõ ra FF không bị ảnh hưởng bởi sườn xuống của xung ck các đầu vào J K cũng không có tác động trừ khi xảy ra tác động lên của Ck

FF JK có thể tạo thành từ FF SR có thêm 2 đầu and có ngõ ra đưa về như hình :

Hình 3.1.16 FF JK từ FF SR Còn cấu tạo bên trong của FF JK kích bằng cạnh sườn sẽ như sau :

Hình 3.1.17 Cấu trúc mạch của FF JK

c) FF T

Khi nối chung 2 ngõ vào JK như hình dưới thì sẽ được FF T : chỉ có một ngõ vào T, ngõ ra sẽ bị lật lại trạng thái ban đầu khi ngõ T tác động và mỗi khi

có cạnh sườn lên hay xuống của xung ck.

Kí hiệu khối và bảng trạng thái của FF T như sau :

=>

Hình 3.1.18 Kí hiệu khối của FF T

Hình 3.1.19 Dạng sóng minh hoạ cho hoạt động của FF T

FF T được sử dụng chính để tạo mạch đếm chia 2 Khi T nối lên mức 1 (Vcc) hay để trống, xung kích lần lượt đưa vào ngõ Ck Nhận thấy ngõ ra Q sẽ lật trạng thái mỗi lần ck xuống hay lên Tần số xung ngõ ra Q chỉ còn bằng một nửa tần số ngõ vào ck nếu đưa Q này tới các tầng FF sau nữa thì lần lượt tần

số f sẽ lại được chia đôi Đây là nguyên lí chính của mạch đếm sẽ được xét đến ở phần sau.

Hình 3.1.19a FF T dùng làm mạch chia tần

d) FF D

Khi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D : chỉ có 1 ngõ vào gọi là ngõ vào data(dữ liệu) hay delay(trì hoãn) Hoạt động của FF D rất đơn giản : ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay xuống.

=>

Hình 3.1.20 Kí hiệu khối

Hình 3.1.21 Dạng sóng minh hoạ cho hoạt động của FF D

FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp cho mạch sau như mạch cộng, ghi dịch… nên hơn nữa ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay.

e) Mạch chốt D

Các FF nảy bằng mức đều có thể trở thành mạch chốt khi chân ck cho ở mức tác động luôn Thông dụng nhất là chốt D Mạch được tạo bởi FF D khi thay ngõ vào đồng bộ bởi ngõ vào cho phép (enable : E) tác động ở mức cao Cấu tạo kí hiệu và bảng trạng thái như những hình sau :

Hình 3.1.22 Kí hiệu khối và bảng sự thật của chốt D

Hình 3.1.23 Cấu tạo chốt D

<về đầu trang>

2.3 Flip flop khi có thêm ngõ vào trực tiếp

Như thấy các FF đã xem xét ở trên khi cấp điện sẽ có thể xây dựng ngay trạng thái của ngõ ra vì nó còn tuỳ thuộc vào cấu trúc của mạch và các yếu tố ngẫu nhiên khác Vì

lí do này 2 ngõ vào mới được thêm vào để xác định chính xác trạng thái logic ra lúc cấp điện (mở nguồn) hay bất cứ lúc nào muốn,

nó hoàn toàn độc lập với trạng thái logic ở các ngõ vào đồng bộ J, K, R, S, D, T và kể cả xung đồng hồ ck, tứcl à chúng giành quyền

ưu tiên trước hết quyết định ngõ ra Chúng được gọi là ngõ vào trực tiếp (ngõ vào không đồng bộ) và đặt tên là Preset (Pr) có nghĩa là đặt trước và Clear (Cl) có nghĩa là xoá

Cần phải để ý rằng không được phép đặt chân Pr = Cl = 0 vì khi đó Q = Q'

=1 trạng thái cấm Chân Pr, Cl khi này không có tác dụng gì, không xác định được trạng thái ra Do đó, nhiều mạch FF chỉ có 1 ngõ Clear để xoá mạch khi cần mà không có ngõ Pr; có FF thì lại không có cả 2 ngõ này.

Về cấu trúc bên trong của FF khi này, 2 ngõ Pr và Cl sẽ được đưa vào tầng trung gian của các FF, như trong cấu tạo của IC 74LS76.

Hình 3.124 Kí hiệu FF SR có

thêm ngõ Pr và Cl

<về đầu trang>

3.1 Mạch phát hiện tuần tự các dữ liệu

3.2 Mạch báo động khi tia sáng bị cắt

3.3 Chia tần

3.4 Lưu trữ dữ liệu song song

3.5 Đếm

3.1 Mạch phát hiện tuần tự các dữ liệu

• Với 2 tín hiệu vào cùng một lúc A và B, để xác định tín hiệu nào vào trước, tín hiệu nào vào sau (chẳng hạn ai bấm chuông trước), ta có thể dùng FF JK (cổng NAND không thể xác định được) Mạch trên minh hoạ cho hoạt động của mạch

Hình 3.1.27 Mạch phát hiện tuần tự dữ liệu A và B

• FF JK có ngõ K để ở thấp, xoá mạch để ngõ ra Q ở thấp Bây giờ nếu A đưa tới ngõ J mà vào trước, thì khi B vào sau ở ngõ ck sẽ làm Q lên cao Ngược lại, nếu A vào sau, thì khi B vào trước (ngõ J khi này vẫn ở thấp) sẽ vẫn để ngõ ra Q ở thấp

<về đầu trang>

3.2 Mạch báo động khi tia sáng bị cắt

o Để xác định trạng thái ban đầu ta đóng SW trong chốc lát cho ngõ R ở thấp FF đang ở chế độ reset, do đó ngõ ra Q ở thấp Khi thiết lập lại ngõ ra thì cần phải ngắt mạch báo động ra(tránh báo động giả) Khi thiết lập xong mới nối lại mạch, R lúc này đã

o Nếu tia sáng chỉ bị cắt trong chốc lát thôi (chẳng hạn do có người đi ngang qua) tức là ngõ S xuống thấp trong chốc lát rồi

lên trở lại thì ngõ ra Q vẫn ở cao tức mạch vẫn báo động kéo dài Muốn tắt mạch báo động đi ta đóng SW lại để R xuống thấp Chốt ở chế độ đặt lại nên ra Q ở 0 mạch báo động ngắt

o Phần mạch phát quang có thể bị kích hoạt bới tiếp điểm sờ chạm ở cửa (báo động đột nhập), cảm biến dò mực nước, nhiệt

độ (báo động quá nhiệt, quá mực nước cho phép)

<về đầu trang>

3.3 Chia tần

• Để 1 FF JK ở chế độ chờ lật (J = K = 1) Nếu xung vuông tần số

f được đưa tới chân Ck của FF này thì ở mỗi cạnh lên của xung

Ck, ngõ ra Q sẽ lật trạng thái và phải chờ đến cạnh xuống ck

tiếp theo thì Q mới lật trở lại Như vậy dạng sóng ngõ ra cũng là

1 xung vuông với tần số chỉ còn một nửa của sóng vào ngõ ck

Ta nói rằng tín hiệu đã được chia đôi tần số Nếu mắc thêm 1

FF thứ 2 lấy xung ck từ ngõ ra Q của FF thứ 1 thì tương tự sóng

ra sẽ có tần số còn 1 nửa của sóng ra ở tầng FF đầu hay bằng ¼ tần số của sóng đưa vào FF thứ nhất

Hình 3.1.29 Chia tần

Với cách mắc FF như trên, nếu có n FF thì tần số của sóng ra

cuối cùng sẽ chỉ còn là 1/2n Thực ra, cách nối FF JK như trên

chính là FF T

<về đầu trang>

3.4 Lưu trữ dữ liệu song song

Trong các hệ thống số, dữ liệu (số, mã hay các dạng thông tin khác)

thường được lưu trữ thành một nhóm các bit (mã ASCII là nhóm 7 bit, số BCD là nhóm 4 bit…) Do đó các FF được mắc thích hợp sẽ cho phép dữ liệu được lưu trữ và xử lí đồng thời trên các đường song song Cách mắc các FF được minh hoạ như hình dưới:

Hình 3.1.30 Lưu trữ dữ liệu song

song ( 3bit)

Mỗi nhóm dữ liệu 3 bit được đưa tới ngõ vào của 2 FF D Xung đồng

hồ sẽ làm cho cả 3 FF hoạt động đồng bộ và chỉ khi ck lên cao, dữ liệu mới được đưa ra ngoài Như vậy khi ck chưa tác động cạnh lên thì dữ liệu 3 bit đã được lưu trữ trong 3 FF D Một nhóm các FF D mắc theo cách này sẽ tạo thành thanh ghi dịch cho phép lưu trữ dữ liệu song song, mà ta sẽ tìm hiểu

kĩ hơn ở phần sau

<về đầu trang>

3.5 Đếm

Một ứng dụng rất quan trọng khác

của FF là đếm Đếm là khả năng nhớ

được số xung đầu vào, nó là một thao

tác cơ bản quan trọng và được sử

dụng rộng rãi, từ các thiết bị đo chỉ

thị số đến các máy tính điện tử số

loại lớn, gần như tất cả các hệ thống

số hiện đại đều cũng thấy có mặt nó.

Cách mắc 2 FF JK như hình bên cho

phép đếm từ 1 đến 3 (dạng mã nhị

phân) Thực ra hoạt động của mạch

đếm cũng tương tự như chia tần đã

Các đặc tính kĩ thuật và điện của FF cũng tương tự như của các IC cổng logic, tuỳ từng loại có khác nhau đôi chút, bạn có thể xem cụ thể ở data sheet của từng IC Ở đây đưa ra một số IC chứa FF hay dùng.

Như đã nói, chỉ có FF JK, FF D và chốt D là được tích hợp, FF RS bị trạng thái cấm nên được thay thế bởi FF JK, FF T được tạo ra dễ dàng khi nối chung 2

ngõ vào FF JK Nếu cần ta cũng có thể tạo ra các loại trên từ cổng logic rời, tất nhiên các đặc tính không tốt bằng chúng khi tích hợp

4.1 FF JK

• 74LS76 là 1 IC chứa 2 FF JK trong cùng một vỏ, ngõ đồng hồ clock (kí hiệu là CP: Clock Pulse)tác động cạnh xuống; nó đều có cả 2 ngõ vào trực tiếp là Preset (kí hiệu chân là SD) và Clear (kí hiệu chân là CD), trong cấu tạo mạch như hình dưới, chúng đều được đưa vào tầng nand đầu Người đọc có thể xem thêm thông tin ở phần datasheet 74LS76

Hình 3.1.32 Kí hiệu khối và cấu tạo bên trong của 74LS76

Bảng trạng thái hoạt động của 74LS76

o 74LS73 : 2 FF JK thường, ck tác

động cạnh xuống, có ngõ xoá clear

o 7476 : 2FF JK cấu tạo chủ tớ, ck

tác động cạnh lên, có cả preset và clear

o 74112/113/114: 2 FF JK nảy ở cạnh xuống có preset và clear

Hình 3.1.33 Kí hiệu khối và cấu trúc mạch của 74LS74

Bảng trạng thái hoạt động của 74LS74

IC này ở datasheet 74LS375

Hình 3.1.34 Kí hiệu khối và chân ra của chốt D 74LS375

Hình 3.1.35 Cấu trúc của 1 mạch chốt trong IC 74LS375

• Để ý là tất cả các loại FF và chốt kể trên đều thuộc họ TTL và cơ bản

có cấu tạo từ các cổng logic TTL đã xem xét ở phần lí thuyết trên Ngoài ra cũng có các loại FF và chốt khác cấu tạo từ cổng logic họ CMOS Chúng thường có cấu tạo chủ tớ và dùng thêm cổng truyền, do

đó xung ck cũng thường tác động mức lên hay xuống (ít dùng) thay vì tác động cạnh lên hay xuống

• Cấu tạo và bảng hoạt động của 1 IC chốt CMOS 74HC533 (8 chốt trong suốt đảo ra 3 trạng thái) như hình dưới Người đọc có thể xem thêm thông tin ở phần datasheet 74HC533

Hình 3.1.36 Kí hiệu khối và chân ra của 74HC533

Trong đó :

Hoạt động của IC được tóm tắt theo bảng sau, còn cấu trúc mạch bạn

có thể xem thêm trong phân datasheet

Trong đó

0* là mức thấp trong lúc đặt trước khi LE chuyển từ cao xuống thấp 1* là mức cao trong lúc đặt trước khi LE chuyển từ cao xuống thấp

• Một số IC CMOS khác là :

o 74HC/HCT75 : 4 chốt trong suốt

o 74HC/HCT259 : chốt định địa chỉ 8 bit

o 74HC/HCT173 : 4 FF D có reset, ra 3 trạng thái ở cạnh lên

o 74HC/HCT377 : 8 FF D có chung đồng hồ và ngõ vào cho phép

Ở phần trước ta đã biết rằng những mạch đếm không đồng bộ khi có nhiều tầng FF sẽ tích luỹ nhiều trì hoãn truyền của mỗi tầng làm cho nó lớn hơn cả chu kì đếm xung khiến toàn mạch có thể hoạt động sai logic nhất là khi hoạt động ở tần số cao Như ở mạch đếm bốn bit chia 2 đã nói ở trước : khi số đếm tăng từ 1110 lên 1111 chỉ cần chờ ngõ ra của FF 0 thay đổi nên chỉ mất 1tD Khi số đếm tăng từ 1011 lên 1100 đòi hỏi ba FF chuyển mạch liên tiếp nên sẽ phải mất 3tD Trường hợp nữa khi số đếm tự động reset về 0000 thì

cả 4 FF đều chuyển trạng thái do đó trì hoãn truyền sẽ là 4tD Có thể khắc phục những giới hạn này bằng việc sử dụng bộ đếm đồng bộ hay còn gọi là

bộ đếm song song bởi vì tất cả các tầng đều được kích bởi cùng một xung nhịp Ck đầu vào Khi đó các FF chuyển mạch cùng một lúc khiến thời gian trì hoãn của mạch đếm bằng trì hoãn truyền của một FF bất kể số tầng Để đảm bảo hoạt động đúng, một số cổng logic được thêm vào để khống chế ngõ vào

J, K (T) Trước hết là mạch đếm chia 16.

2.1 Đếm lên chia 16

Nối dây như thế nào ?

Hình 3.3.16 Mạch đếm lên đồng bộ mod 16

Bảng trạng thái và dạng sóng đếm lên của mạch đếm đồng bộ hoàn toàn giống như ở mạch đếm không đồng bộ do đó ta sẽ dựa vào chúng để xác định xem mạch hoạt động như thế nào.

Cũng cần lưu ý là ở đây ta xây dựng mạch đếm lên mod 16 với 4 FF JK có xung Ck tác động cạnh xuống Ta cũng có thể làm mạch tương tư, với xung

ck tác động cạnh lên hay sử dụng FF T thay cho FF JK.

Để mạch đếm đúng, ở mỗi xung kích ck tác động cạnh xuống, chỉ có FF nào

dự kiến sẽ lật trạng thái mới phải để T = 1(J, K được nối chung với nhau và được coi như là ngõ chung T) Nhìn vào bảng trạng thái hoạt động của bộ đếm lên ta sẽ thấy được cần phải kết nối như thế nào

- Ngõ ra Q0 sẽ thay đổi trạng thái theo cạnh xuống của xung kích ck do đó ngõ T0 được để trống (mức cao).

- Ngõ ra Q1 đổi trạng thái khi có xung kích xuống Q0 do đó Q0 được đưa thẳng vào ngõ T1

- Ngõ ra Q2 đổi trạng thái khi đếm đến số 4, 8, 12, 0, lúc này thì Q0 và Q1 đều xuống thấp; vậy ngõ vào T2 sẽ là And của hai ngõ vào này

- Ngõ ra Q3 đảo trạng thái khi số đếm là 8 và 0 khi này Q0, Q1, Q2 đều tác dụng cạnh xuống, vậy ngõ vào T3 sẽ là And của 2 ngõ vào này

Vậy mỗi FF đều phải có đầu vào T được nối sao cho chúng ở mức cao chỉ khi nào đầu ra của các FF trước nó ở mức cao

Do trì hoãn truyền của cổng and thì nhỏ hơn nhiều so với trì hoãn truyền của

FF nên thời gian này nhỏ hơn so với thời gian tương ứng của mạch đếm không đồng bộ Điều này còn có ích hơn khi trong mạch có rất nhiều tầng FF

và mạch phải hoạt động ở tần số cao Đây là điểm nổi bật của nó so với mạch đếm không đồng bộ nhưng rõ ràng nó sẽ phải có cấu tạo phức tạp hơn

Ví dụ :

Hãy xem tần số hoạt động lớn nhất của mạch trên (fmax) khi tD(FF) = 50ns, tD(and) = 20ns và so sánh nó với fmax của mạch đếm không đồng bộ cùng số bit

Ta có trì hoãn truyền tổng cộng của mạch là tD = 50 + 20 = 70(ns) Chu kì xung nhịp ck đầu vào Tck phải lớn hơn 70 ns này do đó

<về đầu trang>

2.2 Đếm đồng bộ lên xuống

Ở hình 3.3.17 ở trên là mạch đếm đồng bộ lên, ta có thể xây dựng mạch đếm đồng bộ xuống giống như cách đã làm với mạch đếm không đồng bộ tức là dùng các đầu ra đảo của FF để điều khiển các đầu vào T của tầng kế tiếp Như vậy với mạch đếm xuống mod 16 thì đầu ra Q sẽ được nối tới T1, T2, T3

và bộ đếm sẽ đếm xuống từ 15, 14, 13,… rồi về 0 để reset trở lại 15.

Bây giờ thêm 1 ngõ điều khiển chế độ đếm giống như bên mạch đếm lên xuống không đồng bộ ta đã có mạch đếm lên xuống đồng bộ K = 1(up) đếm lên, K = 0(down) đếm xuống Mạch được xây dựng như hình sau (lưu ý xung

ck tác động cạnh lên)

Hình 3.3.18 Mạch đếm đồng bộ lên hay xuống

<về đầu trang>

2.3 Đếm đồng bộ không theo hệ nhị phân

Để thiết kế mạch đếm mod m bất kì từ mạch đếm mod 2 n (m <= 2 n ) ta có thể dùng ngõ clear để xoá mạch khi đếm đến số m, cách khác là nhìn vào giản

đồ xung để thử nghiệm việc nối các đầu vào J, K Ở đây ta sẽ xét đến mạch đếm mod 10 hay dùng

Ngoài xung ck được đưa vào tất cả 4 tầng FF thì cần phải giải quyết các ngõ

Sau cùng với FF 3 Q3 sẽ được reset về 0 khi cả 3 Q0Q1Q2 đều về 0 Vậy J3

= K3 = Q0Q1Q2

Kiểm tra lại thấy rằng mạch đúng là hoạt động đếm chia 10 Bạn có thể xem phần thiết kế mạch đếm đồng bộ ở sau để hiểu rõ cách nối mạch, còn đây là cấu trúc mạch mô tả:

1 cách đồng bộ hay không đồng bộ từ số này.Việc này giống như là nạp song song ở ghi dịch vậy, bằng cách tận dụng ngõ Cl và Pr (ngõ không đồng bộ độc lập với ck) Cấu trúc mạch với 3 tầng FF được minh hoạ như hình và hoạt động nạp được thực hiện như sau:

hình 3.3.20 Mạch đếm đặt trước 3 bit

Giả sử mạch đang đếm hay dừng ở 1 số đếm nào đó

Đưa sẵn số đếm có trạng thái cần nạp vào ngõ A B C

Đặt một xung mức thấp vào đầu LD (parallel load), xung này sẽ cho phép trạng thái logic ABC qua cổng Nand để đưa vào 3 tầng FF qua 3 ngõ Pr hay

Cl (tuỳ thuộc bit mức thấp hay cao) Kết quả là Q0 = A, Q1 = B, Q2 = C Khi LD lên cao trở lại, lúc này nếu có xung nhịp Ck thì mạch sẽ tiếp tục đếm

từ số vừa nạp (trước đó ck và các ngõ T không có tác dụng).

- Chân EnG (enable gate) là ngõ vào cho phép tác động ở thấp; chân U/D là ngõ cho phép đếm lên hay xuống (thấp)

- Chân RC (ripple clock) xung rợn sẽ xuống thấp khi đếm hết số; được dùng cho việc nối tầng và xác định tần số của xung max/min khi nối tới chân LD (load) của tầng sau.

Cách nối tầng như sau : chân RC của tầng trước nối tới chân ck của tầng sau, khi này tuy mỗi mạch là đếm đồng bộ nhưng toàn mạch là đếm bất đồng bộ Cách khác là chân RC của tầng trước nối tới chân EnG của tầng sau, xung ck dùng đồng bộ tới các tầng.

Nhóm 74LS192, LS193

LS192 là mạch đếm chia 10 còn LS193 là mạch đếm chia 16

Cả 2 loại đều cấu trúc chân như nhau và đều có khả năng đếm lên hay xuống Khi đếm lên xung ck được đưa vào chân CKU còn khi đếm xuống xung ck được đưa vào chân CKD

Khi đếm lên hết số chân Carry xuống thấp, khi đếm xuống hết số chân Borrow xuồng thấp 2 chân này dùng khi cần nối tầng nhiều IC

Đặc biệt mạch có thể đặt trước số đếm ban đầu ở các chân ABCD và chân LD xuống thấp để cho phép nạp số ban đầu.

Nhóm 74HC/HCT4518 và 74HC/HCT4520

Đây là 2 IC đếm đồng bộ họ CMOS dùng FF D về hoạt động cũng tương tự như những IC kể trên nhưng vì cấu tạo cơ bản từ các cổng logic CMOS nên tần số hoạt động thấp hơn so với những IC cùng loại bù lại tiêu tán công suất thấp.

4518 là IC đếm chia 10 còn 4520 là IC đếm chia 16

Cấu trúc chân và đặc tính của chúng như nhau

Chân nhận xung ck và chân cho phép E có thể chuyển đổi chức năng cho nhau do đó mạch có thể tác động cạnh xuống hay cạnh lên

Mạch cũng cho phép nối tầng nhiều IC khi nối Q3 của tầng trước tới ngõ E của tầng sau.

1.1 Đếm không đồng bộ theo hệ nhị phân

1.2 Đếm không đồng bộ không theo hệ nhị phân

1.3 Khảo sát một số IC đếm không đồng bộ

Trong những phần trước ta đã được biết đến 2 loại mạch tuần tự cơ bản là mạch lật và mạch ghi dịch; và cũng biết rằng nhiều FF nối lại với nhau có thể hoạt động như một mạch đếm hay thanh ghi (nhớ nhiều bit) Nhưng đó mới chỉ là những mạch nhớ cơ bản, phần này sẽ đề cập đến chi tiết hơn cấu tạo, hoạt động và nhiều ứng dụng của nhiều mạch đếm khác nhau Phần lớn chúng ở dạng mạch tích hợp Hệ thống số ngày nay sử dụng khá nhiều loại mạch đếm, có thể dùng để đếm xung, đếm sản phẩm, đếm làm đồng hồ, định thời gian … và rõ ràng chúng là các mạch logic nên chính xác và dễ dàng thiết kế hơn nhiều so với các loại mạch tương tự.

1.1 Đếm không đồng bộ theo hệ nhị phân (chia 2)

Mạch đếm lên

Hình dưới đây trình bày một mạch đếm gồm 4 FF T mắc nối tiếp Các ngõ vào T (hay J=K) của cả 4 tầng FF đều để trống hay nối lên +Vcc Xung cần đếm được đưa vào ngõ ck tác động cạnh xuống của tầng FF đầu tiên (nó có thể là một chuỗi xung vuông có chu kì không cố định)

Các ngõ ra Q lần lượt được nối tới ngõ vào đếm ck của tầng sau nó (nếu có) Chúng được đặt tên là Q0 (LSB), Q1, Q2, Q3 (MSB)

Hình 3.3.1 Bộ đếm nhị phân 4 bit không đồng bộ cơ bản

Hình 3.3.2 Giản đồ thời gian xung của ngõ vào và các ngõ ra bộ đếm :

Mạch sẽ đếm như thế nào?

Mạch đếm thường hoạt động ở trạng thái ban đầu là 0000 do đó một xung tác động mức thấp sẽ được áp vào ngõ Cl của các tầng FF để đặt trạng thái ngõ ra là 0000.

Khi xung đếm ck tác động cạnh xuống đầu tiên thì Q0 lật trạng thái tức là Q0 = 1 Ở cạnh xuống thứ 2 của xung ck, Q0 lại lật trạng thái một lần nữa, tức là Q0 = 0 Như vậy cứ sau mỗi lần tác động của ck Q0 lại lật trạng thái một lần, sau 2 lần ck tác động, Q0 lặp lại trạng thái ban đầu, do đó nếu xung

ck có chu kì là T và tần số là f thì xung ngõ ra Q0 sẽ có chu kì là 2T và tần số còn 1/2f Như vậy xung đếm ck đã được chia đôi tần số sau 1 tầng FF.

Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như vậy fQ1 bằng một nửa fQ0 Với 4 tầng FF thì

fQ3 = 1/2fQ2 = 1/4fQ1 = 1/8fQ0 = 1/16f

Như vậy với 4 FF ta có 16 trạng thái logic ngõ ra từ 0000(010) ở xung đếm đầu tiên đến 1111 (1510) ở xung đếm thứ 16, tức là trị thập phân ra bằng số xung đếm vào và vì vậy đây là mạch đếm nhị phân 4 bit (có 4 tầng FF, tần số được chia đổi sau mỗi tầng) hay mạch đếm chia 16

Mạch được xếp vào loại mạch đếm lên vì khi số xung đếm vào tăng thì số thập phân ra tương ứng cũng tăng Nhưng để ý rằng chỉ có 16 trạng thái ra nên ở xung đếm ck thứ 16 mạch được tự động xoá về 0 để đếm lại Muốn có nhiều trạng thái ra hơn thì phải nối thêm tầng FF Tổng quát với hoạt động như trên nếu có n FF thì sẽ tạo ra 2 n trạng thái ngõ ra Số trạng thái ngõ ra hay số lượng số đếm khác nhau còn được gọi là Modulus (viết tắt : Mod) do

đó, mạch đếm trình bày ở trên còn gọi là mạch đếm mod 16

Bảng sự thật của mạch đếm nhị phân 4 bit như sau :

Số xung vào

Mã số ra sau khi có xung vào

Trị thập phân ra

Xoá 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 Nhìn vào giản đồ xung và bảng trạng thái hoạt động của mạch đếm này ta thấy rằng không phải lúc nào các trạng thái logic các ngõ ra đều thay đổi theo nhịp xung đếm ck đầu vào nên ở đây chỉ là mạch đếm không đồng bộ.

Giải mã mạch đếm

Với bộ đếm như trên thì có thể làm được gì ?

Chắc chắn là nó có nhiều ứng dụng rồi, hãy xét qua một số ví dụ sau :

Ở phần mạch giải mã để hiển thị led 7 đoạn, mạch đếm đã được ứng dụng để tạo số đếm cho mạch giải mã từ 0000(0) đến 1010(910)

Còn đây là 1 ứng dụng đơn giản khác : yêu cầu được đặt ra là phải biết được mạch đếm đến một số nào đó (chẳng hạn 5) rồi hiển thị ra led.

Bạn đọc có thể dễ dàng nghĩ ngay đến việc sử dụng cổng logic để tạo trạng thái ngõ ra làm sáng led từ tổ hợp trạng thái logic ngõ vào khi mạch đếm đến 5 Cách mắc sẽ như sau :

Hình 3.3.3 Giải mã mạch đếm để hiển thị ra led

Vậy là ta đã có một trò chơi điện tử đơn giản theo kiểu may mắn Cho bộ đếm hoạt động, người chơi sẽ nhấn một nút vào một thời điểm bất kì để ngưng cấp xung đếm ck, mạch đếm sẽ dừng lại ở con số đang đếm đến Nếu

số này làm đèn led sáng thì người chơi sẽ thắng.

Tất nhiên để hoàn chỉnh ta cần phải có một mạch dao động để cấp xung ck cho mạch đếm chạy (bạn có thể tạo mạch dao động từ cổng logic hay mạch chốt kết hợp với linh kiện thụ động R, C như đã nói ở phần trước).

Một ứng dụng đơn giản khác là dùng mạch đếm này để tạo khoảng xung vuông điều khiển tải (chẳng hạn động cơ chạy hay mở van xả) trong khoảng thời gian 3s đếm từ số 7 đến số 10

Giải pháp để giải bài toán trên là sẽ dùng cổng logic để tạo mạch giải mã số 0111(710) để kích ngõ ra lên cao rồi giải mã số 1010(1010) để kích ngõ ra xuống thấp trở lại Hai đường giải mã này được đưa vào ngõ Pr và Cl của mạch chốt để đặt ngõ ra lên mức cao khi Pr và xoá nó khi Cl Mạch thực hiện kết nối như sau :

Hình 3.3.4 Giải mã mạch đếm điều khiển tải Trong đó NAND1 sẽ giải mã số 7 còn Nand2 sẽ giải mã cho số 10 Ở số đếm thứ 7 của mạch đếm ngõ ra Nand1 xuống thấp preset mạch chốt đặt Q lên cao Đến khi đếm tới 10 thì ngõ ra nand2 khi này xuống thấp (tất nhiên Nand1 đã trở lại cao rồi) thực hiện xoá ngõ ra Q làm Q xuống thấp Khi mạch đếm đến 7 trở lại thì khoảng xung vuông lại xuất hiện Nó có tính chu kỳ Thời gian tồn tại xung vuông được quyết định bởi tần số (chu kì) mạch dao động cấp cho xung ck của mạch đếm, nếu Tck = 1s thì T = 3s Do đó ta có thể thay đổi f mạch dao động để thay đổi khoảng thời gian điều khiển tải.

Bây giờ bạn hãy thiết kế bộ trò chơi đó chỉ cần dùng 3 FF T (tạo 8 trạng thái ra) Khi người chơi nhấn dừng mạch đếm ở số 5 hay số 10 thì đèn led sẽ sáng.

Mạch đếm xuống

Ở trước là mạch đếm lên lần lượt chia 2 tần số, số hệ 10 ra tương ứng là từ 0 đến 15 Cũng có khi cần mạch đếm xuống từ 15 xuống 0 chẳng hạn, cách nối mạch sẽ như thế nào?

Hình dưới trình bày cấu trúc mạch đếm xuống nhị phân 4 bit Ngõ ra Q lần lượt của tầng trước sẽ được nối đến ngõ vào ck của tầng sau đó Xung đếm

Hình dưới đây trình bày cả 2 dạng sóng của mạch đếm lên và xuống bạn có thể so sánh chúng để thấy rõ hơn nguyên lí của sự đếm lên và đếm xuống.