THÍ NGHIỆM KỸ THUẬT SỐ pdf

Khi ngõ lập tích cực thì flip flop được thiết lập ở trạng thái Q = 1 mà không phụ thuộc vào các tín hiệu ngõ vào thông tin.. Ngược lại, khi ngõ xóa tích cực thì với bất kỳ giá trị nào củ

TRƯỜNG ĐẠI HỌC TÔN ĐỨC THẮNG

KHOA ĐIỆN – ĐIỆN TỬ

-# " -

MÔN HỌC

THÍ NGHIỆM KỸ THUẬT SỐ

GIẢNG VIÊN: ThS ĐẶNG NGỌC MINH ĐỨC

TRƯỜNG ĐẠI HỌC TÔN ĐỨC THẮNG

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN ĐIỆN TỬ - VIỄN THÔNG

# "

TÀI LIỆU HƯỚNG DẪN THÍ NGHIỆM

KỸ THUẬT SỐ

Tp.Hồ Chí Minh, tháng 4 - 2010

NỘI QUY PHÒNG THÍ NGHIỆM ĐIỆN-ĐIỆN TỬ

ĐIỀU I TRƯỚC KHI ĐẾN PHÒNG THÍ NGHIỆM SINH VIÊN PHẢI:

1 Nắm vững quy định an toàn của phòng thí nghiệm

2 Nắm vững lý thuyết và đọc kỹ tài liệu hướng dẫn bài thực nghiệm

3 Làm bài chuẩn bị trước mỗi buổi thí nghiệm Sinh viên không làm bài chuẩn bị theo đúng yêu cầu sẽ không được vào làm thí nghiệm và xem như vắng buổi thí nghiệm đó

4 Đến phòng thí nghiệm đúng giờ quy định và giữ trật tự chung Trễ 15 phút không được vào thí nghiệm và xem như vắng buổi thí nghiệm đó

5 Mang theo thẻ sinh viên và gắn bảng tên trên áo

6 Tắt điện thoại di dộng trước khi vào phòng thí nghiệm

ĐIỀU II VÀO PHÒNG THÍ NGHIỆM SINH VIÊN PHẢI:

1 Cất cặp, túi xách vào nơi quy định, không mang đồ dùng cá nhân vào phòng thí nghiệm

2 Không mang thức ăn, đồ uống vào phòng thí nghiệm

3 Ngồi đúng chỗ quy định của nhóm mình, không đi lại lộn xộn

4 Không hút thuốc lá, không khạc nhổ và vứt rác bừa bãi

5 Không thảo luận lớn tiếng trong nhóm

6 Không tự ý di chuyển các thiết bị thí nghiệm

ĐIỀU III KHI TIẾN HÀNH THÍ NGHIỆM SINH VIÊN PHẢI:

1 Nghiêm túc tuân theo sự hướng dẫn của cán bộ phụ trách

2 Ký nhận thiết bị, dụng cụ và tài liệu kèm theo để làm bài thí nghiệm

3 Đọc kỹ nội dung, yêu cầu của thí nghiệm trước khi thao tác

4 Khi máy có sự cố phải báo ngay cho cán bộ phụ trách, không tự tiện sửa chữa

5 Thận trọng, chu đáo trong mọi thao tác, có ý thức trách nhiệm giữ gìn tốt thiết bị

6 Sinh viên làm hư hỏng máy móc, dụng cụ thí nghiệm thì phải bồi thường cho Nhà trường và

sẽ bị trừ điểm thí nghiệm

7 Sau khi hoàn thành bài thí nghiệm phải tắt máy, cắt điện và lau sạch bàn máy, sắp xếp thiết

bị trở về vị trí ban đầu và bàn giao cho cán bộ phụ trách

ĐIỀU IV

1 Mỗi sinh viên phải làm báo cáo thí nghiệm bằng chính số liệu của mình thu thập được và nộp cho cán bộ hướng dẫn đúng hạn định, chưa nộp báo cáo bài trước thì không được làm bài kế tiếp

2 Sinh viên vắng quá 01 buổi thí nghiệm hoặc vắng không xin phép sẽ bị cấm thi

3 Sinh viên chưa hoàn thành môn thí nghiệm thì phải học lại theo quy định của phòng đào tạo

4 Sinh viên hoàn thành toàn bộ các bài thí nghiệm theo quy định sẽ được thi để nhận điểm kết thúc môn học

ĐIỀU V

1 Các sinh viên có trách nhiệm nghiêm chỉnh chấp hành bản nội quy này

2 Sinh viên nào vi phạm, cán bộ phụ trách thí nghiệm được quyền cảnh báo, trừ điểm thi Trường hợp vi phạm lặp lại hoặc phạm lỗi nghiệm trọng, sinh viên sẽ bị đình chỉ làm thí nghiệm và sẽ bị đưa ra hội đồng kỷ luật nhà trường

Mục lục

Bài 1: Các cổng logic cơ bản ··· 2

Bài 2: Flip flop RS ··· 16

Bài 3: Flip flop D ··· 23

Bài 4: Flip flop JK ··· 28

Bài 5: Mạch ghép kênh ··· 35

Bài 6: Mạch phân kênh ··· 45

Bài 7: Bộ đếm nối tiếp bất đồng bộ ··· 55

Bài 8: Bộ so sánh 4 bit ··· 66

Bảng 1.1: Bảng trạng thái của cổng logic AND/NAND

Hình 1.2: Sơ đồ chân của IC 74LS00 (4 cổng NAND)

Cổng NAND có thể sử dụng như cổng NOT hay cổng AND như hình 1.3:

Hình 1.3: Nối cổng NAND thành cổng AND

Một mức logic thấp tại bất kỳ ngõ vào đều cấm cổng AND hoặc NAND Một mức cao tại bất kỳ ngõ vào sẽ cho phép cổng AND hoặc NAND

Hình 1.4: Tổ hợp cho phép và cấm cổng AND và NAND

B OR/NOR

Hình 1.5: Sơ đồ nguyên lý của các cổng logic OR/NOR

Bảng 1.6: Bảng trạng thái của cổng logic OR/NOR

Hình 1.7: Sơ đồ chân của IC 74LS02 (4 cổng NOR)

Bảng 1.9: Bảng trạng thái của cổng logic OR/NOR

Hình 1.10: Sơ đồ chân của IC 74LS136 (4 cổng XOR)

Cổng XOR có thể sử dụng như cổng XNOR như sau:

III CÂU HỎI CHUẨN BỊ

1 Đầu ra của cổng AND ở mức cao:

a, Mọi lúc

b, Khi bất kỳ đầu vào ở mức thấp

c, Khi bất kỳ đầu vào ở trạng thái cao

d, Khi tất cả đầu vào ở trạng thái cao

2 Đầu ra của cổng NAND ở mức thấp:

a, Mọi lúc

b, Khi bất kỳ đầu vào ở mức thấp

c, Khi bất kỳ đầu vào ở mức cao

d, Khi tất cả đầu vào ở mức cao

3 Trong mạch trên hình 1.12, các mức đầu ra A, B, C, D sẽ là:

b, Khi đầu vào bất kỳ ở mức thấp

c, Khi đầu vào bất kỳ ở mức cao

d, Khi tất cả đầu vào ở mức thấp

6 Đầu ra của cổng NOR ở mức thấp:

a, Mọi lúc

b, Khi đầu vào bất kỳ ở mức thấp

c, Khi đầu vào bất kỳ ở mức cao

d, Khi tất cả đầu vào ở mức thấp

7 Trong mạch trên hình 1.13, các mức đầu ra A đến D liên quan đến:

10 Sử dụng cổng XOR 2 đầu vào để tạo ra phép đảo:

a, Cần có một đầu vào được kéo lên

b, Sẽ không cho kết quả tin cậy

c, Cần có một đầu vào được kéo xuống

d, Cần có một đầu vào được khoá bằng một đầu khác

Hình 1.15

11 Trong mạch hình 1.15:

a, Đầu ra D được khoá bằng hoạt động của điện trở pull-up

b, Đầu ra C và D là phép đảo của mỗi cái khác

2 Dùng VOM xác định mức logic tại các ngõ vào, ngõ ra của cổng AND và NAND

A LED B LED A.B LED A B. LED

5 Ngõ ra của các cổng AND và cổng NAND có đảo trạng thái nhau không?

Hình 1.17

9 Thay đổi mạch như hình 1.17 Tín hiệu vào điểm B là một xung vuông Nối kênh 1 của dao động ký với điểm B trên mạch Sử dụng kênh 2 để quan sát 2 ngõ ra AND, NAND Đặt công tắc A ở vị trí LOW, quan sát ngõ vào B và ngõ

ra AND/NAND trên dao động ký Các ngõ ra ở mức cao hay thấp? Các cổng bị cấm hay cho phép?

··· ···

10 Đặt công tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra AND/NAND trên dao động ký Các cổng AND/NAND bị cấm hay cho phép?

··· ···

11 Khi công tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra AND/NAND trên dao động ký Hãy cho biết mối quan hệ pha giữa ngõ vào và ngõ ra của cổng AND/NAND?

··· ···

B OR/NOR

1 Chọn khối mạch OR/NOR và nối mạch như hình 1.18 Đặt 2 công tắc A, B trên khối INPUT SIGNAL ở vị tri LOW

A LED B LED A+B LED A B + LED

5 Ngõ ra của cổng OR và cổng NOR có đảo trạng thái nhau không?

···

8 Đặt công tắc A ở vị trí HIGH, thay đổi công tắc B và quan sát ngõ ra Cả 2 cổng bị cấm hay cho phép?

··· ···

Hình 1.19

9 Thay đổi mạch như hình 1.19 Tín hiệu vào điểm B là một xung vuông Nối kênh 1 của dao động ký với điểm B trên mạch Sử dụng kênh 2 để quan sát 2 ngõ ra OR, NOR Đặt công tắc A ở vị trí LOW, quan sát ngõ vào B và ngõ ra OR/NOR trên dao động ký Các ngõ ra ở mức cao hay thấp? Các cổng bị cấm hay cho phép?

··· ···

10 Đặt công tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra OR/NOR trên dao động ký Các cổng OR/NOR bị cấm hay cho phép?

··· ···

11 Khi công tắc A ở vị trí HIGH, quan sát ngõ vào B và ngõ ra OR/NOR trên dao động ký Hãy cho biết mối quan hệ pha giữa ngõ vào và ngõ ra cổng OR/NOR? ··· ···

C XOR/XNOR

1 Chọn khối mạch XOR/XNOR và nối mạch như hình 1.20 Đặt 2 công tắc A, B trên khối INPUT SIGNAL ở vị tri LOW

A LED B LED A B⊕ LED A B⊕ LED

5 Ngõ ra của cổng XOR và cổng XNOR có đảo trạng thái nhau không?

···

···

6 Từ các số liệu trên, cổng nào dùng để phát hiện điều kiện không tương đương

khi yêu cầu ngõ ra báo hiệu ở mức thấp?

···

···

7 Cổng nào dùng để phát hiện điều kiện không tương đương khi yêu cầu ngõ ra

báo hiệu ở mức thấp?

··· ···

8 Cổng nào dùng để phát hiện điều kiện không tương đương khi yêu cầu ngõ ra báo hiệu ở mức cao?

··· ···

9 Cổng nào dùng để phát hiện điều kiện tương đương khi yêu cầu ngõ ra báo hiệu ở mức thấp?

··· ···

10 Cổng nào dùng để phát hiện điều kiện tương đương khi yêu cầu ngõ ra báo hiệu ở mức cao?

··· ···

11 Có thể dùng một ngõ vào của cổng XOR/XNOR để khóa ngõ vào còn lại không?

··· ···

1 IC đóng vỏ có chứa nhiều hơn 1 cổng

2 Một 74LS00 có thể được cấu tạo để cung cấp hàm AND

3 Ngõ ra của cổng AND là mức cao khi và chỉ khi tất cả ngõ vào ở mức cao

4 Ngõ ra của cổng NAND là mức thấp khi và chỉ khi tất cả ngõ vào ở mức cao

5 Một mức thấp ở ngõ vào sẽ cấm cổng AND hoặc NAND

6 Một mức cao ở ngõ vào (cổng 2 ngõ vào) sẽ cho phép cổng AND hoặc NAND

7 Các ngõ ra của cổng AND/NAND đảo trạng thái nhau

8 Ngõ ra của cổng AND cho phép trùng pha với ngõ vào của nó

9 Ngõ ra của cổng NAND cho phép là đảo của ngõ vào của nó

10 Một 74LS02 có thể được cấu hình để cung cấp hàm OR

11 Ngõ ra của OR là mức cao khi bất kỳ ngõ vào nào ở mức cao Ngõ ra của NOR

là mức thấp khi bất kỳ ngõ vào nào ở mức cao

12 Một mức ngõ vào cao sẽ cấm cổng OR hoặc NOR

13 Một mức ngõ vào thấp (cổng 2 ngõ vào) sẽ cho phép cổng OR hoặc NOR

14 Các ngõ ra của cổng OR/NOR đảo trạng thái đảo nhau

15 Ngõ ra của cổng OR cho phép sẽ trùng pha với ngõ vào Ngõ ra của cổng NOR cho phép đảo pha với ngõ vào

16 IC 74LS136 có thể được cấu hình để cung cấp cho cả 2 hàm XOR và XNOR

17 Đầu ra của mạch XOR là điều kiện không tương đương cao

18 Đầu vào của IC loại trừ không thể khoá được bởi vì tất cả đầu vào đều tạo ra đầu ra

19 Đầu ra của mạch XNOR là điều kiện tương đương cao

Bài 2

FLIP FLOP R-S

Các mạch Flip-flop có tên bắt nguồn từ khả năng giữ trạng thái cao hoặc thấp Các flip-flop là bi-stable (hai trạng thái ổn định), có nghĩa là chúng giữ một trạng thái ổn định cho đến khi được chuyển sang trạng thái ổn định khác

Các flip-flop có thể được sử dụng như một phần tử lưu trữ, các mạch đồng bộ,

Mạch flip-flop cung cấp 2 ngõ ra: thuậnQvà đảoQ Hai ngõ ra đảo trạng thái nhau và chúng thay đổi trạng thái tại cùng thời điểm Tác động ngõ ra của mạch flip-flop được minh hoạ trong Hình 2.1

Hình 2.1: Tác động ngõ ra của flip-flop

Ngoài ra, flip flop còn có các ngõ vào điều khiển: ngõ lập (preset), ngõ xóa (clear), xung động bộ (clock) Khi ngõ lập tích cực thì flip flop được thiết lập ở trạng thái Q = 1 mà không phụ thuộc vào các tín hiệu ngõ vào thông tin Ngược lại, khi ngõ xóa tích cực thì với bất kỳ giá trị nào của các tín hiệu vào, flip flop vẫn được thiết lập

ở trạng thái Q = 0

Ngõ vào xung nhịp clk có chức năng đồng bộ hoạt động của flip flop, nghĩa là flip flop (loại có xung clk) chỉ chuyển đổi trạng thái tại thời điểm tác động của xung clk Một chu kỳ xung clock bao gồm khoảng thời gian ở mức 0, một cạnh lên, khoảng

thời gian ở mức 1, cạnh xuống như Hình 2.2

Hình 2.2

Hình 2.3a là ký hiệu cho flip flop tác động bằng mức 1, Hình 2.3b là ký hiệu cho flip flop tác động bằng mức 0, còn Hình 2.3c là ký hiệu cho flip flop tác động bằng cạnh lên, Hình 2.3d là ký hiệu cho flip flop tác động bằng cạnh xuống

Hình 2.3

Khảo sát hoạt động của flip flop RS

III TÓM TẮT LÝ THUYẾT

Hình 2.4 là cổng OR ngõ vào đảo Bảng sự thật xác định hoạt động của cổng và

kí hiệu trên Hình 2.4 chính là cổng NAND thực tế

Hình 2.4

Hình 2.5 Cổng cấu hình flip-flop

Hình 2.5 trình bày cấu hình một flip-flop với cổng OR ngõ vào đảo(NAND) được nối vào phần hồi tiếp kết nối chéo

Ngõ ra C sẽ cao nếu có một ngõ vào của cổng C thấp Ngõ ra D sẽ cao nếu có một ngõ vào cổng D thấp Hoạt động mạch này đảm bảo rằng chỉ một ngõ ra tại cùng thời điểm ở trạng thái cao Các ngõ ra C và D là bù của nhau

Hình 2.6 chỉ một flip-flop cung cấp chức năng set/reset và nảy công tắc

Khi công tắc bắt đầu tiếp xúc với cực RESET, ngõ vào cổng B về thấp Ngõ vào thấp làm cho ngõ ra cổng B (Q) cao Các hai ngõ vào cổng A cao (hồi tiếp Q và

RA kéo lên), và ngõ ra cổng A (Q) thấp

Với ngõ ra cổng A (Q) thấp, hồi tiếp về cổng B khoá ngõ ra cổng B ở mức cao Mạch này không làm thay đổi trạng thái ngõ ra cho tới khi công tắc chuyển về vị trí SET

Do tác động cơ của công tắc, nó nảy (tiếp xúc và nhả) khi cần gạt tiếp xúc với cực RESET Mạch thay đổi trạng thái và khoá vị trí ban đầu công tắc, vì vậy, sự tiếp xúc và nhả tiếp theo ở cực RESET không làm cho ngõ ra mạch thay đổi

IV CÂU HỎI CHUẨN BỊ

1 Trong trạng thái SET, ngõ ra Q là:

a, Thấp

b, Không biết

c, Cao

d, Trung bình giữa cao và thấp

2 Trong trạng thái RESET, ngõ ra Q là:

a, Thấp

b, Không biết

c, Cao

d, Trung bình giữa cao và thấp

3 Mạch SET/RESET FLIP- FLOP có thể chống lại sự nảy của công tắc máy bởi vì:

a, Các điện trở kéo lên của mạch

b, Các ngõ ra của nó cùng pha

c, Bộ nối hai đầu thay thế công tắc

d, Hồi tiếp tín hiệu trạng thái thấp

4 Khi ngõ vào A và B trong Hình 2.5 ở mức thấp (0), thì ngõ ra C và D sẽ là:

2 Với đồng hồ đo vạn năng (VOM), xác định mức logic tại các ngõ vào, ngõ ra của mạch:

··· ···

3 Nếu tháo jumper ra khỏi mạch, điều gì xảy ra trên trạng thái ngõ ra mạch? Kết quả có phù hợp với lý thuyết không? Tại sao?

··· ···

4 Đặt bộ nối hai đầu vào và ra khỏi vị trí SET nhiều lần Tại sao ngõ ra mạch ổn định?

··· ···

5 Thao tác ở câu trên có mô phỏng được tính dội (nảy) công tắc không? Có thể dùng mạch flip flop này để chống dội cho công tắc được không?

··· ···

6 Mạch có chỉ báo khả năng lưu trữ điều kiện SET của nó sau khi lệnh SET được loại khỏi (tháo jumper ra)?

··· ···

7 Đặt bộ nối hai đầu (jumper) ở vị trí R (RESET), và quan sát ngõ ra mạch Ghi lại các mức trạng thái mạch trong Hình 2.8

Hình 2.8 Trạng thái mạch reset

8 Tác động nào xảy ra làm cho cổng B đổi trạng thái mạch?

··· ···

9 Tháo bộ nối hai đầu khỏi mạch Trạng thái mạch có thay đổi không? Tại sao? ··· ···

10 Quan sát ngõ ra mạch khi tháo/lắp jumper vào vị trí RESET nhiều lần Mạch có đáp ứng với lệnh RESET không?

··· ···

11 Mạch có thể dùng để chống dội (nảy) công tắc trên cả hai chức năng Set và Reset không?

··· ···

12 Dựa vào số liệu của bạn, mối quan hệ giữa các ngõ ra mạch là gì?

··· ···

13 Nối mạch như hình 2.9 Đặt cả hai công tắc lật về vị trí DOWN Xác định mức logic tại các ngõ ra của mạch

Hình 2.9

14 Tương tự, đặt cả hai công tắc lật về vị trí UP Mạch có đảo về trạng thái Set hay Reset không?

··· ···

15 Chuyển công tắc B xuống rồi lại lên trong khi quan sát ngõ ra Q Sau đó chuyển công tắc A xuống lên Công tắc A có set flip-flop và công tắc B có reset

nó không?

··· ···

VI KẾT LUẬN

1 Ngõ vào thấp được yêu cầu để set hoặc reset mạch

2 Khi trạng thái flip-flop được xác định, các ngõ vào phụ của cùng trạng thái không ảnh hưởng đến ngõ ra mạch

3 Flip-flop không nảy tác động của công tắc

4 Các ngõ ra mạch bù lẫn nhau

5 Flip-flop cố gắng để ổn định trạng thái set hoặc reset

6 Các flip-flop có thể dùng như phần tử lưu trữ

7 Ngõ ra Q cao đối với trạng thái set

8 Ngõ ra Q thấp đối với trạng thái reset

Khi D flip-flop bị khoá, thay đổi dữ liệu vào không ảnh hưởng đến ngõ ra của mạch cho tới khi flip-flop bị khoá trở lại

D flip-flop có thể được dùng như các thanh ghi lưu trữ các bit dữ liệu

Hình 3.1 trình bày flip-flop trigger cạnh âm (xung clock cạnh xuống) loại D tiêu biểu với các ngõ vào PR và CLR

Ngõ vào PR và CLR tác động mạnh hơn tác động khoá thông thường (theo xung clock) của flip-flop Nếu một ngõ vào vẫn giữ ở trạng thái thấp, flip-flop sẽ bị khoá ở trạng thái SET hoặcRESET

Các ngõ ra flip-flop thay đổi trên mức chuyển đổi dương của xung clock Q

thay đổi theo ngõ vào dữ liệu D Q và Q bù nhau

Bảng 3.1 Bảng sự thật cho flip-flop được chỉ trong Hình 3.1

III CÂU HỎI CHUẨN BỊ

1 Ngõ ra Q của D Flip – flop (Hình 3.1) thay đổi

a, Theo trạng thái của ngõ vào PR

b, Theo trạng thái của ngõ vào CLR

c, Theo trạng thái của ngõ vào D

d, Theo cạnh xuống xung clock

2 Nếu ngõ vào CLK của D Flip- Flop (Hình 3.1) là trạng thái thấp

a, Ngõ ra theo tất cả thay đổi dữ liệu ngõ vào

b, Ngõ vào PR và CLR bị khoá

c, Ngõ ra Q và Q không không còn bù nhau nữa

d, Ngõ ra D-flop phản ánh ngõ vào dữ liệu từ sự chuyển đổi cạnh clock sau cùng

3 Chuyển công tắc A lên và xuống Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

4 Đặt công tắc A ở vị trí LOW Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP để tạo 1 xung clock Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

5 Tháo jumper ra khỏi vị trí PRESET, tác động ngõ vào CLR cách nối jumper vào vị trí CLEAR Xác định mức logic ngõ ra Kết quả có phù hợp với lý thuyết không?

··· ···

6 Chuyển công tắc A lên và xuống Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

7 Đặt công tắc A ở vị trí LOW Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S Æ R Æ S để tạo 1 xung clock Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

8 Các trạng thái ngõ ra của D flip-flop bù nhau không?

··· ···

9 Đặt công tắc lật A ở vị trí LOW Tác động nhẹ vào PR của D flip-flop để ngõ

ra Q ở mức HIGH Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S

Æ R để tạo cạnh lên xung clock Ngõ ra của flip flop có thay đổi không? Tại sao?

··· ···

10 Chuyển jumper trên khối SET/RESET FLIP-FLOP sang vị trí S để tạo cạnh xuống Trạng thái ngõ ra của D flip-flop có thay đổi không? Tại sao?

··· ···

11 Đặt công tắc A ở vị trí HIGH Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S Æ R Æ S để tạo 1 xung clock Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

12 Thay đổi mạch bằng cách nối ngõ vào CLK (clock) tới khối mạch CLOCK Dùng dao động ký để quan sát ngõ ra D flip-flop

··· ···

13 Ngõ ra mạch có thay đổi không nếu ngõ vào D vẫn giữ trạng thái cũ?

··· ···

14 Ngõ ra mạch có thay đổi không sau khi trạng thái ngõ vào D thay đổi?

··· ···

15 Ngõ ra mạch có phản ánh dạng sóng xung của mạch CLOCK không, hay chúng tương đương với mức trạng thái ở ngõ vào D?

··· ···

16 Dựa vào quan sát của bạn, ngõ ra nào của D flip-flop phụ thuộc trạng thái ngõ vào D?

··· ···

17 Tác động lần lượt ngõ vào PR và CLR, chuyển công tắc A lên xuống nhiều lần Dựa vào dao động ký, tác động của ngõ vào PR và CLR có bị ảnh hưởng ngõ vào D của D flip-flop không?

··· ···

18 Dựa vào quan sát, các ngõ vào PR và CLR của D flip-flop có thể dùng để khởi phát thiết bị trước khi các ngõ vào dữ liệu và clock được dùng không?

··· ···

1 Các flip-flop loại D có một ngõ vào dữ liệu và một ngõ vào CLK

2 Ngõ vào PR được dùng để SET Q lên trạng thái cao

3 Ngõ vào CLR được dùng để RESET Q về trạng thái thấp

4 Trạng thái ngõ vào tại D không chuyển qua tới ngõ ra Q cho tới khi flip-flop bị khoá

5 Các flip-flop có thể là thiết bị trigger cạnh

6 Khi SET hay RESET, trạng thái ngõ ra flip-flop không thay đổi trừ khi trạng thái ngõ vào dữ liệu PR hoặc CLR thay đổi

7 Thiết bị trigger cạnh âm thay đổi trạng thái ngõ ra của nó trên cạnh chuyển mức từ cao xuống thấp của tín hiệu ngõ vào clock

8 Flip-flop loại D có thể được cầu tạo để hoạt động như flip-flop RS cổng kết nối chéo

Flip - Flop JK có thể sử dụng trong cấu hình chính - phụ Một Flip - Flop chính - phụ đòi hỏi sóng vuông chuẩn Flip - Flop JK tiêu chuẩn có thể sử dụng với mạch chuyển đổi âm hoặc dương

Hình 4.1 là sơ đồ của Flip - Flop JK với đầu vào thiết lập (PR) và đầu vào xoá (CLR)

Hình 4.1: Mạch Flip - Flop JK với đầu vào preset và clear

Điện áp nguồn cung cấp IC (VCC và VSS) được thừa nhận nhưng không thường xuyên Trong thực tế, nguồn IC được nối song song và đầu và PR và CLR được nối với VCC qua điện trở pull - up (kéo lên) Đầu vào PR và CLR thường sử dụng để đặt và đặt lại mạch Flip - Flop Ngõ vào dữ liệu J và K

Trạng thái vào thay đổi sau theo sườn âm xung clock

Hình 4.2 chỉ ra các kiểu nối mạch Flip - Flop JK

Hình 4.2

Trong hình 4.2 (a) hoạt động của Flip - Flop JK tương đương với Flip - Flop kiểu D Cổng NOT đảm bảo đầu vào J và K luôn là đảo của nhau

Trong hình 4.2 (b), ngõ ra Q sẽ lật trạng thái sau mỗi xung clock

Kết cấu trong hình 4.2 (c) minh hoạ mục đích chung các đầu nối có thể sử dụng

Hình 4.3 trình bày sơ đồ chân ra cuả Flip - Flop 74LS76 JK

Hình 4.3: Các chân ra của flip-flop 74LS76

IC bao gồm 2 Flip - Flop riêng biệt trong 1 vỏ 16 chân

Bảng 4.1: Bảng chức năng của Flip flip JK

III CÂU HỎI CHUẨN BỊ

1 Đầu vào PR và CLR của Flip - Flop JK là:

a, Đầu vào là VCC và VSS

b, Đầu vào dữ liệu

c, Ngõ vào điều khiển

d, Ngõ vào chuyển đổi clock cạnh âm và dương

2 Flip - Flop JK trong mode hoạt động lật:

a, Là bù của trạng thái ngõ ra trong chuyển đổi clock phù hợp

b, Thiết lập Q và Q cao

c, Thiết lập lại Q và Q thấp

d, Khoá tác động của ngõ vào mạnh hơn

3 Đầu ra Q của Flip - Flop được xác định tương ứng với:

4 Trong Hình 4.4, DATA thấp Sau khi chuyển đổi âm của CLOCK:

a, Các đầu vào mạnh hơn được đẩy xuống thấp

3 Chuyển công tắc A, B lên và xuống Quan sát ngõ ra Q của Flip flop Ngõ ra

có thay đổi không?

··· ···

4 Đặt công tắc A,B ở vị trí HIGH Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP để tạo 1 xung clock Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

5 Từ câu 2, 3, 4; nêu cách sử dụng chân PRESET dể khóa các ngõ vào J, K, CLK?

··· ···

6 Tác động ngõ vào CLR cách nối jumper vào vị trí CLEAR Xác định mức logic ngõ ra Kết quả có phù hợp với lý thuyết không?

··· ···

7 Chuyển công tắc A,B lên và xuống Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

8 Đặt công tắc A,B ở vị trí HIGH Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S Æ R Æ S để tạo 1 xung clock Quan sát ngõ ra Q của Flip flop Ngõ ra có thay đổi không?

··· ···

9 Từ câu 6, 7, 8; nêu cách sử dụng chân PRESET dể khóa các ngõ vào J, K, CLK?

··· ···

10 Các trạng thái ngõ ra của flip-flop JK bù nhau không?

··· ···

11 Tích cực cả 2 chân PRESET và CLEAR bằng cách sử dụng jumper Xác định trạng thái của ngõ ra:

··· ···

12 Tháo 1 trong 2 jumper trên ra, trạng thái ngõ ra có giống như bước 11 không? ··· ···

13 Làm lại bước 11, 12 với jumper còn lại Ngõ ra có thay đổi không khi tháo jumper?

··· ···

14 Đặt công tắc lật A, B ở vị trí HIGH Tác động nhẹ vào PR của D flip-flop để ngõ ra Q ở mức HIGH Chuyển jumper trên khối mạch SET/RESET FLIP-FLOP S Æ R để tạo cạnh lên xung clock Ngõ ra của flip flop có thay đổi không? Tại sao?

··· ···

15 CLEAR flip flop JK, sử dụng công tắc A, B và khối mạch SET/RESET, LED, Flip flop JK Hãy hoàn thành bảng sau:

Ngõ vào Ngõ ra Thay đổi hay

không thay đổi

17 Tại sao bước 4 không làm thay đổi ngõ ra?

··· ···

18 Tại sao bước 6 làm cho ngõ ra thay đổi mặc dù J, K không thay đổi khi chuyển

từ bước 5 sang bước 6?

··· ···

19 Dựa vào quan sát, cho biết ngõ vào là ngõ vào điều khiển?

··· ···

20 Dựa vào quan sát, cho biết ngõ vào là ngõ vào dữ liệu?

··· ···

1 PR là đầu vào điều khiển được sử dụng để điều chỉnh Q cao

2 CLR là đầu vào điều khiển được sử dụng để điều chỉnh lại Q thấp

3 Cạnh âm thiết lập trạng thái ra của Flip - Flop

4 Đầu ra Q theo trạng thái vào J

5 Q và Q là đảo của nhau

6 Ở dạng đảo, mỗi lần đảo xung đồng hồ sẽ đảo đầu ra của Flip - Flop