Cấu kiện điện tử - Chương 6 pdf

CHƯƠNG VI: TRANSISTOR TRƯỜNG FET – Field Effect Transistor: BJT Trans lưỡng cực, lưỡng hạt sử dụng cả 2 loại hạt dẫn đa số và thiểu số, điều khiển bằng dòng, có tổng số trở ngõ vào rất

CHƯƠNG VI: TRANSISTOR TRƯỜNG (FET – Field Effect Transistor):

BJT ( Trans lưỡng cực, lưỡng hạt) sử dụng cả 2 loại hạt dẫn đa số và thiểu số, điều khiển

bằng dòng, có tổng số trở ngõ vào rất nhỏ (≈ 2kΩ) nên có tiếng ồn thường lớn và bất lợi ở

các mạch khuếch đại dùng nguồn tín hiệu có tổng trở ra lớn

Xuất hiện FET ( hay còn gọi là transistor trường ứng) là linh kiện hoạt động dựa trên sự

điều khiển độ dẫn điện của phiến bán dẫn bằng điện trường ngoài, chỉ dùng 1 loại hạt dẫn

(hạt đa số) do đó thuộc loại đơn cực tính (unipolar)

Các ưu điểm của FET:

Có tổng trở ngõ vào lớn (≈100M) Có độ ồn thấp (ivào≈0), thích hợp các tầng khuếch đại tín hiệu nhỏ

Fet ổn định hơn BJT

Có kích thước nhỏ hơn BJT nên khả năng thích hợp cao hơn => Ngày càng được sử dụng rộng rãi

Transistor trường gồm 2 nhóm: Loại nối ( JFET: Junction Fet); Loại có cửa cách điện MOSFET ( Metal- Oxide-Semiconductor field effect transistor) Khi nói FET ý chỉ loại JFET

1 JFET:

a Cấu tạo JFET:

Loại FET nối gồm 1 thỏi Si loại N hay P có 2 vùng bán dẫn khác loại đặt ở 2 bên tạo

thành 1 thông lộ hay kênh (Channel) và hình thành lớp tiếp xúc P-N

S: Soure (cực nguồn) D: Drain (cực thoát) G: Gate (cực cửa )

////

////

S (Source)

D (Drain)

G (Gate)

vùng khiếm khuyết

Thông lộ

JFEN kênh N (dẫn = đ.tử)

p p

S

D Ký hiệu

FET N

////

////

S (Source)

D (Drain)

G (Gate)

Thông lộ

JFEN kênh P (dẫn = lỗ trống)

N N

P

G

S

D

JFET kênh P

FET P

b Đặc tuyến kỹ thuật của JFET:

Xét JFET kênh N, với các nguồn phân cực như hình vẽ

Nguyên lý hoạt động: xét JFET kênh N Nguồn VDD thông qua điện trở RD đặt điện áp VDS lên giữa cực máng và cực nguồn, gây ra dòng chuyển động của các điện tử ( chính là hạt

tải đa số của thỏi bán dẫn N) qua kênh dẫn, tạo thành dòng điện máng I D

Mặt khác , nguồn VG tạo điện áp giữa cực cửa và cực nguồn Xét các giá trị của VGS

Nếu VGS = 0 : ID = IDSS (đgl dòng bảo hòa)

Nếu VGS > 0 :

hay: làm cho lớp tiếp xúc P-N phân cực thuận

ð Vùng nghèo giãm tăng rộng thông lộ, nên ID tăng

Tuy nhiên trường hợp này thường làm hỏng FET nên không sử dụng

Nếu VGS < 0 :

hay: làm cho lớp tiếp xúc P-N (hình thành giữa cực cửa và kênh dẫn) bị phân cực nghịch

ð Vùng nghèo tăng, thu hẹp thông lộ, nên ID giảm

Còn dòng giữa cực G và S chỉ là dòng ngược của lớp tiếp xúc P-N thường rất nhỏ

ð IG ≈ 0 , chính vì thế FET có tổng trở ngõ vào lớn

Đặc tuyến truyền đạt: ID = f (VGS): Xét mạch như hình vẽ:

G = (+) , nên đẩy lỗ trống

S = (-), nên đẩy e

////

////

S

D

G p p

N

+

- VGS

RG

+

VDD RD

ID

0

G = (-) , nên hút lỗ trống

S = (+), nên hút e

Thay đổi VGS , đo ID Lập bảng kết quả ta có:

VGS(v) -5 -4 -2 -1,2 0

ID (mA) 0 0 3 6 12

• VGS < 0 mạnh: phân cực nghịch quá lớn → vùng khiếm khuyết giao nhau → làm nghẽn kênh ⇒ ID= 0

• VGS = 0 dòng ID= IDSS : dòng bảo hòa

Vậy IDSS : là dòng ID lúc VGS = 0 VGS = VP thì ID= 0

Công thức Shockley: là công thức xây dựng đặc tuyến truyền đạt, nó cho phép tính ID khi có VP, IDSS và biết VGS :

ID = IDSS (1- 2

)

p

GS

V

V

Bây giờ nếu ngoài điện áp phân cực VGS còn có thêm tín hiệu xoay chiều VS đặt vào giữa cực G và S thì tùy giá trị và dấu của VS mà tình trạng phân cực nghịch của chuyển tiếp

P-N sẽ thay đổi → vùng khiếm khuyết cũng thay đổi và ID cũng thay đổi P-Nếu VS tăng giảm theo hình sin thì ID sẽ tăng giảm theo hình sin Dòng ID tạo trên RD một điện áp biến thiên cùng dạng VS nhưng biên độ lớn hơn → FET khuếch đại tín hiệu

VDD

FET N

-RD RG

0

VGS

-IDSS 12

- VP = - 4V

ID (mA)

0

•

• VGS (V)

VDS = ~ const

1

VP : đgl điện thế nghẽn

Ci

VDD

FET N

VGS

0

Co

Rs

-Vs

OUT

-Nguyên lý hoạt động của FET kênh P cũng tương tự, chỉ khác là các nguồn VGS và VDS có cực tính ngược lại

Đặc tuyến ngõ ra của Fet:

const V DS D

GS

V f

c Các thông số đặc trưng của FET:

Điện trở vi phân ngõ ra ( điện trở kênh dẫn)

rd =

D

DS

I

V

∆

∆

const

V GS = : là giá trị nghịch đảo của độ dốc ngõ ra

Điện trở động của Fet được tính trên đồ thị:

rd =

D

DS

I

V

∆

k mA

v

14 5

, 0 7

Hiện nay có nhiều Fet có rd đạt từ 100kΩ trở lên

Điện trở vi phân ngõ vào ( hay điện trở vào)

I

V

DS G

∆

∆

Ngõ vào JFET là chuyển tiếp P-N phân cực nghịch, dòng IG thường rất bé (0,1µ A) ⇒ ri thường rất lớn (10→ 100M ở 250 C)

Điện dung liên cực: C GS ,C DS và C GD

Đây là các điện dung ký sinh, hình thành giữa các điện cực với nhau (5→ 10pF) Ở tầng số thấp các thông số điện dung này có thể bỏ qua

Hỗ dẫn ( hay độ dốc đặc tuyến truyền đạt)

gm =

GS

D

V

I

∆

∆ VDS = const

Trị số gm phản ánh mức độ ảnh hưởng của điện áp điều khiển VGS đến dòng máng ID JFET thường có gm = (7 → 10 mA/V)

2 MOSFET: (hoặc IGFET : Transistor trường có cực cửa cách ly)

a Cấu tạo MOSFET kênh có sẵn :

Từ phiến bán dẫn Si loại P người ta tạo ra trên bề mặt 1 lớp loại N dùng làm kênh dẫn Ở

2 đầu khuyếch tán 2 miền N+ dùng làm cực nguồn ( S ) và cực máng (D) Trên mặt phiến Si được phủ màng SiO2 bảo vệ Phía trên màng này, đối diện kênh dẫn, gắn 1 băng kim loại dùng làm cực cửa Thông qua cửa sổ khoét xuyên màng SiO2 ở vùng thích hợp, người ta phun kim loại tạo tiếp xúc tuyến tính với 2 vùng N+ dùng làm đầu dẫn

ra cho cực S và cực D à Hình thành MOSFET kênh có sẵn loại N

Nguyên lý hoạt động :Xét hoạt động của MOSFET kênh N trong mạch điện :

Dưới tác dụng của đ.áp VDS (do nguồn VDD tạo ra) qua kênh dẫn và cực máng có dòng ID được tạo ra bởi hạt dẫn đa số của kênh Nếu có thêm đ.áp VGS :

Nếu VGS = 0 : ID = IDSS (đgl dòng bảo hòa)

Nếu VGS > 0 : G = (+) , nên hút e thiểu số ở nền P lên kênh dẫn

//////////////// //////

//////

N

SUB Nền P

SiO2

Kênh dẫn loại N

MOSFET kênh có sẵn loại N

Ký hiệu

MOSFET kênh có sẵn loại P

MOSFET kênh có sẵn loại N

//////////////// //////

//////

N

S

G

D

Nền P

+

+

ð Kênh dẫn rộng ra, nên ID tăng cao hơn IDSS , đgl chế độ giàu (enhancement)

Tuy nhiên trường hợp này thường làm hỏng FET nên không sử dụng

Nếu VGS < 0 : G = (-) nên đẩy e- của kênh N tái hợp với lỗ trống ở nền P

ð Kênh dẫn thu hẹp, nên ID giảm, đgl chế độ nghèo (depletion) Như vậy : Khi VGS = 0, MOSFET kênh có sẵn đã có dòng máng ban đầu ID ≠ 0 đgl dòng IDSS Tuỳ cực tính của VGS mà MOSFET hoạt động ở chế độ giàu hay nghèo, dùng giá trị VGS để điều khiển dòng ID tăng hay giảm

Trên cơ sở đó, nếu có tín hiệu xoay chiều VS đưa đến ngõ vào thì hiển nhiên dòng ID cũng thay đổi theo VS và ngõ ra sẽ nhận được tín hiệu đã được khuếch đại

b MOSFET kênh gián đoạn :

Trong MOSFET kênh gián đoạn cũng giống như MOSFET kênh có sẵn, nhưng bây giờ 2 vùng bán dẫn N+ của cực nguồn S và cực cửa G không dính liền nhau bởi kênh dẫn N – do đó nó đgl kênh gián đoạn

Nguyên lý hoạt động : Do kênh gián đoạn nên bình thường không có dòng ID (ID = 0) Khi VGS > 0 : cực G mang điện tích (+) sẽ hút các điện tử thiểu số ở vùng P lên phía giữa của 2 vùng N+ Khi lực hút đủ lớn thì số lượng điện tử tăng lên đủ nối liền 2 vùng N+ và lúc này tạo thành kênh liên tục Khi đó dòng điện đi từ Dà S Điện thế của cực cho G tăng thì

0

Ci

VDD RG

VGS

-RD Rs

Vs

RC

G D

S

D G

S MOSFET kênh gián đoạn loại P MOSFET kênh gián đoạn loại N

Nhận xét chung về JFET và MOSFET:

Ø JFET và MOSFET hoạt động dựa trên sự điều khiển kênh dẫn bởi điện trường ( điện trường này do điện áp trên hai ngõ vào sinh ra, còn dòng điện vào luôn luôn xấp xỉ bằng không Do đặc điểm này, người ta xếp transistor trường vào loại linh kiện điều khiển bằng điện áp Trong khi BJT điều khiển bằng dòng điện

Ø Dòng điện máng ID tạo nên bởi chỉ một loại hạt dẫn, do đó transistor trường được xếp vào loại đơn cực Do không có vai trò hạt thiểu số, không có quá trình sản sinh và tái hợp của hai loại hạt dẫn cho nên tham số của FET ít chịu ảnh hưởng của nhiệt độ Tạp âm nôi bộ bé hơn ở BJT

Ø Ngõ vào của FET có điện trở rất lớn, dòng điện vào gần như bằng không nên mạch hầu như không tiêu thụ năng lượng Điều này đặc biệt thích hợp cho việc khuếch đại các nguồn tín hiệu yếu, hoặc nguồn có nội trở lớn

Ø Vai trò của nguồn và cực máng có thể thay đổi cho nhau mà tham số của FET thay đổi không đáng kể

Ø Kích thước của các cực S, G, D có thể giãm xuống rất bé ( dựa trên công nghệ MOS), thu nhỏ kích thước một cách đáng kể và nhờ đó FET thường rất thông dụng trong các vi mạch có mật độ tích hợp cao

Ø Cũng như BJT, FET có thể mắc theo 3 sơ đồ cơ bản:

o Mạch nguồn chung (S.C)

o Mạch máng chung (D.C)

o Mạch cửa chung (G.C)