Giáo trình thiết bị thu phát 8 ppt

58 v out = f in .R f .I 2 .t 1 5.4 Một số vi mạch chuyển đổi f sang v 5.4.1 Khảo sát IC chuyển đổi F  V RC4151 Mạch biến đổi F  V RC4151 có các đặc tính sau đây: v o = f in .R B .I 2 .t 1 Trong đó: I 2 = 1,9/R s , I 2  140 A, t 1 = 1,1R 0 C 0 . Khi f in = 10 KHz  v out = 10V, độ phi tuyến 1% v out tỷ lệ với f in . 5.5 ứng dụng các bộ chuyển đổi trong DTTT 5.5.1 BỘ NHÂN VÀ CHIA TẦN SỐ Tần số f 2 ở đầu ra (f 2 = K 1 f 1 ) và K 1 có thể (K 1 >1 hay K 1 <1) tùy thuộc vào biến trở R. Một đặc điểm của mạch nhân và chia tần số này so với các nguyên tắc trước đây là K có thể là 1 số lẻ (thập phân) và tùy thuộc vào biến trở R . F/V V/F K R K’’ V 1 V 2 f 2 f 1 K’ Hình 5.7 1 3 2 4 5 6 7 8 RC4151 R 0 6.8K C 0 .01 10K 10K 5K +15V R S 14K C B R B V 0 .022 fin Hình 5.6 10K 59 5.5.2 BỘ TÁCH SÓNG PHA Điện áp ra của bộ tách sóng pha: v 0 = (v 2 -v 1 )=K(f 2 -f 1 ) 5.5.3 MẠCH ĐIỀU CHẾ FM Trong đó V REF : nguồn điện áp chuẩn V i : nguồn tín hiệu vào R 2 : chỉnh tần số trung tâm Dùng mạch đệm Opamp để loại bỏ dòng vào V/F, từ đó mới tính được f IF và f. ffV RR KR V RR KR f IFiREFout      21 2 21 1 V O F/V F/V f 1 f 2 K K V 1 V 2 R R V O = (V 2 -V 1 ) = K(f 2 -f 1 ) Hình 5.8 R R R 1 R 2 K V/F Mạch lọc V i V out V REF 60 5.5.4 ĐIỀU CHẾ FSK (FREQUENCY SHIFT KEY) Điều chế FSK được sử dụng rộng rãi trong truyền thông tin số. Về cơ bản nó được mã hoá 2 trạng thái cơ bản 0-1. Các tần số f 1 , f 2 này không cần có độ phân cách cao. Hình vẽ trên trình bày mạch điều chế FSK với ngõ vào có 2 trạng thái 0, 1, tương ứng ở đầu ra 2 tần số f 1 , f 2 . Hai điện trở R 1 và R 2 dùng để ấn định f 1 và f 2 . Đầu ra của bộ chuyển đổi tín hiệu được biến thành hình sine nhờ 1 bộ lọc, để có chất lượng cao thì có thể sử dụng bộ lọc dạng vi mạch. Từ đó tín hiệu được truyền trên dây điện thoại hoặc có thể lưu dữ trên băng cassette nhờ biến thành tín hiệu sine đó. Trong trường hợp này thì ta nên dùng bộ chuyển đổi có độ chính xác cao ví dụ VF 9400 hay AD 537. V i = 0  f out = KR 1 V REF /(R 1 +R 2 ) = f 1 V i = 1  f out = KR 1 V REF /(R 1 +R 2 ) + KR 1 V i /(R 1 +R 2 ) Suy ra f 2 > f 1 Chuỗi xung từ đầu ra của bộ V- F qua mạch lọc như hình vẽ với độ rộng xung thay đổi, suy ra V 0ut có dạng sine Điều kiện thời hằng  = RC >>. . Nếu thay bộ lọc thông thấp ở trên bằng L, C thì dạng sine chuẩn hơn. . Khi cho V i = 0  V 0 sẽ có tần số f 1 . Khi cho V i = 1  V 0 sẽ có tần số f 2 > f 1 V/F M ạch lọc V REF V i R 1 Mạch đệm K f out R 2 R 1 R 2 C V i V out FSK 1 0 1 1 61 5.5.5 GIẢI ĐIỀU CHẾ FSK Trước tiên để giảm nhiễu, đầu vào ta dùng bộ lọc dải thông từ f 1 đến f 2 . Bộ giải mã FSK nhận tín hiệu có 2 tần số f 1 , f 2 , qua mạch tách điểm 0 để sửa dạng tín hiệu, sau đó đi qua mạch chuyển đổi F-V và nhờ bộ so sánh với mức điện áp chuẩn để tìm lại được tín hiệu có 2 mức 0-1. 5.5.6 LƯU TRỮ DỮ KIỆN TRÊN BĂNG CASSETTE Dữ kiện số có thể lưu trữ trên băng cassette bằng cách sử dụng các bộ biến đổi V-F. Ở các bộ điều chế: các ngõ vào từ 0 đến 5V. Dữ liệu này được đưa vào bộ V-F với tần số làm việc từ 5KHz đến 10KHz, qua bộ chia và bộ lọc thông thấp và ghi vào băng từ. Ở quá trình chuyển đổi ngược lại ta lấy được dữ liệu nguyên thủy, qua bộ giải mã và lấy lại tín hiệu. Trong trường hợp muốn lưu trữ dữ liệu số ta dùng các bộ biến đổi V-F như bộ điều chế FSK. 1 0 0 L ọc Tách đi ểm 0 F/V So sánh f 1 f 2 V ch 62 Trong trường hợp chúng ta ghi nhiều dữ liệu trên băng từ thì sẽ có nhiều bộ chuyển FSK tương ứng. Trong trường hợp truyền dẫn tínhiệu trên nhiều kênh điện thoại, khi sử dụng các bộ chuyển đổi F-V và V-F cần phải sử dụng thêm các bộ lọc để loại bỏ các loại nhiễu trên đường dây và thông thường phương pháp này rất thích hợp cho dải tần số từ 300Hz đến 3kHz. Phương pháp xử lý tín hiệu qua bộ điều chế và giải điều chế FSK cũng tương tự như lưu trữ trên băng cassette. GHI PHÁT FSK 1 FSK 2 Demod FSK 1 Demod FSK 2 V i1 V i2 Ghi Lên Băng V/F : 2 Lọc thông thấp R 2 R 1 V i So sánh F/V Tách điểm 0 A A V REF 1 CHƯƠNG 6 Vòng khoá pha PLL trong đIện tử thông tin 6.1 tổng quan về Vòng khoá pha (Phase Locked Loop - PLL) Vòng khoá pha PLL là hệ thống vòng kín hồi tiếp, trong đó tín hiệu hồi tiếp dùng để khoá tần số và pha của tín hiệu ra theo tần số và pha tín hiệu vào. Tín hiệu vào có thể có dạng tương tự hình sine hoặc dạng số. Ứng dụng đầu tiên của PLL vào năm 1932 trong việc tách sóng đồng bộ. Ngày nay, nhờ công nghệ tích hợp cao làm cho PLL có kích thước nhỏ, độ tin cậy cao, giá thành rẻ, dễ sử dụng. Kỹ thuật PLL được ứng dụng rộng rãi trong các mạch lọc, tổng hợp tần số, điều chế và giải điều chế, điều khiển tự động v.v Có hàng chục kiểu vi mạch PLL khác nhau, một số được chế tạo phổ thông đa dạng, một số được ứng dụng đặc biệt như tách âm (Tone), giải mã Stereo, tổng hợp tần số. Trước đây đa phần PLL bao gồm cả mạch số lẫn tương tự. Hiện nay PLL số trở nên phổ biến. 6.2 Sơ đồ khối + Tách sóng pha: so sánh pha giữa tín hiệu vào và tín hiệu ra của VCO để tạo ra tín hiệu sai lệch V d (t) Tách sóng pha L ọc thông thấp khu ếch đại một chiều VCO v i (t), f i V d (t) v dk (t) f o Hình 6.1 Sơ đồ khối của vòng giữ pha PLL v dc (t) v o (t), f o 2 + Lọc thông thấp: lọc gợn của điện áp V d (t) để trở thành điện áp biến đổi chậm và đưa vào mạch khuếch đại một chiều + Khuếch đại một chiều: khuếch đại điện áp một chiều V dk (t) để đưa vào điều khiển tần số của mạch VCO + VCO (Voltage Controled Oscillator): bộ dao động mà tần số ra được điều khiển bằng điện áp đưa vào. 6.3 Hoạt động của mạch 6.3.1 Nguyên lý hoạt động Vòng khoá pha hoạt động theo nguyên tắc vòng điều khiển mà đại lượng vào và ra là tần số và chúng được so sánh với nhau về pha. Vòng điều khiển pha có nhiệm vụ phát hiện và điều chỉnh những sai số nhỏ về tần số giữa tín hiệu vào và ra. Nghĩa là PLL làm cho tần số o f của tín hiệu VCO bám theo tần số i f của tín hiệu vào. Khi không có tín hiệu v i ở ngõ vào, điện áp ngõ ra bộ khuếch đại V dc (t) =0, bộ dao động VCO hoạt động ở tần số tự nhiên f N được cài đặt bởi điện trở, tụ điện ngoài. Khi có tín hiệu vào v i , bộ tách sóng pha so sánh pha và tần số của tín hiệu vào với tín hiệu ra của VCO. Ngõ ra bộ tách sóng pha là điện áp sai lệch V d (t) , chỉ sự sai biệt về pha và tần số của hai tín hiệu. Điện áp sai lệch V d (t) được lọc lấy thành phần biến đổi chậm V dc (t) nhờ bộ lọc thông thấp LPF, khuếch đại để thành tín hiệu V dk (t) đưa đến ngõ vào VCO, để điều khiển tần số VCO bám theo tần số tín hiệu vào. Đến khi tần số f 0 của VCO bằng tần số f i của tín hiệu vào, ta nói bộ VCO đã bắt kịp tín hiệu vào. Lúc bấy giờ sự sai lệch giữa 2 tín hiệu này chỉ còn là sự sai lệch về pha mà thôi. Bộ tách sóng pha sẽ tiếp tục so sánh pha giữa 2 tín hiệu để điều khiển cho VCO hoạt động sao cho sự sai lệch pha giữa chúng giảm đến giá trị bé nhất. B L = f max – f min f N f min f max B C = f 2 – f 1 f 1 f 2 f N B C = f 2 – f 1 f 1 f 2 Hình 6.2 D ải bắt v à d ải khoa của PLL 3 a/ Dải bắt b/ Dải khóa Dải bắt B C (Capture range): ký hiệu B C =f 2 - f 1 , là dải tần số mà tín hiệu vào thay đổi nhưng PLL vẫn đạt được sự khoá pha, nghĩa là bộ VCO vẫn bắt kịp tần số tín hiệu vào. Nói cách khác, là dải tần số mà tín hiệu vào ban đầu phải lọt vào để PLL có thể thiết lập chế độ đồng bộ (chế độ khóa). B C phụ thuộc vào băng thông LPF. Để PLL đạt được sự khóa pha thì độ sai lệch tần số (f i – f N ) phải nằm trong băng thông LPF. Nếu nó nằm ngoài băng thông thì PLL sẽ không đạt được khóa pha vì biên độ điện áp sau LPF giảm nhanh. Giả sử mạch PLL đã đạt được chế độ khoá, VCO đã đồng bộ với tín hiệu vào. Bây giờ ta thay đổi tần số tín hiệu vào theo hướng lớn hơn tần số VCO thì VCO sẽ bám theo. Tuy nhiên khi tăng đến một giá trị nào đó thì VCO sẽ không bám theo được nữa và quay về tần số tự nhiên ban đầu của nó. Ta làm tương tự như trên nhưng thay đổi tần số tín hiệu vào theo hướng nhỏ hơn tần số VCO. Đến một giá trị nào đó của tần số tín hiệu vào thì VCO sẽ không bám theo được nữa và cũng trở về tần số tự nhiên của nó. Dải giá trị tần số từ thấp nhất đến cao nhất đó của tín hiệu vào được gọi là dải khoá. Từ đó ta định nghĩa: Dải khóa B L (Lock range): ký hiệu B L =f max - f min , là dải tần số mà PLL đồng nhất được tần số f 0 với f i . Dải này còn gọi là đồng chỉnh (Tracking range). Các tần số f max , f min tần số cực đại và cực tiểu mà PLL thực hiện được khóa pha (đồng bộ). Dải khóa phụ thuộc hàm truyền đạt (độ lợi) của bộ tách sóng pha, khuếch đại, VCO. Nó không phụ thuộc vào đáp tuyến bộ lọc LPF vì khi PLL khóa pha thì f i - f 0 = 0. (f i – f N ) trong băng thông LPF đồng bộ được (f i – f N ) ngoài băng thông LPF, không đồng bộ được Điện áp sau LPF f Hình 6.3 Điện áp sau bộ lọc thông thấp 4 Khi PLL chưa khóa pha: f i ≠ f 0 . Khi PLL khóa pha: f i = f 0 . Ở chế độ khóa pha, dao động f 0 của VCO bám đồng bộ theo f i trong dải tần khóa B L rộng hơn dải tần bắt B C . Ví dụ: VCO của một vòng khoá pha PLL có tần số tự nhiên bằng 12MHz. Khi tần số tín hiệu vào tăng lên từ giá trị 0Hz thì vòng PLL khoá tại giá trị 10MHz. Sau đó tiếp tục tăng thì nó sẽ bị mất khoá pha tại 16MHz. 1. Hãy tìm dải bắt và dải khoá. 2. Ta lặp lại các bước trên nhưng bắt đầu với tần số tín hiệu vào có giá trị rất cao, sau đó giảm dần. Hãy tính các tần số mà PLL thực hiện khoá pha và mất khoá pha. 1. Dải bắt: B C = f 2 – f 1 =2(12-10)=4MHz Dải khoá: B L = f max – f min =2(16-12)=8MHz 2. Đáp ứng của vòng PLL có tính đối xứng, nghĩa là tần số tự nhiên tại trung tâm của dải khoá và dải bắt. Do đó, khi giảm tần số tín hiệu vào đến 14MHz thì PLL sẽ bắt đầu thực hiện khoá pha (VCO bám đuổi tín hiệu vào). Tiếp tục giảm tần số tín hiệu vào thì đến giá trị 8MHz PLL bắt đầu mất khoá pha (VCO không bám còn bám đuổi tín hiệu vào được nữa). 6.3.2 Các thành phần của PLL 6.3.2.1 Bộ tách sóng pha (Phase Detector): B L = f max – f min f N f min f max B C = f 2 – f 1 f 1 f 2 8 10 14 12 16 MHz Hình 6.4 Dải bắt và dải khoá của PLL . (K 1 >1 hay K 1 <1) tùy thu c vào biến trở R. Một đặc điểm của mạch nhân và chia tần số này so với các nguyên tắc trước đây là K có thể là 1 số lẻ (thập phân) và tùy thu c vào biến trở R . . V/F K R K’’ V 1 V 2 f 2 f 1 K’ Hình 5.7 1 3 2 4 5 6 7 8 RC4151 R 0 6.8K C 0 .01 10K 10K 5K +15V R S 14K C B R B V 0 .022 fin Hình. khác, là dải tần số mà tín hiệu vào ban đầu phải lọt vào để PLL có thể thiết lập chế độ đồng bộ (chế độ khóa). B C phụ thu c vào băng thông LPF. Để PLL đạt được sự khóa pha thì độ sai lệch