Điện Tử - Kỹ Thuật Số Professional Books part 30 pps

Hình 3.1.16 FF JK từ FF SR Còn cấu tạo bên trong của FF JK kích bằng cạnh sườn sẽ như sau : Hình 3.1.17 Cấu trúc mạch của FF JK c) FF T Khi nối chung 2 ngõ vào JK như hình dưới thì sẽ được FF T : chỉ có một ngõ vào T, ngõ ra sẽ bị lật lại trạng thái ban đầu khi ngõ T tác động và mỗi khi có cạnh sườn lên hay xuống của xung ck. Kí hiệu khối và bảng trạng thái của FF T như sau : => Hình 3.1.18 Kí hi ệu khối của FF T Hình 3.1.19 Dạng sóng minh hoạ cho hoạt động của FF T FF T được sử dụng chính để tạo mạch đếm chia 2. Khi T nối lên mức 1 (V cc ) hay để trống, xung kích lần lượt đưa vào ngõ Ck. Nhận thấy ngõ ra Q sẽ lật trạng thái mỗi lần ck xuống hay lên. Tần số xung ngõ ra Q chỉ còn bằng một nửa tần số ngõ vào ck nếu đưa Q này tới các tầng FF sau nữa thì lần lượt tần số f sẽ lại được chia đôi. Đây là nguyên lí chính của mạch đếm sẽ được xét đến ở phần sau. Hình 3.1.19a FF T dùng làm mạch chia tần d) FF D Khi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D : chỉ có 1 ngõ vào gọi là ngõ vào data(dữ liệu) hay delay(trì hoãn). Hoạt động của FF D rất đơn giản : ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay xuống. => Hình 3.1.20 Kí hi ệu khối Hình 3.1.21 Dạng sóng minh hoạ cho hoạt động của FF D FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp cho mạch sau như mạch cộng, ghi dịch… nên hơn nữa ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay. e) Mạch chốt D Các FF nảy bằng mức đều có thể trở thành mạch chốt khi chân ck cho ở mức tác động luôn. Thông dụng nhất là chốt D. Mạch được tạo bởi FF D khi thay ngõ vào đồng bộ bởi ngõ vào cho phép (enable : E) tác động ở mức cao. Cấu tạo kí hiệu và bảng trạng thái như những hình sau : Hình 3.1.22 Kí hiệu khối và bảng sự thật của chốt D Hình 3.1.23 Cấu tạo chốt D 2.3 Flip flop khi có thêm ngõ vào trực tiếp Hình 3.124 Kí hi ệu FF SR có Như thấy các FF đã xem xét ở trên khi cấp điện sẽ có thể xây dựng ngay trạng thái của ngõ ra vì nó còn tuỳ thuộc vào cấu trúc của mạch và các yếu tố ngẫu nhiên khác. Vì lí do này 2 ngõ vào mới được thêm vào để xác định chính xác trạng thái logic ra lúc cấp điện (mở nguồn) hay bất cứ lúc nào muốn, nó hoàn toàn độc lập với trạng thái logic ở các ngõ vào đồng bộ J, K, R, S, D, T và kể cả xung đồng hồ ck, tứcl à chúng giành quyền ưu tiên trước hết quyết định ngõ ra. Chúng được gọi là ngõ vào trực tiếp (ngõ vào không đồng bộ) và đặt tên là Preset (Pr) có nghĩa là đặt trước và Clear (Cl) có nghĩa là xoá Cần phải để ý rằng không được phép đặt chân Pr = Cl = 0 vì khi đó Q = Q' =1 trạng thái cấm. Chân Pr, Cl khi này không có tác dụng gì, không xác định được trạng thái ra. Do đó, nhiều mạch FF chỉ có 1 ngõ Clear để xoá mạch khi cần mà không có ngõ Pr; có FF thì lại không có cả 2 ngõ này. Về cấu trúc bên trong của FF khi này, 2 ngõ Pr và Cl sẽ được đưa vào tầng trung gian của các FF, như trong cấu tạo của IC 74LS76. K ỹ T hu ậ t S ố Blogthongtin.info Biên tập: Nguyễn Trọng Hòa Bài 2: Flip-flop (Phần 2: Ứng dụng của chốt và FF) thêm ngõ Pr và Cl 3.1 Mạch phát hiện tuần tự các dữ liệu.  Với 2 tín hiệu vào cùng một lúc A và B, để xác định tín hiệu nào vào trước, tín hiệu nào vào sau (chẳng hạn ai bấm chuông trước), ta có thể dùng FF JK (cổng NAND không thể xác định được). Mạch trên minh hoạ cho hoạt động của mạch Hình 3.1.27 Mạch phát hiện tuần tự dữ liệu A và B  FF JK có ngõ K để ở thấp, xoá mạch để ngõ ra Q ở thấp. Bây giờ nếu A đưa tới ngõ J mà vào trước, thì khi B vào sau ở ngõ ck sẽ làm Q lên cao. Ngược lại, nếu A vào sau, thì khi B vào trước (ngõ J khi này vẫn ở thấp) sẽ vẫn để ngõ ra Q ở thấp 3.2 Mạch báo động khi tia sáng bị cắt  Hình minh hoạ Hình 3.1.28 Mạch báo động khi tia sang bị cắt  Hoạt động : o Bình thường công tắc SW hở để ngõ R của chốt SR ở cao. Chùm tia sáng đến transistor quang làm điện trở giữa cực B và E của nó giảm (tuỳ thuộc cường độ ánh sáng rọi vào). Do S, R đang ở cao nên ngõ ra của chốt vẫn giữ nguyên trạng thái trước đó (được xác định lúc mở điện hay các yếu tố khác). . trạng thái mỗi lần ck xuống hay lên. Tần số xung ngõ ra Q chỉ còn bằng một nửa tần số ngõ vào ck nếu đưa Q này tới các tầng FF sau nữa thì lần lượt tần số f sẽ lại được chia đôi. Đây là nguyên. quang làm điện trở giữa cực B và E của nó giảm (tuỳ thuộc cường độ ánh sáng rọi vào). Do S, R đang ở cao nên ngõ ra của chốt vẫn giữ nguyên trạng thái trước đó (được xác định lúc mở điện hay. khác. Vì lí do này 2 ngõ vào mới được thêm vào để xác định chính xác trạng thái logic ra lúc cấp điện (mở nguồn) hay bất cứ lúc nào muốn, nó hoàn toàn độc lập với trạng thái logic ở các ngõ vào