Chương 9: CẤU TRÚC 8279 Sử dụng 8279 là một phương pháp dùng phần cứng để giao tiếp với bàn phím ma trận và hiển thò đa hợp. Bất lợi của phương pháp dùng phần mềm là vi xử lí bò bận trong lúc kiểm tra và làm tươi hiển thò. 8279 sẽ thay thế vi xử lí đảm nhận hai nhiệm vụ này. Bất lợi của việc sử dụng 8279 là giá cả. 8279 là một thiết bò dạng DIP –40, có hai phần chính: bàn phím và hiển thò. Phần bàn phím có thể được nối với một ma trận tối đa 64 phím. Sự gõ phím được giải nảy và mã phím được lưu vào bộ nhớ FIFO bên trong (frist-in-frist-out:vào trước ra trước) và một tín hiệu ngắt được phát ra mỗi lần gõ phím .Phần hiển thò có thể cung cấp một hiển thò có quét tối đa 16 hiển thò. Phần này có bộ nhớ RAM 16x8 có thể được sử dụng để đọc/ghi thông tin cho các mục đích hiển thò. Phần hiển thò có thể được khởi tạo ở dạng ghi phải (right entry) hoặc ghi trái (left entry). Tần số xung đồng hồ cấp cho 8279 tối đa là 3,125 MHZ. Sơ đồ khối logic trình bày 4 phần chính của 8259 :bàn phím quét, hiển thò và giao tiếp vi xử lí. Các chức năng của các phần này được mô tả như dưới đây: I/O I I I I I I I I I O O O O O Data Bus (Bidirectional) DB0-7 CLK RESET /CS /RD /WR A0 IRO SLO-3 RLO-7 SHIFT CN/ST OUT A0-3 OUT B0-3 /BD Clock Input Reset Input Chip Select Read Input Write Input Scan Line Shift Input Control Strobe Input Display (A) Output Display (B) Outputs Blank Display Output Buffer Address Interrupt Request Output Return Lines 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 20 21 DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 RL4 RL5 RL6 RL7 RL2 RL3 RL1 RL0 SL3 SL2 SL1 SL0 OUT B0 OUT B1 OUT B2 OUT B3 OUT A0 OUT A1 OUT A2 OUT A3 /BD /CS A0 Vcc Vss /RD /WR CLK IRO SHIFT CNTL/STB RESET 8279 Pin Configuration VCC IRQ Data Bus /RD /RD /CS A0 Reset CLK Scan Display Data Key Data SHIFT CN/ST 8 8 4 4 4 Logic Symbol CPU Interface RL0-7 Pin Names Hình 4.11 : Sô ñoà chaân logic cuûa 8279 IRQ BD CLK RESET DB0-DB7 Data Buffer Control and Timing Registers Timing and Control Internal Data Bus (8) Display Address Registers 16 x 8 Display RAM 8 x 8 FIFO/Sensor RAM Keyboard Debounce and Control OUT A0-A3 OUT B0-B3 Display Registers SL0-SL3 Scan Counter RD WR CS A0 I/O Control 8 FIFO/Sensor RAM Status RL0-RL7 CNTL/STB SHIFT Return Hình 4.12 : Sô ñoà khoái 8279 Phần bàn phím Phần này có 8 đường (RL 0 -RL 7 ) có thể nối với 8 cột của bàn phím cộng với hai đường thêm vào : SHIFT và CNTL/ STB (Control/strobe)trạng thái của phím SHIFT và phím Control có thể được lưu trữ dọc theo một sự đóng phím .Các phím được tự động giải mã và bàn phím có thể hoạt động ở hai mode: khóa ngoài hai phím (two-key clockout) hoặc xoay vòng N phím (N- key rollover ). Ở mode khóa ngòai hai phim, nếu hai phím được ấn đồng thời, chỉ có các phím đầu tiên được xác nhận . Ở mode xoay vòng N phím, các phím động thời được xác nhận và mã của chúng được lưu trữ vào bộ đệm bên trong, nó cũng có thể được đặt sau cho không có phím nào được xác nhận cho đến khi chỉ còn một phím được nhấn phần bàn phím có chứa bộ nhớ RAM-FIFO 8x8 .RAM-FIFO chứa 8 thanh ghi có thể lưu trữ 8 sự ghi nhận của bàn phím, mỗi cái được đọc ra theo thứ tự ghi vào .Logic trạng thái giữ dấu vết có thứ tự của sự ghi nhận phím và cung cấp một tín hiệu cần ngắt IRQ khi FIFO không rỗng. Phần quét Phần quét có một bộ đệm quét và 4 đường quét (SL o - SL 3 ). đường quét này có thể được giải mã nhờ sử dụng một bộ gỉai mã 4 sang 16 đường để tạo ra 16 đường quét các đường này có thể được nối đến các hàng của một bàn phím dạng ma trận và các mạch lái số của một hiển thò đa hợp Phần hiển thò Phần hiển thò có 8 đường được chia thành 2 nhóm,A 0 – A 3 và B 0 – B 3 . Các đừng này có thể được sử dụng, hoặc như một nhóm tám đường hoặc hai nhóm bốn đường, trong sự liên hệ với các đường quét cho một hiển thò đa hợp.Hiển thò có thể được nhấp nháy nhờ đường BD.Phần này chứa RAM hiển thò 16x8. Vi xử lí có thể ghi vào hoặc đọc dữ liệu từ các thanh ghi này. Phần giao tiếp với vi xử lí Phần này bao gồm tám đường dữ liệu hai chiều, một đường ngắt (IRQ), và sáu đường giao tiếp,kể cả đường đòa chỉ của bộ đệm (A 0 ) Khi A 0 ở mức cao, các tín hiệu được hiểu như là các từ điều khiển và trạng thái.Khi A 0 ở mức thấp, các tín hiệu được hiểu là dữ liệu Đường IRQ lên mức cao bất kì lúc nào việc ghi nhận dữ liệu vào FIFO. Tín hiệu này được sử dụng để ngắt vi xử lí nhằm chỉ đònh tính khả dụng của dữ liệu . Output Return Lines 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 20 21 DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 RL4 RL5 RL6 RL7 RL2 RL3 RL1 RL0 SL3 SL2 SL1 SL0 OUT. Chương 9: CẤU TRÚC 82 79 Sử dụng 82 79 là một phương pháp dùng phần cứng để giao tiếp với bàn phím ma trận và hiển thò đa hợp. Bất lợi của phương pháp dùng phần mềm là vi xử lí bò bận. đồng hồ cấp cho 82 79 tối đa là 3,1 25 MHZ. Sơ đồ khối logic trình bày 4 phần chính của 8 2 59 :bàn phím quét, hiển thò và giao tiếp vi xử lí. Các chức năng của các phần này được mô tả như dưới đây: I/O I I I I I I I I I O O O O O Data