Chương 7: ĐỆM TUYẾN ĐỊA CHỈ CAO Mạch đệm (buffer)là một mạch logic để khuếch đại dòng điện hoặc công suất. Mạch đệm về cơ bản được sử dụng để làm tăng khả năng lái (drive) của một mạch logic Hình 4.5 trình bày 74LS244, một mạch đệm một chiều (vì tuyến đòa chỉ là tuyến một chiều,hướng tjừ vi xử lí đến các thiết bò bên ngòai) để làm tăng khả năng lái của tuyến đòa chỉ cao. Về cơ bản, các tuyến của 8085 có thể cấp dòng 400 A (I O H = 400 A) và rút dòng 2A (I I L = 2A); chúng chỉ có thể lái một tải logic TTL. Mặc dù bên trong 8085 đã có các mạch đệm dữ liệu và đòa chỉ, nhưng theo khuyến cáo của các nhà chế tạo, một hệ thống vi xử lí có 10 thành phần trở lên nên dùng các mạch đệm. Mạch đệm 74LS244 có khả năng cấp dòng 15mA và rút dòng 24mA. 4.5 ĐỆM TUYẾN DỮ LIỆU Hình 4.5 cũng trình bày 74LS245, một mạch đệm hai chiều để làm tăng khả năng lái của tuyến dữ liệu. 74LS245 có thể rút dòng 24mA và cấp dòng 15mA. 74LS245 có 8 đường dữ liêu hai chiều: hướng của dòng dữ liệu được xác đònh bởi chân điều khiển hướng (DIR) RD Tuyến đòa chỉ cao của vi xử lí 8085 Tuyến dữ liệu đã giải đa hợp từ 8085 Tuyến dữ liệu của hệ thống (đã được đệm) Tuyến đòa chỉ cao của hệ thống (đã được đệm) 74LS244 1A1 2 1A2 4 1A3 6 1A4 8 2A1 11 2A2 13 2A3 15 2A4 17 1G 1 2G 19 1Y1 18 1Y2 16 1Y3 14 1Y4 12 2Y1 9 2Y2 7 2Y3 5 2Y4 3 74LS245 A1 2 A2 3 A3 4 A4 5 A5 6 A6 7 A7 8 A8 9 G 19 DIR 1 B1 18 B2 17 B3 16 B4 15 B5 14 B6 13 B7 12 B8 11 A8 A9 A10 A11 A12 A13 A14 A15 D0 D1 D2 D3 D4 D5 D6 D7 A8 A9 A10 A11 A12 A13 A14 A15 D0 D1 D2 D3 D4 D5 D6 D7 Hình 4.5 : Sơ đo àmạch đệm tuyến đòa chỉ cao và tuyến dữ liệu Hình 4.5 chứng tỏ rằng mạch đệm luôn được cho phép nhờ nối đất tín hiệu G. Hướng của dòng dữ liệu được xác đònh bằng cách nối tín hiệu RD từ vi xử lí đến tín hiệu DIR. Khi vi xử lí ghi (WR) vào một ngoại vi, RD lên cao vì dòng dữ liệu từ vi xử lí đến các ngoại vi khi vi xử lí đang đọc (RD) từ một ngoai vi, RD xuống thấp và dòng dữ liệu hướng đến vi xử lí, tuyến đòa chỉ thấp không cần thiết phải được đệm trong hệ thống này (nếu đệm càng tốt) vì trong bản thân mạch chốt (74LS373), dữ liệu đòa chỉ đã được đệm rồi. Tuyến điều khiển, nếu có đệm thì cách thức thực hiện như là của tuyến đòa chỉ cao. Trong hệ thống vi xử lí ,các ngoại vi được kết nối ở dạng song song giữa tuyến đòa chỉ tuyến dữ liệu và tuyến điều khiển. Vi xử lí chỉ thông tin với một trong các thiết bò tại mọt thời điểm, khi đó phải cách li tất cả các thiết bò còn lại. Việc sử dụng các mạch ba trạng thái (Tri_State). Sẽ giải quyết được vấn đề này 4.6 GIẢI MÃ ĐỊA CHỈ Trong một hệ thống vi xử lý, ngoài các phần tử nhớ ( ROM, RAM), vi xử lý còn phải thông tin với các I/O ngoại vi (8255, 8279 ). Để vi xử lý hiểu rằng, nó đang hay cần thông tin với bộ nhớ nào ( ROM hay RAM), hoặc với I/O nào 8255 và với phần tử nào trong một thiết bò ( ô nhớ nào, thanh ghi nào; trạng thái, điều khiển hay thanh ghi dữ liệu). Bắt buộc, vấn đề giải mã đòa chỉ được thực thi. 4.6.1 CÁC PHƯƠNG PHÁP GIẢI MÃ ĐỊA CHỈ Có tất cả 3 phương pháp để giải mã đòa chỉ : 1. Giải mã đòa chỉ từng phần (Partial Address Decoding) 2. Giải mã đòa chỉ toàn phần (Full Address Decoding) 3. Giải mã đòa chỉ theo khối (Block Address Decoding) Có nhiều kỹ thuật khác nhau để thực hiện 3 phương pháp trên, đó là : (1) Giải mã đòa chỉ dùng logic ngẫu nhiên (Address Decoding using Random Logic) (2) Giải mã đòa chỉ dùng các bộ giải mã m đường sang n đường (Address Decoding Using m_line to n_line decoders) (3) Giải mã đòa chỉ bằng PROM (Address Decoding with PROM) (4) Giải mã đòa chỉ dùng dãy logic lập trình PLA (Address Decoding Using Program Mable Logic Array) Các kỹ thuật giải mã nêu trên đều có ưu điểm và những hạn chế của nó. Tùy theo điều kiện thực tế mà chọn phương pháp giải mã thích hợp. Các kỹ thuật này đều có thể áp dụng bộ nhớ và I/O ngoại vi. Nhưng, đối với I/O ngoại vi, cho phép chọn lựa một trong hai phương pháp : ( a) Giải mã I/O ngoại vi (Puripheral I/O) hay còn gọi là I/O cách ly (Isolated I/O) ( b) Giải mã I/O có lập bản đồ nhớ (Memory - Mapped I/O) 4.6.2 GIẢI MÃ ĐỊA CHỈ CHO ĐƠN VỊ CPU Do thói quen và điều kiện thực tế khi thiết kế CPU này, các chương trình được thử nghiệm trên SDK-85 (System Design Kit). Để không mất thời gian cho việc sửa đổi lại chương trình, nên nhóm thực hiện đề tài đã chọn giải pháp: Giải mã đòa chỉ dòng các bộ giải mã của m đường sang n đường. I/O ngoại vi Giải mã đòa chỉ cho hệ thống bộ nhớ và ngoại vi Cơ sở để chọn lựa kích cỡ bộ nhớ chính là dung lượng phần mềm. Phần mềm ở đây bao gồm chương trình hệ thống (chương trình monitor) và chương trình của người dùng. Hệ thống bộ nhớ và ngoại vi ở đây gồm có : Một EPROM, có dung lượng 8K x 8 bit (loại 2764 ) Một RAM có dung lượng 8K x 8bit ( loại 6264 ). Hai 8255 có dung lượng chiếm 4 ô nhớ Một 8279 chiếm 2 ô nhớ Bộ nhớ ROM ( Read-Only Memory) có nhiệm vụ lưu giữ thường xuyên bộ lệnh được được xây dựng cho VI XƯ ÛLÍ và chương trình quản lý bộ lệnh đó. Bộ nhớ RAM (Random Access Memory) sẽ lưu giữ tạm thời (khi được cấp điện) các thông số cần thiết cho chương trình và cả chương trình điều khiển của người dùng . Xem bảng 4.3. Bảng 4.3- Bản đồ nhớ và bảng đòa chỉù của hệ thống . Bản đồ nhớ 0000 H ROM 8 K 1FFF H 2000 H RAM 8 K 3FFF H 4000 H 8255 A 5FFF H 6000 H 8255 B 7FFF H 8000 H 8279 9FFF H NO USE FFFF H Bảng đòa chỉ bộ nhớ và ngoại vi của hệ thống Hệ thống A 15 A 14 A 13 A 12 A 0 Vùng đòa chỉ ROM 0 0 0 0 0 0 0 0 1 1 0000 H 1FFF H RAM 0 0 0 0 1 1 0 0 1 1 2000 H 3FFF H 8255 A 0 0 0 0 1 1 0 0 1 1 4000 H 5FFF H 8255 B 0 0 1 1 1 1 0 0 1 1 6000 H 7FFF H 8279 1 1 0 0 0 0 0 0 1 1 8000 H 9FFF H Qua bảng trên, chúng ta thấy rằng : Vùng nhớ 40K = [ 0000 H 9FFFF H ] được chia thành 5 khối bằng nhau, mỗi khối có dung lượng 8K. Nếu muốn giải mã đòa chỉ cho hệ thống này bằng kỹ thuật dùng bộ giải mã thì yêu cầu đặt ra là : Bộ giải mã phải có ít nhất 5 ngõ ra. Do đó có thể chọn bộ giải mã 74LS138 : giải mã 3 đường sang 8 đường. Xem hình 4.6 A 15 A 14 CS / ROM A 13 CS /RAM V CC CS / 8255 A CS / 8255 B CS/ 8279 A B C 74138 E 3 E 2 E 1 Hỡnh 4.6- Sụ ủo giaỷi maừ ủũa chổ cho heọ thoỏng . thống vi xử lí có 10 thành phần trở lên nên dùng các mạch đệm. Mạch đệm 74 LS244 có khả năng cấp dòng 15mA và rút dòng 24mA. 4 .5 ĐỆM TUYẾN DỮ LIỆU Hình 4 .5 cũng trình bày 74 LS2 45, một mạch đệm. 74 LS244 1A1 2 1A2 4 1A3 6 1A4 8 2A1 11 2A2 13 2A3 15 2A4 17 1G 1 2G 19 1Y1 18 1Y2 16 1Y3 14 1Y4 12 2Y1 9 2Y2 7 2Y3 5 2Y4 3 74 LS2 45 A1 2 A2 3 A3 4 A4 5 A5 6 A6 7 A7 8 A8 9 G 19 DIR 1 B1 18 B2 17 B3 16 B4 15 B5 14 B6 13 B7 12 B8 11 A8 A9 A10 A11 A12 A13 A14 A 15 D0 D1 D2 D3 D4 D5 D6 D7 A8 A9 A10 A11 A12 A13 A14 A 15 D0 D1 D2 D3 D4 D5 D6 D7 Hình. 74 LS244 1A1 2 1A2 4 1A3 6 1A4 8 2A1 11 2A2 13 2A3 15 2A4 17 1G 1 2G 19 1Y1 18 1Y2 16 1Y3 14 1Y4 12 2Y1 9 2Y2 7 2Y3 5 2Y4 3 74 LS2 45 A1 2 A2 3 A3 4 A4 5 A5 6 A6 7 A7 8 A8 9 G 19 DIR 1 B1 18 B2 17 B3 16 B4 15 B5 14 B6 13 B7 12 B8 11 A8 A9 A10 A11 A12 A13 A14 A 15 D0 D1 D2 D3 D4 D5 D6 D7 A8 A9 A10 A11 A12 A13 A14 A 15 D0 D1 D2 D3 D4 D5 D6 D7 Hình 4 .5 : Sơ đo mạch đệm tuyến đòa chỉ cao và tuyến dữ liệu Hình 4 .5 chứng tỏ rằng mạch đệm luôn