Báo cáo thí nghiệm môn kỹ thuật số

Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm và điền các kết quả khảo sát vào Bang 1.1 theo hướng dan & muc Kiém tra... Yêu cầu: Sinh viên thực hiện kháo sát hoạt động của hàm

Trang 1

ĐẠI HỌC QUOC GIA THÀNH PHÓ HÒ CHÍ MINH *®

TRƯỜNG ĐẠI HỌC BÁCH KHOA

KHOA ĐIỆN - ĐIỆN TỬ

BK TP.HCM

BAO CAO THI NGHIEM

MON: KY THUAT SO GVHD: DOAN NGOC CAM LOP: L16 NHOM: 6

Sinh viên thực hiện:

Trang 2

Lab 1: Các công logic và IC chức năng cơ bản

LAB 1:CÁC CÔNG LOGIC VÀ

IC CHỨC NĂNG CƠ BẢN

THÍ NGHIÊM 1:

Mục tiêu: Nắm được cách khảo sát hàm boolean sử dụng các công logic

Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm và điền các kết quả khảo sát vào Bang 1.1 theo hướng dan & muc Kiém tra

Trang 3

os Lab 1: Cac cong logic va IC chic néing co ban

[] Sinh vién tién hanh lap mach va khao sát hoạt động của hàm, ghi kết quả vào cét fies cua Bang 1.1

[] Thuc hién ham boolean trén chi sử đụng công NAND 2 ngõ vào, cần sử dụng bao nhiêu

công NAND? Tại sao?

Trang 4

f> Lab 1: Cac cong logic va IC chic néing co ban

[] Sinh viên tiễn hành vẽ sơ đồ nguyên lý của mạch cần thiết kế (toàn NAND)

[Ï Sinh viên tiền hành lắp lại mạch và thực hiện với hàm chỉ sử đụng cổng NAND Kết quả

kiểm tra điền vào cột f„„a của Bang 1.1

THI NGHIEM 2

Trang 5

Yêu cầu: Sinh viên thực hiện kháo sát hoạt động của hàm được cho bởi Bảng l.2 và điền

các kết quả khảo sát vào Bảng I.2 theo hướng dẫn ở mục Kiểm tra

[] Viết biểu thức ngõ ftheo các ngõ vao x, y, z:

[Ï Sinh viên tiễn hành vẽ sơ đồ nguyên lý của mach can thiết kế Ghi rõ chân của IC

Trang 6

[ï Thực hiện hàm boolean trên chỉ sử dụng cổng NOR 2 ngõ vào, cần sử dụng bao nhiêu

công NOR? Tai sao?

Trang 7

f> Lab 1: Cac cong logic va IC chic néing co ban

[ï Sinh viên tiễn hành lắp lại mạch và thực hiện với hàm chỉ sử dụng cổng NOR Kết quả

kiểm tra điền vào cột f„„ của Bang 1.2

THI NGHIEM 3

Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi Hình 3 và điền các

kết quả khảo sát vào Bảng 3 theo hướng dẫn ở mục Kiểm tra

A

Hình 1.14: Ham Boolean cua thi

Trang 8

Bảng 1.3 Kết quả khảo sát

Trang 9

đ& Lab 1: Các công logic và IC chức năng cơ bản

Trang 10

ot Lab 1: Cac cong logic va IC chic néing co ban

[] Sinh vién tiễn hành rút gọn hàm đã cho ở Hình 1.14 và vẽ lại mạch logic mô tả hàm

boolean đã cho Sinh viên tiễn hành lắp mạch và khảo sát hoạt động của hàm, ghi kết quả

Trang 11

đ& Lab 1: Các công logic và IC chức năng cơ bản

THÍ NGHIỆM 4

Mục tiêu: Năm được cách thức sử dụng các IC chức năng đề thực hiện hàm boolean

Yêu cầu: Sinh viên thực hiện thiết kế ham xly|lz|] f | fies

boolean sir dung IC chức năng 74LSI5I 0/09/9409 |0

Trang 12

a

So do két néi va bang hoat dong cia 74LS151:

Inputs Outputs Select Strobe Y w

H = High Level, L = Low Level, X = Don't Care

DO thru D7 = the level of the respective D input

[] Sinh vién str dung IC 74LS151 va cac céng logic cần thiết dé thiết kế mạch thực hiện hàm boolean da cho

Trang 13

<3 Lab 1: Cac cong logic va IC chic néing co ban

[2

DS D6 D?

Trang 14

[] Lap mach thực tế và khảo sát mạch, điền kết quả vào cột fies: 6 bang 1.4

LI Chèn hình chụp minh chứng sinh viên đã lắp xong mạch hoặc xác nhận của GVHD:

THÍ NGHIỆM 5

Mục tiêu: Năm được cách thức sử dụng các IC chức năng đề thực hiện hàm boolean

Yêu cầu: Sinh viên thực hiện thiết kế hàm boolean sử dụng IC chức năng 74LS 138 và các

cổng logic cần thiết Kết quả khảo sát điền vào Bảng 1.5 theo hướng dẫn ở mục Kiểm tra

Sơ đồ chân của FC 74LS138:

Trang 15

Trang 16

">

Bang hoat dong cia 74LS138:

INPUTS OUTPUTS

L L

H = High voltage level

L_ = Low voltage level

Trang 17

<3 Lab 2: Thực hién cac IC chức năng co ban trén FPGA

[ï Vẽ sơ đồ nguyên lý của mạch đã thiết kế

0 Lap mạch thực tế và khảo sát mạch, điền kết qua vao cot frs ở bảng

Chèn hinh chyp minh chứng smh viên đã lắp xong mạch hoặc xác nhận cua GVHD:

Trang 18

a

3 Lab 2: Thực hién cac IC chức năng co ban trén FPGA

LAB 2: THUC HIEN CAC IC CHUC

NANG CO BAN TREN FPGA

THI NGHIEM 1

Muc tiéu: Thực hiện khảo sat hoat d6ng cia ham Boolean trén Kit DE 2

Yêu cầu: Sinh viên thực hiện khảo sát

hoạt động của hàm và điền các kết quả

khảo sát vào Bảng 2.1 theo hướng dẫn ở

Trang 19

[] Sinh viên viét doan ma SystemVerilog thực hiện hoạt động của hàm như hướng dẫn từ

Prelab với sơ đồ gán chân như sau:

[Ï Sinh viên tiền hành tổng hợp thiết ké System Verilog va khao sat hoạt động của hàm trên

mô phỏng, ghi kết quả vào cét fim cla Bang 2.1

Trang 20

| ea

ee

Trang 21

THÍ NGHIỆM 2

Muc tiéu: Nam được cách khao sat ham boolean str dyng kit DE2

Yêu cầu: Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi Bảng 2,2 và điền

các kết quả khảo sát vào Bảng 2.2 theo hướng dẫn ở mục Kiểm tra

Trang 22

&> Lab 2: Thực hién cac IC chức năng co ban trén FPGA

[] Sinh viên viét doan ma SvstemVernillog thực hiện hoạt động của hàm như hướng dẫn từ

Trang 23

mô phỏng, ghi kết quả vào cột f¿„ của Bảng 2.2

[] Sinh viên xem kết quả Netlist > RTL Viewer của mạch Kết quả này có giống với sơ đồ công logic sinh viên đã vẽ không, tại sao?

xnor_tmp

>—

=i

and_tmp _>—

[Ï Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu

hay không? Ghi kết quả vào cét fx cla Bang 2.2

Trang 24

đ& Lab 2: Thực hiện các lC chức năng co ban trén FPGA

d1,3 do4†

F(ham

¡à Lông “Vii ae n: Xuất { i uufs PẪu ( điều

Muc tiéu: Nam được cách khảo sát ham boolean str dyng kit DE2

Yêu cầu: Sinh viên xem mạch được cho bởi Hình 2.4 và điền các kết quả khảo sát vào Bảng 2.3 theo hướng dẫn ở mục Kiểm tra

Trang 25

Bang 23 Kêt quả khảo sát hoạt động của

Kiém tra:

[] Sinh viên viết đoạn mã SvstemVerilog thực hiện hoạt động của hàm trên Hình 2.4 như

hướng dẫn từ Prelab với sơ đồ gán chân như sau:

o Chânx, y,z gán tới SW2, SWI1, SW0 và LEDR2, LEDRI, LEDR0 tương ứng

[] Sinh viên xem kết quả Netlist > RTL Viewer của mạch Kết quả này có giống với sơ đồ

công logic trên Hình 2.4 không tại sao?

mô phỏng, ghi kết quả vào cột f¿m cha Bang 2.3

Trang 26

Thi Bj AVA cod

he, Ele Nhem 6 Nguướ lđổu Toà — đlểH9ð Phin Out tein RUGS 59

Ny NG Pho! Cửu dd #116

THÍ NGHIỆM 4

Trang 27

Mục tiêu: Năm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ung dung trén kit DE2

Yêu cầu: Sinh viên thực hiện thiết kế hàm boolean sử dụng IC chức năng 74LS15] và các

công logic cần thiết trên ngôn ngữ SystemVerilog Kết quả khảo sát điền vào Bảng 2.4 theo

hướng dân ở mục Kiêm tra

Trang 28

ot Lab 2: Thực hiện các IC chức năng cơ bản trén FPGA

[Ï Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm như hướng dẫn từ Prelab với sơ đồ gán chân như sau:

Ọ Trong đó, gọi IC 74LS15I như một module con

assign temp = {EN,C_i,B i,A_i};

always comb begin: proc_151

Trang 29

input logic x_i,y_i,z_i,EN,

output logic f_o

Trang 30

<3 Lab 2: Thực hiện các IC chức năng cơ bản trén FPGA

Trang 31

nat Xun trlng aIl45 53

Ng wien Phu Cđểnu UI RHA

oe l +I

DAA

PANTERA

"r h UNIVERSITY

7 PROGRAM

Trang 32

THÍ NGHIỆM 5

Mục tiêu: Năm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ung dung trén kit DE2

Yêu cầu: Sinh viên thực hiện thiết kế hàm boolean sử dụng IC chire nang 74LS151 va cac

công logic cần thiết trên ngén ngir System Verilog Két qua khao sat điền vào bảng 2.5 theo

Trang 33

tương ứng

Trang 35

Trang 36

Yêu cầu: Sinh viên thực hiện thiết kế hàm boolean sử dụng IC chức năng 74LS 138 và các

công logic cần thiết trên ngôn ngữ SystemVerilog Kết quả khảo sát điền vào Bảng 2.6 theo

x|y|Z| F| &m | &¡

Trang 37

[Ï Sinh viên sử dụng IC 74LS138 và các công logic cần thiết dé thiết kế mạch thực hiện hàm boolean đã cho

module IC74LS138 (

input logic C 1,B LA LGI,G2A,G2B,

output logic y0,y1y2,y3,y4,y5,y6,y7

);

logic [6:0] temp;

logic [7:0] Y;

assign temp = {G1,G2A,G2B,C 1,B 1,A 1};

always comb begin: proc_ 138

case (temp)

Trang 40

Trang 41

& Lab 2: Thực hiện các lC chức năng co ban trén FPGA

Yêu cầu: Sinh viên thực hiện thiết kế hàm boolean sử dụng IC chức năng 74LS138 và các

công logic cần thiết trên ngén ngir System Verilog Két qua khao sat điền vào bảng 2.7 theo

Trang 42

101001010109 I|0|0|110-L0|10

tương ứng

Trang 43

Trong đó, gọi IC 74LS138 như một module con

module IC74LS138 (

input logic C 1,B LA LGI,G2A,G2B,

output logic y0,y1y2,y3,y4,y5,y6,y7

);

logic [6:0] temp;

logic [7:0] Y;

assign temp = {G1,G2A,G2B,C 1,B 1,A 1};

always_comb begin: proc_ 138

Trang 44

input logic C_1,B 1A 1,w_1,G1,G2A,G2B,

output logic f_o,

output logic [6:0] LEDR

Trang 46

IC74LS

[] Sinh vién xem két qua Netlist > RTL Viewer cua mach Két quả này có giống với sơ đồ đã

thiét ké hay không, tại sao?

Trang 47

Trang 48

LAB 3 ‘THIET KE HE TO HOP THIET KE HE TUAN TU

THI NGHIEM 1

Mục tiêu: Sử dụng công logic đề thiết kế mạch tổ hop

Yêu cầu: Thiết kế mạch cộng toàn phần Full Adder

Trang 49

Trang 50

& Lab 2: Thực hiện các lC chức năng co ban trén FPGA

THÍ NGHIỆM 2

Mục tiêu: Sử dụng IC cộng 74LS283 đề thiết kế mạch cộng/trừ hai số nhị phân

Yêu cầu: Thiết kế mạch có các ngõ vào S (Ibit), A (4bit) và B (4bit) thực hiện chức năng:

Trang 51

Trang 52

TPHCM Lab 2: Thực hiện các lC chức năng co ban trén FPGA

Trang 54

ot Lab 2: Thực hién cac IC chức năng co ban trén FPGA

Yêu cầu: Khảo sát hoạt động của D Flipflop — IC 74LS74: thay đổi giá trị các ngõ vào D, Preset, Clear, Clock va ghi nhan gia tri ng6 ra cua Flipflop

Kết quả thí nghiệm:

Trang 55

(1 Lan hot thay doi cac gia tri Preset, Clear, D va Clock, ghi nhan giá trị ngõ ra của DFF va dién vao bang 3.5:

ASYNCHRONOUS SYNCHRONOUS OUTPUT

INPUTS INPUTS S NS PRESET CLEAR D CLK Q | Q

Muc tiéu: Str dyng D Flipflop — IC 74LS74 dé thiét kế mạch đếm nối tiếp

Yêu cầu: Thiết kế mạch đếm lên từ 0_ 7 str dung D-FF, kết qua thê hiện lên LED don

- IC 74LS74

- _ LEDs, điện trở, DIP switch, bộ dây nối

- _ Breadboard, nguồn 5V DC, máy phát sóng

Sơ đồ thiết kế:

Trang 56

<3 Lab 2: Thực hiện các IC chức năng cơ bản trén FPGA

Cấp tín hiệu Preset = 1, Clear =0, ghi nhận kết quả ngõ ra:

Cấp tín hiệu Preset = 0, Clear = 1, ghi nhận kết quả ngõ ra:

[ Cấp tín hiệu Preset = Clear = 1 Str dung may phat song, tao tín hiệu xung vuông tuần

hoàn có tần số f=l KHz, bién 46 dién ap Vpp = 5V, Voie: = 2.5V; ding xung nay lam

Trang 57

THÍ NGHIỆM 5

Mục tiêu: Thiết kế hệ tuần tự tổng quát

Yêu cầu: Thiết kế hệ tuần tự có giản đồ trạng thái như

hinh 3.5:

- _ LEDs, điện trở, DIP switch, bộ dây nối

- _ Breadboard, nguồn 5V DC, máy phát sóng

Tiêu đề	Báo cáo thí nghiệm môn: Kỹ thuật số
Tác giả	Họ Và Tấn, Phan Xuân Trường, Nguyễn Phú Cường, Nguyễn Lương Triết
Người hướng dẫn	GVHD: Đoàn Ngọc Cầm
Trường học	Đại học Quốc gia Thành phố Hồ Chí Minh
Chuyên ngành	Kỹ thuật số
Thể loại	báo cáo
Năm xuất bản	2022
Thành phố	Thành phố Hồ Chí Minh

Định dạng
Số trang	74
Dung lượng	27,38 MB