Bài thí nghiệm 1 môn học hệ thống số chọn ngẫu nhiên 2 ic 74 series trong danh sách hình 7 và kiểm tra chức năng sử dụng losisim, digital system kit và v o m

Checklist đầu buổi Checklist này cần được hoàn thành vào đầu buổi học 2 KIT thí nghiệm đã chạy self-test và xác định không có dấu hiệu 3 Các inputs và outputs của KIT hoạt động bình thư

Trang 1

ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH

BÀI THÍ NGHIỆM 1 MÔN HỌC: HỆ THỐNG SỐ

Nhóm: 9 GVHD: Vũ Khánh Hưng

Sinh viên:

Trang 2

A Checklist đầu buổi

Checklist này cần được hoàn thành vào đầu buổi học

2 KIT thí nghiệm đã chạy self-test và xác định không có dấu hiệu

3 Các inputs và outputs của KIT hoạt động bình thường

4 Đo hiệu điện thế nguồn VCC của KIT đạt 5V

B Checklist cuối buổi

Checklist này cần được hoàn thành vào cuối buổi học

2 Tất cả các IC đều đã được nới lỏng trước khi nhấc ra khỏi

breadboard

3 Tất cả các IC đều đã được phân loại và trả lại đúng ngăn đựng

4 Thu dọn và trả KIT thí nghiệm

5 Thu dọn và hoàn trả VOM

6 Thu dọn và hoàn trả oscilloscope (nếu có)

7 Dọn sạch khu vực làm việc

Trang 3

C Phần chuẩn bị cho bài thí nghiệm 1

1 Bài 2.4.1

Đề bài: Chọn ngẫu nhiên 2 IC 74-Series trong danh sách hình 7 và kiểm tra

chức năng sử dụng Losisim, Digital System KIT và V.O.M

Yêu cầu: Thiết kế, mô phỏng và thực hiện một mạch thử nghiệm với mỗi IC,

trong đó chân đầu vào và đầu ra được kết nối với SWITCH và LED tương ứng

Sử dụng VOM để đo giá trị điện áp của tín hiệu đầu ra

1 Chọn IC 7404 (Hex inverter hay là 6 cổng NOT)

Trang 4

Lý do chọn: Vì số lượng chân IC ít hơn các IC còn lại nên giúp việc bảo trì, kiểm tra

và sửa chữa thuận tiện và dễ dàng hơn

Trang 5

Hình 1.1c: Kết quả mô phỏng

1.5 Kết luận: Sau khi sử dụng Analyze Circuits để kiểm tra, mạch phù hợp với bảng thực trị

1.6 Checklist

1 KIT thí nghiệm đã tắt trước khi cắm IC X

3 Các chân IC đã được đặt chuẩn xác vị trí vào các lỗ trên breadboard

4 Các chân IC đã được kết nối điện với breadboard

5 Tất cả các kết nối giữa KIT và chân IC đều tốt

6 VCC và GND trên KIT không bị chạm nhau (không đoản mạch)

7 Chân CLK (nếu có dùng) không chập với VCC hoặc GND

8 Hiệu điện thế giữa VCC và GND của IC đạt 5V

9 Đã test và chụp hình đủ các trường hợp

2 Chọn IC 7400 (Quad NAND gate hay là 4 cổng NAND):

Lý do chọn: Vì đây là cổng mang tính phổ biến

2.1 Inputs: A, B

Trang 7

Trang 9

Hình 2.2: Kết quả mô phỏng

1.4 Kết luận: Sau khi sử dụng Analyze Circuits để kiểm tra,mạch phù hợp với bảng thực trị

1.5 Checklist

2 Y = (A+B)𝐶

2.1 Inputs: A, B, C

Trang 10

Output: Y 2.2 Bảng thực trị:

Trang 11

Hình 2.4: Kết quả mô phỏng

2.4 Kết luận: Sau khi sử dụng Analyze Circuits để kiểm tra,mạch phù hợp với bảng thực trị

2.5 Checklist

Trang 12

1.1 Inputs: M, N, P

Output: Z

1.2 Bảng thực trị 1.2.1 Bảng thực trị khi mạch chưa rút gọn

Trang 13

Hình 3.1.a: Hình ảnh minh họa cho sơ đồ nối dây mạch khi chưa rút gọn

Hình 3.1.b: Hình ảnh minh họa cho sơ đồ nối dây mạch khi đã rút gọn

1.4 Mô phỏng

1.4.1 Mô phỏng mạch khi chưa rút gọn

Trang 14

Hình 3.2.a: Hình ảnh mô phỏng mạch chưa rút gọn

1.4.2 Mô phỏng mạch khi đã rút gọn:

Hình 3.2.b: Hình ảnh mô phỏng mạch đã rút gọn

Hình 3.2.c: Hình ảnh mô phỏng IC đã rút gọn

Trang 15

1.6 Lợi ích của việc rút gọn mạch trong trường hợp này: Mạch đã rút gọn mang tính đồng bộ và nhất quán hơn so với mạch ban đầu vì cổng NOT và AND được tận dụng gần như là tối đa.

1.7 Checklist

Trang 16

0 0 0

2.4 Sơ đồ nối dây:

2.4.1 Sơ đồ nối dây mạch khi chưa rút gọn:

Hình 4.1.a: Hình ảnh minh họa cho sơ đồ nối dây mạch khi chưa rút gọn

Hình 4.1.b: Hình ảnh minh họa cho sơ đồ nối dây mạch khi đã rút gọn

2.5 Mô phỏng:

2.5.1 Mô phỏng mạch khi chưa rút gọn

Trang 17

Hình 4.2.a: Hình ảnh mô phỏng mạch khi chưa rút gọn

2.5.2: Mô phỏng mạch khi đã rút gọn:

Hình 4.2.b: Hình ảnh mô phỏng mạch khi đã rút gọn

Trang 18

Trong thực tiễn đời sống và sản xuất, điều này góp phần làm giảm chi phí sản xuất,

tiết kiệm được nguồn tài nguyên cần sử dụng, đồng thời giúp việc bảo trì cũng như

kiểm tra, sửa chữa trở nên dễ dàng hơn khi xuất hiện những việc ngoài ý muốn

2.8 Checklist

D Phần chuẩn bị cho bài thí nghiệm 2:

1 Bài 2.3.1

Đề bài: Chọn ngẫu nhiên 2 IC 74-Series trong các IC: 7400, 7404, 7408 và 7432

Thiết kế, thực hiện các mạch và sử dụng máy hiện sóng (oscilloscope) để đo độ trễ lan

truyền của những mạch IC được chọn

Nhóm 9 quyết định chọn IC 7404 (NOT) và IC 7408 (AND)

• Bước 1: Thiết kế:

1 Sử dụng IC 7404 để hiện thực cổng NOT, IC 7408 để hiện thực cổng AND,

lắp mạch hiện thực như mô phỏng (bước 3), nối chân Input với CLK của DSKit

Trang 19

4 Bật Nguồn (Power) của DSKit, nhấn Run của Dao động ký để bắt đầu đo (Lưu

ý nhấn nút Autoset và scale lên Max trước khi đo)

5 Quan sát màn hình dao động ký Khi thấy xung dao động của Input và Output trên màn hình đã ổn định, nhấn Stop Dao động ký, tắt Power của DSKit để ngừng đo

6 Sử dụng các nút trong Vertical, Horizonal để lựa chọn được sự hiển thị của các dao động trên màn hình thích hợp sao cho dễ lấy kết quả thí nghiệm

7 Điều chỉnh Con trỏ (Cursor) Con trỏ 1, con trỏ 2 lần lượt đến tại thời điểm mà Input, Output đạt 50% sự thay đổi về mức điện thế

8 Đọc và tính toán kết quả trên màn hình

• Bước 2: Vẽ sơ đồ nguyên lý

Hình 5.1a: Sơ đồ nguyên lý cổng NOT

Hình 5.1b: Sơ đồ nguyên lý cổng AND

• Bước 3: Vẽ sơ đồ mô phỏng

Hình 5.2a: Sơ đồ mô phỏng IC 7404 (NOT)

Trang 20

Hình 5.2b: Sơ đồ mô phỏng IC 7408 (AND)

Trang 21

2 Bài 2.3.2

Đề bài: Thiết kế, thực hiện các mạch và sử dụng máy hiện sóng để xác định cạnh tăng

và giảm cạnh của tín hiệu xung sử dụng IC 7400, 7404, 7408 hay 7432

• Bước 1: Phân tích

- Từ bài 2.3.1, ta đã biết được mỗi cổng logic khi thực hiện đều có một độ trễ lan truyền nhất định

- Để xác định cạnh tăng hay giảm ta cần xác định input

- Với rising edge, trường hợp phổ biến là A tăng từ 0 lên 1, B giảm từ 1 xuống 0 thì B có xuất hiện 1 delay Tương tự với falling edge cũng xuất hiện 1 delay Và trong khoảng delay này, cả A và B trả kết quả giống nhau (cùng 0 hoặc cùng 1)

- Ta sẽ khai thác việc nếu như một cổng logic 2 biến, nếu cả 2 input giống nhau thì cho kết quả là 1, nên ta sẽ chọn:

Trang 22

+ Cổng XNOR (Nếu không quan trọng việc xác định rising hay falling edge) + Cổng AND (Nếu muốn xác định rising vì nó sẽ trả giá trị 1 khi nhận input 1 và 1)

+ Cổng NOR (Nếu muốn xác định falling vì nó sẽ trả giá trị 1 khi nhận input 0

2 Điều chỉnh tần số của Input là 1024Hz, Duty cycle 50%

3 Nối que đo của Kênh 1 (màu vàng) với Input đã đi qua 3 cổng NOT, que đo của Kênh 2 (màu xanh) với Output của IC 7408 ( 2 kênh sử dụng chung 1 chân GND)

4 Bật Nguồn (Power) của DSKit, nhấn Run của Dao động ký để bắt đầu đo (Nhấn Autoset và chỉnh scale lên tối đa trước khi đo)

5 Quan sát màn hình dao động ký Khi thấy xuất hiện xung gai ở output, nhấn Stop Dao động ký, tắt Power của DSKit để ngừng đo

6 Sử dụng các nút trong Vertical, Horizonal để lựa chọn được sự hiển thị của các dao động trên màn hình thích hợp sao cho dễ lấy kết quả thí nghiệm

7 Điều chỉnh Con trỏ (Cursor) Con trỏ 1, con trỏ 2 lần lượt đến tại 2 thời điểm ở

2 bên xung gai sao cho sự thay đổi hiệu điện thế bằng đúng 50% hiệu điện thế xung gai

8 Bước 8: Đọc và tính toán kết quả trên màn hình

• Bước 3: Vẽ sơ đồ nguyên lý

Hình 6.1.a: Sơ đồ nguyên lý mạch phát hiện rising edge

• Bước 4: Vẽ sơ đồ mô phỏng

Trang 23

Hình 6.1.b: Sơ đồ mô phỏng mạch IC phát hiện rising edge

Trang 24

Tiêu đề	Bài thí nghiệm 1
Tác giả	Lê Công Tuấn, Cao Xuân Minh, Nguyễn Đức Tuấn Việt, Bùi Quang Đức
Người hướng dẫn	PTS. Vũ Khánh Hưng
Trường học	Đại học Quốc gia TP. Hồ Chí Minh
Chuyên ngành	Hệ thống số
Thể loại	Bài thí nghiệm
Năm xuất bản	2024
Thành phố	TP. Hồ Chí Minh

Định dạng
Số trang	24
Dung lượng	1,14 MB