Luận văn thạc sĩ Kỹ thuật viễn thông: Thiết kế bộ trộn tần băng rộng dùng cho máy thu truyền hình số mặt đất

Luận văn này tập trung phân tích nghiên cứu và thiết kế những khối của bộ trộn tần băng rộng trong chip thu tín hiệu truyền hình số như: khối tạo tín hiệu vuông pha, khối trộn tần vuông

GIỚI THIỆU

Cấu trúc của luận văn

1.1 Bài toán truyền hình số ở Việt Nam

Từ khi TV ra đời, xem thông tin, tin tức, chương trình giải trí trên TV là một trong những hoạt động rất phổ biến của chúng ta Nhiều thập niên trước cho đến nay, truyền hình tương tự (analog TV) rất phổ biến ở nước ta Tuy nhiên, hiện nay trên thế giới, truyền hình số lại là một xu hướng mạnh và tình hình chung hiện nay ở Việt cũng nằm trong xu hướng đấy

Truyền hình số mặt đất có những ưu điểm vượt trội so với truyền hình tương tự như chống nhiễu cao, có khả năng phát hiện và sửa lỗi, chất lượng chương trình trung thực, ít bị ảnh hưởng nhiễu đường truyền, tránh được hiện tượng bóng hình thường gặp ở truyền hình tương tự do hiện tượng đa đường Truyền hình số mặt đất phát được nhiều chương trình đồng thời trên một kênh, nâng cao hiệu quả sử dụng phổ tần, tiết kiệm kinh phí đầu tư, chi phí vận hành

Truyền hình số DVB-T cho phép truyền đồng thời cả tín hiệu truyền hình, phát thanh và các dịch vụ truyền dữ liệu khác cũng như hỗ trợ thu tín hiệu trên thiết bị di động

Người dùng chỉ cần sử dụng TV và ăng-ten thông thường cùng với bộ chuyển đổi Digital/Analog (đầu thu số)

Ngày 27/12/2011, Thủ tướng Chính phủ đã ký Quyết định số 2451/QĐ-TTg về “Phê duyệt đề án số hóa truyền dẫn, phát sóng truyền hình mặt đất đến năm 2020” Mục tiêu chính của đề án này là chuyển đổi hạ tầng truyền dẫn, phát sóng truyền hình mặt đất từ công nghệ tương tự (analog) sang công nghệ số (digital) Đồng thời từ ngày 1/4/2014, toàn bộ thiết bị TV nhập khẩu hoặc sản xuất tại Việt Nam đều phải tích hợp chuẩn công nghệ số DVB-T2

Với những thông tin trên, ta có thể thấy nhu cầu về các đầu thu truyền hình số mặt đất trong tương lai gần là rất nhiều Để thu được tín hiệu truyền hình số, các tivi phải được tích hợp bộ thu và giải mã tín hiệu truyền hình số, với những dòng tivi cũ hay những dòng tivi mới nhưng chưa được tích hợp có thể trang bị thêm bộ thu và giải mã tín hiệu truyền hình số rời ở bên ngoài, thường được gọi là Settop-box Bộ Set-top-box bao gồm ba thành phần cơ bản như Hình 1.1

- Khối thu cao tần (RF tuner): Có chức năng nhận tín hiệu truyền hình số mặt đất từ hai băng tần VHF và UHF, chọn lọc kênh, khuếch đại và chuyển đổi tín hiệu cao tần nhận được thành tín hiệu trung tần có tần số thấp

- Khối giải mã (Demodulator): Thực hiện số hóa tín hiệu trung tần nhận được từ bộ thu cao tần, giải điều chế, giải mã và khôi phục tín hiệu truyền hình ban đầu

- Khối vi xử lý (Controller): Với chức năng là điều khiển, thiết lập các thông số, chọn kênh và giao tiếp với người sử dụng

Hình 1.1: Sơ đồ khối Set top box với khối thu cao tần bên trong

Bên cạnh đó, công nghiệp vi mạch bán dẫn đã trở thành ngành công nghiệp mũi nhọn của nhiều quốc gia trên thế giới Một con chip với kích thước rất nhỏ nhưng bên trong lại chứa đựng một hệ thống vi mạch phức tạp, việc thiết kế và chế tạo là tổng hợp nhiều kiến thức khoa học và công nghệ khác nhau Sản phẩm từ công nghiệp vi mạch được ứng dụng rộng rãi trong nhiều ngành nghề, trong đó có lĩnh vực điện tử, truyền thông v.v… Tuy nhiên ở Việt Nam nền công nghiệp vi mạch là một ngành còn non trẻ và đang trong quá trình phát triển và được xếp hàng đầu trong danh mục các ngành công nghệ cao được ưu tiên đầu tư phát triển tại Việt Nam

Ngày 14/12/2012, UBND TP.HCM đã ban hành Quyết định số 6358/QĐ-UBND về phê duyệt “Chương trình phát triển công nghiệp vi mạch thành phố giai đoạn 2013-

2020” với các mục tiêu, nhiệm vụ gắn với 7 chương trình, đề án, dự án: đào tạo thiết kế vi mạch, ươm tạo doanh nghiệp công nghệ vi mạch và hệ thống nhúng, phát triển thị trường vi mạch, nghiên cứu và sản xuất thử nghiệm, nghiên cứu xây dựng cơ chế chính sách và biện pháp hỗ trợ phát triển công nghiệp vi mạch, xây dựng nhà máy sản xuất, xây dựng nhà thiết kế (Design House) Hiện nay, Việt Nam là một trong những quốc gia đang đẩy mạnh đầu tư trong lĩnh vực vi mạch, đặc biệt tại thành phố Hồ Chí Minh đang tập trung nhiều kinh phí và nguồn nhân lực để thực hiện chương trình phát triển công nghệ vi mạch thành ngành kinh tế chủ lực, thu hút các tập đoàn đa quốc gia về lĩnh vực vi mạch hoạt động tại Việt Nam

Từ thực tế trên, các đề tài nghiên cứu về thiết kế vi mạch (đặc biệt là vi mạch cao tần) nói chung và thiết kế vi mạch ứng dụng trong truyền hình số nói riêng là một trong những hướng nghiên cứu mới và cần thiết với xu thế phát triển vi mạch hiện nay của

Việt Nam Chính vì vậy đề tài “Thiết Kế Bộ Trộn Tần Băng Rộng Dùng Cho Máy

Thu Truyền Hình Số Mặt Đất” đã được chọn để phù hợp với lộ trình số hóa truyền hình mặt đất và phát triển công nghệ vi mạch tại Việt Nam

1.2 Kiến thức nền tảng cho thiết kế vi mạch RFIC - Quy trình thiết kế 1.2.1 Kiến thức cần thiết cho thiết kế vi mạch RFIC

Thiết kế vi mạch cao tần RFIC dựa trên nền tảng kiến thức của nhiều lĩnh vực khác nhau, bao gồm kiến thức về hệ thống viễn thông, xử lý tín hiệu ngẫu nhiên, thông tin số, thiết kế mạch tích hợp, kỹ thuật siêu cao tần v.v… Bên cạnh đấy là các kỹ năng về sử dụng các phần mềm hỗ trợ thiết kế CAD, cập nhật các chuẩn thông tin vô tuyến, các kỹ thuật truyền dữ liệu Các lĩnh vực kiến thức liên quan đến thiết kế vi mạch cao tần được minh họa trong Hình 1.2

Hình 1.2: Các lĩnh vực liên quan đến thiết kế RFIC

Bên cạnh đấy, trong thiết kế vi mạch cao tần, người thiết kế cần phải biết cân bằng (trade-off) giữa các thông số thiết kế trong hình lục giác “RF design hexagon” [1] trong Hình 1.3 Đây là mô hình cơ bản về sự cân bằng của các thông số trong thiết kế, không thể cùng một lúc tối ưu được tất cả các đại lượng

Các thông số thiết kế phải được cân bằng nhằm đạt được yêu cầu đề ra Ngoài ra, việc tối ưu hóa mạch thiết kế, đảm bảo về hiệu suất, chi phí, tính đa dạng … cũng như giới hạn về công nghệ sản xuất đặt ra nhiều thách thức mới

1.2.2 Quy trình thiết kế mạch tích hợp

Ngày nay, các sản phẩm vi mạch tích hợp được thiết kế theo công nghệ CMOS có hiệu suất cao, công suất thấp, giá thành rẻ Quy trình thiết kế vi mạch tích hợp được thực hiện về cơ bản theo những bước sau: a) Thiết kế hệ thống

Bước quan trọng nhất trong quy trình thiết kế là thiết kế hệ thống (system design)

CẤU TRÚC MÁY THU

Các kiểu cấu trúc máy thu

2.2.1 Cấu trúc máy thu Heterodyne 2.2.2 Cấu trúc máy thu đổi tần trực tiếp Direct-Conversion 2.2.3 Cấu trúc máy thu triệt tần số ảnh

2.2.4 Cấu trúc máy thu Wideband-IF 2.2.5 Cấu trúc máy thu low-IF

2.2.6 Cấu trúc máy thu vuông pha cân bằng 2.3 Khái quát về các dạng tín hiệu trong hệ thống

2.3.1 Khái niệm về tín hiệu đơn cực – single ended signal 2.3.2 Khái niệm về tín hiệu vi sai - differential signal 2.3.3 Khái niệm về tín hiệu vuông pha - quadrature –signal 2.4 Chuẩn truyền hình số mặt đất DVB-T2

2.1 Giới thiệu tổng quan một bộ thu tín hiệu truyền hình

Hầu hết trong một thiết bị thu tín hiệu trong thực tế đều gồm có các thành phần chính: phần xử lý đầu vào (front-end) thu lấy tín hiệu từ antenna và thực hiện việc chuyển đổi tần số tín hiệu cao tần về tín hiệu tần số thấp để khối sau xử lý Tín hiệu tần số thấp này chỉ là những mức tín hiệu điện áp, chưa thể sử dụng ngay được, tín hiệu này sẽ được đưa vào khối xử lý nền (back-end) phía sau để thực hiện giải điều chế tín hiệu và ngõ ra của khối này chính là dữ liệu gốc phía phát Khối thứ ba được gọi là khối người sử dụng (user-end) Khối này sẽ biến đổi dữ liệu thu được thành dạng phù hợp với mục đích biểu thị thông tin cho người sử dụng Hình 2.1 mô tả sơ đồ khối của một thiết bị thu tín hiệu

Hình 2.1: Sơ đồ khối của một thiết bị thu tín hiệu

2.1.1 Khối chuyển đổi tần số (front-end)

Khối chuyển đổi tần số ngõ vào (front-end) có thể chuyển đổi một tín hiệu rất nhỏ (có công suất rất nhỏ khoảng -100dBm hoặc điện thế rất nhỏ khoảng 5 V rms ) ở tần số cao tần (thường từ 900MHz – 2.4GHz) về một tần số nhỏ hơn rất nhiều (thường là khoảng 10MHz hoặc nhỏ hơn tùy theo chuẩn) hoặc là về trực tiếp băng tần gốc (baseband), tại tần số thấp này, các mạch giải điểu chế tín hiệu có thể hoạt động được

Tín hiệu nhỏ này có lẫn cả nhiễu và cả những tín hiệu không mong muốn còn gọi là can nhiễu có biên độ lớn hơn tín hiệu mong muốn rất nhiều (can nhiễu có thể lớn lên đến

300mV rms ) Vì vậy yêu cầu đặt ra cho khối ngõ vào (front-end) không chỉ là hoạt động được ở tần số cao mà đồng thời còn có độ nhạy tốt với tín hiệu rất nhỏ, và tầm động lớn để chịu được can nhiễu lớn Khối ngõ vào thường được xây dựng bởi những mạch điện tương tự (analog circuit) bao gồm chủ yếu các mạch khuếch đại, mạch trộn tần, mạch lọc, mạch thay đổi độ lợi hệ thống v.v…

2.1.2 Khối giải điều chế (back-end)

Các kỹ thuật giải điều chế sẽ được ứng dụng trong khối xử lý nền (back-end) Khối này sẽ phụ thuộc vào hai yếu tố chính là kỹ thuật điều chế được sử dụng phía phát và cấu trúc khối ngõ vào (front-end) được thực hiện Ví dụ, phía phát sử dụng kỹ thuật điều chế FM thì phía thu sẽ sử dụng cấu trúc giải điều chế FM, hay phía phát sử dụng kỹ thuật điều chế QPSK thì phía thu phải sử dụng kiểu giải điều chế QPSK

Khối ngõ vào (front-end) thường không ảnh hưởng đến dạng của tín hiệu cần thu, nhưng khối này sẽ quyết định tần số trung tâm của một kênh nên cũng sẽ ảnh hưởng đến cấu trúc bộ giải điều chế phía sau

Ngày nay, hầu hết các hệ thống thông tin đều sử dụng kiểu truyền thông số Truyền thông số có nhiều ưu điểm như chất lượng cao do có cơ chế phát hiện lỗi và sửa lỗi dữ liệu thu được, có thể tích hợp nhiều ứng dụng dịch vụ trong cùng một kênh truyền Hầu hết các bộ giải điều chế đều xử lý tín hiệu đầu vào có dạng vuông pha vi sai Vì vậy, khối ngõ vào (front-end) của máy thu, cần biến đổi tín hiệu đơn cực từ antenna thành tín hiệu dải nền có dạng vuông pha vi sai (IQ signal)

2.2 Các kiểu cấu trúc máy thu

Phần này sẽ trình bày khái quát về một số cấu trúc thu tín hiệu cao tần (front-end) thông dụng, qua đó phân tích ưu khuyết của từng cấu trúc và lựa chọn cấu trúc phù hợp với mục tiêu thiết kế

2.2.1 Cấu trúc máy thu Heterodyne

Cấu trúc máy thu Heterodyne như Hình 2.2 có thể được chia làm hai tầng Tầng thứ nhất bao gồm khối khuếch đại nhiễu thấp (LNA), khối lọc tần số ảnh cao tần (RF image- reject filter BPFRF), khối trộn tần cao tần MIXERRF, khối VCO cao tần VCORF Tầng thứ hai, bao gồm một bộ lọc chọn kênh BPFIF, hai khối trộn tần trung tần MIXERIF, hai bộ lọc thông thấp LPFBB Khối BPFRF thường sử dụng gắn rời ngoài chip (off-chip) thường là dạng mạch lọc SAW

Hình 2.2: Cấu trúc máy thu đổi tần hai lần Heterodyne Đối với cấu trúc máy thu Heterodyne, tín hiệu ngõ vào được khuếch đại bởi một mạch khuếch đại nhiễu thấp (LNA), tín hiệu sau đó được đưa qua bộ lọc tần số ảnh BPFRF Tín hiệu sau khi lọc được đưa qua bộ trộn tần MIXERRF để được đưa về tần số trung tần

IF Sau khi đổi tần xuống, tín hiệu được đưa tiếp qua bộ lọc chọn kênh BPFIF để loại bỏ can nhiễu Cuối cùng, kênh sau khi được chọn sẽ được đưa qua bộ trộn tần thứ 2

MIXERIF để đưa tín hiệu về băng tần gốc và được chuyển thành dạng tín hiệu vuông pha để phục vụ cho việc giải điều chế tín hiệu Những thành phần hài phi tuyến ở ngõ ra của MIXERIF sẽ được lọc bởi bộ lọc thông thấp LPFBB

Nhược điểm của cấu trúc máy thu này là do bộ lọc chọn băng BPFRF không thể loại hết được tần số ảnh, đặc biệt là những thành phần tần số nằm gần kề băng cần thu Để triệt được các thành phần tần số ảnh nằm gần băng thì cần phải thiết kế một bộ lọc BPFRF có độ chọn lọc cao, để thiết kế một bộ lọc cao tần có độ chọn lọc tần số cao là rất khó và thường phải sử dụng linh kiện ngoài (off-chip) Vì vậy sẽ gây khó khăn cho mục tiêu thiết kế mạch tích hợp các khối trong cùng một con chip, vì phải sử dụng mạch rời nên giá thành sản xuất cũng sẽ cao hơn so với khi tích hợp trong chip Bên cạnh đấy, mạch đệm để lái bộ lọc off-chip cũng sẽ tiêu tốn năng lượng nhiều hơn

2.2.2 Cấu trúc máy thu đổi tần trực tiếp Direct-Conversion (Homodyne, Zero-IF)

Máy thu đổi tần trực tiếp có khả năng tích hợp trong chip Như Hình 2.3, thì bộ lọc

BPFRF, và những khối trung tần trong cấu trúc máy thu heterodyne không còn dùng trong máy thu đổi tần trực tiếp, do đó khả năng tích hợp được cải thiện rất nhiều

Hình 2.3: Sơ đồ khối cấu trúc máy thu đổi tần trực tiếp

Chuẩn truyền hình số mặt đất DVB-T2

DVB-T là viết tắt của cụm từ Digital Video Broadcasting - Terrestrial, là tiêu chuẩn truyền hình số mặt đất chính thức được tổ chức ETSI công nhận (European Telecommunications Standards Institute) vào tháng 2 năm 1997 Một trong những ưu điểm của DVB-T chính là nó rất ít bị tác động bởi thời tiết xấu so với truyền hình Analog

Tiêu chuẩn truyền hình số mặt đất thế hệ thứ hai DVB-T2 được công bố tháng 6/2008

DVB-T2 kế thừa những thành công của DVB-T với nhiều cải tiến về việc gia tăng dung lượng truyền dẫn Khả năng gia tăng dung lượng là một trong những ưu điểm chính của

DVB-T2 So sánh với chuẩn truyền hình số DVB-T hiện nay, tiêu chuẩn DVB-T2 gia tăng dung lượng tối thiểu 30% trong cùng điều kiện thu sóng và sử dụng các antenna thu hiện có Ngoài ra DVB-T2 còn có khả năng chống lại phản xạ đa đường và can nhiễu đột biến tốt hơn nhiều so với DVB-T Điều này càng thuận lợi cho việc triển khai các dịch vụ quảng bá mới với đòi hỏi nhiều dung lượng hơn

2.3.2 Các thông số hoạt động

Chuẩn DVB-T2 tại Việt Nam được phát sóng trên hai băng tần:

 UHF (470 – 806 MHz) Các thông số hệ thống được trình bày ở bảng sau (theo QCVN 63:2012/BTTTT)

Bảng 2.2: Các thông số hoạt động của chuẩn DVB-T2

Kích cỡ bộ FFT COFDM 1k, 2k, 4k, 8k, 16k, 32k Điều chế QPSK, 16QAM, 64QAM, 256QAM

Mã FEC LDPC (mã ngoài) và BCH (mã trong), tỉ lệ mã 1/2, 3/5, 2/3,

Băng thông tín hiệu 7.61 MHz (chế độ băng thông sóng mang tiêu chuẩn); 7.71

MHz (chế độ băng thông sóng mang mở rộng khi kích cỡ bộ FFT bằng 1k, 2k, 4k, 8k); 7.77 MHz (chế độ băng thông sóng mang mở rộng khi kích cỡ bộ FFT bằng 16k, 32k)

Mẫu pilot PP1, PP2, PP3, PP4, PP5, PP6, PP7

PAPR Có hoặc không sử dụng PAPR

Xoay chòm sao điều chế tín hiệu

Có sử dụng hoặc không sử dụng

Khái quát về các dạng tín hiệu trong hệ thống

Trong thực tế chúng ta thường truyền tín hiệu dưới các dạng phổ biến là tín hiệu đơn cực, tín hiệu vi sai, tín hiệu vuông pha v.v Có sự khác nhau về tên gọi như vậy thực chất là do pha của tín hiệu truyền có sự khác nhau Sau đây là một số khái niệm về các dạng tín hiệu này

2.4.1 Tín hiệu đơn cực (single-ended signal – unbalanced signal)

Tín đơn cực (single-ended signal) còn gọi là tín hiệu không cân bằng (unbalanced signal) Hình 2.9 cho ta cái nhìn rõ hơn về tín hiệu đơn cực:

Hình 2.9: Mô hình đường truyền tín hiệu đơn cực Để truyền được tín hiệu đơn cực, ta chỉ cần hai dây dẫn cơ bản: dây truyền tín hiệu và dây đất chung (ground) Về thực chất trên một board mạch, với dây đất là mặc định chung cho toàn mạch thì ta có thể nói để truyền được tín hiệu đơn cực, ta chỉ cần một dây là đủ Những ví dụ cho việc sử dụng tín hiệu đơn cực là cáp đồng trục, với lõi đồng bên trong làm dây dẫn – truyền tín hiệu, và một lưới kim loại làm vỏ bọc phủ bên ngoài lõi làm dây nối đất

Về ưu điểm ta có thể thấy rằng, để tạo được tín hiệu đơn cực thì đơn giản, sử dụng ít dây nên mạch thực hiện cũng đơn giản

Tuy nhiên, bên cạnh những ưu điểm có thể thấy được của việc sử dụng tín hiệu đơn cực, thì đường truyền đơn cực mang những nhược điểm lớn khi áp dụng cho những đường truyền đòi hỏi tốc độ dữ liệu cao, tín hiệu nhỏ, chất lượng thu tốt Như Hình 2.9 ta có thể thấy rằng, tín hiệu được truyền từ bên phát không có nhiễu, khi tín hiệu được truyền đến bên thu, tín hiệu sẽ bị ảnh hưởng bởi nhiễu trên đường truyền, nếu nhiễu này nhỏ không đáng kể thì tín hiệu sau khi thu được, bên nhận vẫn có thể xử lý được Nhưng nếu đường truyền xa, bị nhiễu nghiêm trọng thì tín hiệu thu được có thể bị thay đổi hoàn toàn, khiến bên thu không thể nhận được chính xác thông tin đã truyền Nhược điểm thứ hai, khi tín hiệu truyền là tín hiệu cao tần, và đường dây truyền tín hiệu bây giờ được hiểu là đường dây truyền sóng, thì điện áp điểm đất phía bên phát với điện áp điểm đất phía bên thu sẽ không có gì đảm bảo là bằng nhau, làm cho hiệu điện thế giữa đường dây tín hiệu với đường dây đất phía bên phát và bên thu cũng không bằng nhau dẫn đến tín hiệu thu bị nhận dạng sai

Khi mạch xử lý tín hiệu sử dụng các phần tử phi tuyến, thì sử dụng khai triển Fourier cho đặc tuyến của linh kiện, ta sẽ thấy được các thành phần hài bậc chẵn lẻ, những thành phần hài này làm méo tín hiệu ngõ ra, mạch xử lý tín hiệu đơn cực sẽ không can thiệp được vào việc hạn chế méo tín hiệu

2.4.2 Tín hiệu vi sai (differential signal – balanced signal)

Tín hiệu vi sai (differential signal) còn được gọi là tín hiệu cân bằng (balanced signal) Hình 2.10 cho ta cái nhìn tổng quát hơn về tín hiệu và đường truyền vi sai:

Hình 2.10: Mô hình đường truyền tín hiệu tín hiệu vi sai Để truyền được tín hiệu vi sai, ta cần ba dây cơ bản: hai dây truyền tín hiệu và dây đất chung (ground) Về thực chất trên một board mạch, với dây đất là mặc định chung cho toàn mạch thì ta có thể nói để truyền được tín hiệu vi sai, ta chỉ cần hai dây là đủ Những ví dụ cho việc sử dụng tín hiệu vi sai là cáp cân bằng nối với antenna dipole, hoặc các dây truyền tín hiệu trong cáp mạng

So với đường truyền đơn cực: thì khi truyền tín hiệu vi sai có một số khuyết điểm là sử dụng nhiều dây hơn, khi đó board mạch sẽ tốn không gian và phức tạp hơn, cần thêm bộ chuyển đổi tín hiệu gốc – đơn cực thành tín hiệu vi sai trước khi xử lý và truyền ở bên phát, và phía thu sẽ cần những mạch thu và xử lý tín hiệu vi sai

Tuy nhiên, bên cạnh những nhược điểm vừa nêu, thì tín hiệu vi sai có những ưu điểm nổi trội mà tín hiệu đơn cực không thể bằng Đầu tiên, từ Hình 2.10, ta thấy rằng, phía phát tín hiệu về lý thuyết giả sử là không có nhiễu, khi tín hiệu được truyền trên đường truyền bị can nhiễu, mặc dù nhiễu khá nặng, nhưng nhiễu xuất hiện trên đường truyền thường là nhiễu ngẫu nhiên có tính chất đồng pha – như nhau trên cả hai dây nên phía thu mặc dù tín hiệu bị nhiễu khá mạnh, nhưng qua một mạch trừ tín hiệu của hai đường dây, ta sẽ thu được tín hiệu đơn cực không có nhiễu Thứ hai, khi mạch xử lý sử dụng các phần tử phi tuyến, thì ngõ ra sẽ bị méo dạng, theo khai triển Fourier đặc tuyến của linh kiện thì sẽ có thành phần méo dạng bậc chẵn, bậc lẻ Đường truyền vi sai, có ưu điểm là về lý thuyết sẽ triệt được hoàn toàn thành phần méo dạng bậc chẵn nếu hai đường truyền đó cân bằng hoàn toàn về biên độ và pha, trong đó thành phần méo dạng bậc 2 là ảnh hưởng nhiều nhất

Bên cạnh đó, khi tín hiệu là tín hiệu cao tần thì đường truyền tín hiệu có thể được xem là đường dây truyền sóng nếu chiều dài đường truyền có thể so sánh được với bước sóng tín hiệu Khi đó đường dây đất của mạch có đặc điểm: điện áp đất tại phía phát có thể sẽ không giống với điện áp đất tại phía thu, khi đó khi sử dụng đường truyền vi sai, ta sẽ không quan tâm nhiều giữa hiệu điện thế của đường dây tín hiệu và đường dây đất, mà ta chủ yếu quan tâm hiệu điện thế giữa hai dây truyền tín hiệu

Như vậy, khi sử dụng tín hiệu vi sai, ta sẽ loại bỏ được nhiễu đồng pha và các thành phần méo dạng hài bậc chẵn, cụ thể là bậc hai có ảnh hưởng nhiều nhất, và giảm hiện tượng điện áp đất tại nơi phát nơi thu khác nhau

2.4.3 Tín hiệu vuông pha (quadrature –signal)

Tín hiệu vuông pha là cặp tín hiệu có pha lệch nhau 90 0 như hình 2.11

Hình 2.11: Mô phỏng hai tín hiệu vuông pha

Trong thực tế, tín hiệu trước khi truyền đi sẽ được điều chế thành dạng tín hiệu có thể truyền trong không gian Có nhiều loại điều chế như điều chế biên độ AM, điều chế tần số FM, điều chế pha PM Trong điều chế pha, tín hiệu vuông pha thường được sử dụng cho điều chế QPSK (quadrature phase shift keying) Bên cạnh đấy, máy thu thường bị vấn đề tần số ảnh, nên để triệt tần số ảnh do mixer gây ra, các cấu trúc máy thu thường biến đổi tín hiệu vào thành tín hiệu vuông pha để xử lý và triệt tần số ảnh

PHÂN TÍCH TÍNH TOÁN HỆ THỐNG

Tính toán độ lợi công suất của mạch điện

3.3 Công thức chuyển đổi các thông số từ hệ thống 50Ohm sang hệ thống thực

Công thức chuyển đổi các thông số từ hệ thống 50Ohm sang hệ thống thực

Cấu trúc máy thu được tham khảo cho đề tài như Hình 3.1 là cấu trúc đổi tần vuông pha cân bằng, tần số trung tâm IF = 5MHz, băng thông một kênh là 8MHz

Hình 3.1: Sơ đồ khối chip thu tín hiệu cao tần

Thông số các khối thực hiện trong luận văn được mô tả trong hình 3.2:

RF po ly phase fil ter

IF_OUT (1MHz – 9MHz) RF_IN

VHF (174 MHz – 230 MHz) UHF (470 MHz – 806 MHz)

Ga in: -1 0dB NF: 1 0dB

Ga in: 6dB NF: 1 5dB OIP3 : 2 0dB m

Hình 3.2: Thông số các khối thực hiện trong luận văn Mạch RF polyphase filter tạo tín hiệu vi sai

Tần số RF ngõ vào:

Tần số RF ngõ ra:

 UHF (470 – 806 MHz) Độ lợi công suất -10dB, hệ số nhiễu 10dB

Thông số chung khi ghép hai khối Mixer và TIA:

Tần số trung tần ngõ ra: (1MHz – 9MHz) với tần số trung tâm là 5MHz Độ lợi công suất 6dB, hệ số nhiễu 15dB, công suất điểm chặn bậc 3 ngõ ra 20dBm

Trước khi đi vào thiết kế, chương này sẽ giới thiệu những công thức tính toán hỗ trợ cho việc thiết kế các khối

3.1 Tính toán độ lợi công suất của mạch điện

Xét một mạch điện quy đổi tương đương như Hình 3.3, đây là sơ đồ tương đương của một mạch điện, với VS, RS lần lượt là nguồn biến đổi Thevenin và trở kháng ngõ ra của tầng phía trước Mạch điện ta đang thiết kế được mô hình hóa với trở kháng ngõ vào tương đương là Rin, trở kháng ngõ ra của mạch là Rout Thông số Av là độ lợi điện áp nội tại của mạch ta đang thiết kế tìm được trong điều kiện không xét đến ảnh hưởng của nguồn và tải

Hình 3.3: Mô hình tương đương của một mạch điện

Từ mô hình mạch trên ta xây dựng được các công thức sau:

Công suất nguồn cung cấp cho mạch:

Công suất mạch điện cung cấp cho tải:

     (3.2) Độ lợi công suất của mạch điện:

Ta thấy rằng độ lợi công suất của mạch không phụ thuộc vào trở kháng nguồn Rs, chỉ phụ thuộc vào trở kháng ngõ vào, ngõ ra của mạch và trở kháng tải

Như vậy để tăng độ lợi công suất của mạch, ta có các cách sau: tăng độ lợi điện áp của mạch, cách này hiệu quả nhất, do độ lợi công xuất tỉ lệ với bình phương của độ lợi điện áp Độ lợi công suất của mạch cực đại khi có phối hợp trở kháng (PHTK) R out  R L

Nói một cách khác, để độ lợi công suất cực đại khi trở kháng tải là liên hợp phức của trở kháng ngõ ra của mạch

Trong trường hợp ta không thể PHTK tải và trở kháng ngõ ra của mạch được thì dựa vào công thức (3.3) ta có các trường hợp:

 Rout > RL : trường hợp Mixer lái tải là bộ TIA có trở kháng ngõ vào là rất nhỏ, công suất mạch bây giờ được tính:

 R (3.6) do RL đã rất nhỏ, nên để tăng AP ta tăng Av, tăng Rin

3.2 Công thức tính hệ số nhiễu

Phần này sẽ phân tích một số công thức về nhiễu Qua đó, tùy vào tầng thiết kế mà ta sẽ chọn được phương án thiết kế mạch tối ưu nhất theo thông số mà ta ưu tiên, và lựa chọn trở kháng tải, nguồn, trở kháng vào, ra của mạch hợp lý nhất có thể

3.2.1 Khái niệm một số nguồn nhiễu phổ biến

Có ba loại nhiễu nội tại phổ biến là: nhiễu nhiệt (thermal noise), nhiễu các hạt tạp chất (shot noise), nhiễu tần số thấp (flicker noise) Trong phần này, ta sẽ thảo luận cả 3 loại nhiễu này

- Nhiễu nhiệt: là do sự dao động nhiệt của các hạt điện tích trong phần tử dẫn

Loại nhiễu này có mật độ phổ nhiễu trắng và tỉ lệ hoàn toàn với nhiệt độ [1] Nó không phụ thuộc vào điều kiện phân cực (dòng dc phân cực) và xảy ra trong tất cả các điện trở (bao gồm cả điện trở bằng bán dẫn) trên nhiệt độ không tuyệt đối

Vì vậy, nhiễu nhiệt làm giới hạn dải động của các mạch điện tử Nhiễu nhiệt còn có tên gọi khác là nhiễu Johnson-Nyquist bởi vì nhiễu này được đo lường đầu tiên bởi J.B Johnson và được phân tích bởi H Nyquist

- Nhiễu do các phân tử tạp chất bắn phá: lần đầu tiên được giới thiệu bởi

Schottky khi nghiên cứu ống diode chân không, tuy nhiên nhiễu tạp chất cũng xảy ra trong lớp tiếp xúc pn [1] Loại nhiễu này xảy ra là bởi vì dòng phân cực dc không liên tục và phẳng có nguyên nhân là do sự di chuyển riêng lẻ của các hạt mang điện Vì vậy, nhiễu shot phụ thuộc vào dòng phân cực dc Nó cũng có thể được mô hình hóa bởi một nguồn nhiễu trắng Nhiễu shot thông thường lớn hơn nhiễu nhiệt và thỉnh thoảng được dùng làm nguồn tạo nhiễu trắng

- Nhiễu tần số thấp – nhiễu nghịch tần 1/f – nhiễu flicker: xảy ra trong tất cả các linh kiện bán dẫn cũng như các điện trở, nhưng nó chỉ xảy ra khi có một dòng phân cực dc chảy qua [1] Nhiễu flicker thường xuất hiện do các hốc trong bán dẫn do quá trình thi công xuất hiện các lỗi nhỏ ở bề mặt linh kiện, nơi mà các hạt dẫn chảy qua và bị giữ lại trong một khoảng thời gian và sau đó thoát ra được

Nhiễu flicker còn thường được biết đến là nhiễu 1/f (nhiễu nghịch tần) bởi vì nó thường được mô hình hóa bởi một nguồn nhiễu có hàm mật độ phổ là 1 f  , với

 thường là khoảng 0.81.3 Mặc dù cả BJT và MOSFET đều có nhiễu flicker, nhưng nó thường có ảnh hưởng mạnh trong MOSFET hơn, và thường được bỏ qua đối với BJT

3.2.2 Phân tích nhiễu và tính toán nhiễu cho hệ thống

Hình 3.3 ta có thể mô hình thành các nguồn nhiễu tương đương như Hình 3.4:

Hình 3.4: Mô hình tính toán nhiễu của một mạch điện

Ta định nghĩa V nS 2 là công suất nhiễu của nguồn nhiễu, V n out 2 , là công xuất nhiễu ngõ ra của mạch điện Đặt 1

 , A 0  in A V lần lượt là các hệ số PHTK của mạch tại ngõ vào, ngõ ra và độ lợi điện áp thực tế của mạch

Với công suất nguồn nhiễu nhiệt ngõ vào : V nS 2 4kTR S và nhiễu nội tại Na gây ra bởi chính mạch điện, theo định nghĩa về hệ số nhiễu, ta tính được:

Hệ số nhiễu tính theo dB:

3.2.3 Hệ số nhiễu khi ghép hệ thống

Hình 3.5: Sơ đồ tương đương khi ghép nhiều khối trong hệ thống

THIẾT KẾ MẠCH TẠO TÍN HIỆU VUÔNG PHA

Các phương pháp tạo tín hiệu vuông pha

4.2.1 Phân tích mạch lọc polyphase tạo tín hiệu vuông pha 4.2.1.1 Nguyên lý dịch pha của mạch RC

4.2.1.2 Phân tích một tầng mạch lọc polyphase 4.2.1.3 Phân tích nhiều tầng polyphase

4.2.2 Thiết kế mạch 4.3 Mô phỏng và layout mạch

4.3.1 Mô phỏng mạch 4.3.2 Layout mạch

Thiết kế mạch tạo tín hiệu cao tần vi sai vuông pha

4.2.1 Phân tích mạch lọc polyphase tạo tín hiệu vuông pha 4.2.1.1 Nguyên lý dịch pha của mạch RC

4.2.1.2 Phân tích một tầng mạch lọc polyphase 4.2.1.3 Phân tích nhiều tầng polyphase

Mô phỏng và layout mạch tạo tín hiệu vi sai vuông pha

4.3.1 Mô phỏng mạch 4.3.2 Layout mạch

Tín hiệu thu từ antenna là tín hiệu đơn cực Nhưng như ta đã phân tích, để hạn chế nhiễu thường tín hiệu được xử lý ở dạng vi sai, bên cạnh đấy vì nhiều mục đích như điều chế, giải điều chế, triệt tần số ảnh, thường người ta xử lý trên tín hiệu vuông pha Do đó, để đạt được yêu cầu về giảm nhiễu và triệt tần số ảnh, ta sẽ xử lý tín hiệu ở dạng vuông pha vi sai tức là bốn tín hiệu có dạng vi sai vuông pha với nhau theo từng cặp Tín hiệu từ antenna sau khi qua bộ khuếch đại nhiễu thấp sẽ được chuyển thành tín hiệu vi sai, tín hiệu vi sai này sẽ qua một mạch biến đổi thành tín hiệu vi sai vuông pha ở ngõ ra

Mục tiêu của phần này gồm các phần bao gồm giới thiệu một số phương pháp tạo tín hiệu vuông pha và phạm vi ứng dụng Những phân tích về hai dạng mạch RC tạo tín hiệu vuông pha vi sai, qua đó sẽ nêu lên được ưu khuyết điểm của từng loại Sau đó thiết kế các tầng mạch polyphase để tạo tín hiệu vuông pha vi sai cho băng tần rộng và tiến hành mô phỏng, layout và mô phỏng post-layout mạch

4.1 Các phương pháp tạo tín hiệu vuông pha

4.1.1 Phương pháp Branch line Coupler Đây là phương pháp đơn giản nhất để làm một mạch dịch pha 90 0 ở tần số siêu cao tần nó bao gồm một vòng dây như Hình 4.1 Suy hao tới và phản xạ (insertion and return loss) khá là nhỏ, mặc dù mạch này chỉ thực hiện trên một băng tần hẹp

- Ưu điểm: dễ thực hiện, suy hao thấp, cách ly tốt, cấu trúc phẳng (planar) - Khuyết điểm: băng hẹp, kích thước vật lý lớn

Hình 4.1: Mạch dịch pha branch line coupler 4.1.2 Phương pháp dịch pha Schiffman

Mạch Schiffman thường được dùng trên đường truyền strip-line, mạch này có ưu điểm là thực hiện được trên một băng tần rộng Nhưng mạch này đòi hỏi cần có một bộ tiền chia công suất để chúng ta có thể cho một nhánh đi qua mạch Schiffman, một nhánh tín hiệu đi qua một đường dây tạo độ trễ

- Ưu điểm: băng rộng, thích hợp cho truyền dữ liệu, xử lý tín hiệu với công suất lớn, làm việc được với cả tín hiệu vi sai

- Khuyết điểm: cần có một bộ chia công suất ở phía trước

4.1.3 Phương pháp dùng mạch lọc nhiều pha

Bộ chia pha này là một trong những bộ tạo tín hiệu vuông pha phổ biến nhất được sử dụng Do công nghệ CMOS hiện tại rẻ và được sử dụng rất phổ biến trong công nghệ vi mạch, và mạch lọc polyphase có thể tích hợp trong vi mạch, nên do đó mặc dù có nhiều khuyết điểm nhưng mạch lọc polyphase vẫn được sử dụng rất phổ biến trong thiết kế vi mạch Mạch polyphase ứng dụng rất tốt trong công nghệ CMOS do ta sử dụng các phần tử tập trung, sử dụng tín hiệu vi sai, kích thước nhỏ, nhưng thường không thích hợp cho việc ứng dụng vào tần số siêu cao tần vì vấn đề tụ ký sinh

Bằng cách ghép nhiều tầng với nhau ta thu được tín hiệu gần như vuông pha trong 1 dải tần rất rộng Tuy nhiên đánh đổi lại là mỗi tầng sẽ làm suy hao khoảng 3dB đến 4dB, tức là khi áp dụng 3 tầng polyphase để đạt được băng rộng thì suy hao của mạch khoảng 10dB Thêm vào đấy, bởi vì việc sử dụng các phần tử tập trung, nên không thể thực hiện được ở tần số cao, ở tần số cao sẽ xuất hiện các tụ và cuộn cảm ký sinh làm xuất hiện tần số cộng hưởng Tuy nhiên, tại tần số thấp mạch làm việc khá hiệu quả, chi phí sản xuất thấp

- Ưu điểm: chi phí sản xuất rẻ, kích thước nhỏ, có thể tích hợp trong chip thực hiện trên công nghệ CMOS

- Khuyết điểm: suy hao nhiều, thực hiện trên băng hẹp, tín hiệu chỉ vuông pha tại tần số cắt, phức tạp, độ cách ly thấp (low isolation), xử lý cho tín hiệu có công suất thấp Muốn thực hiện trên băng tần rộng, phải ghép nhiều tầng với nhau dẫn đến làm tăng suy hao tín hiệu

Mạch Lange coupler Hình 4.2 thường được dùng trong thiết kế mạch cao tần rời MMIC, thực hiện được với tín hiệu vi sai cân bằng

- Ưu điểm: Băng rộng, thích hợp cho mạch rời

- Khuyết điểm: thiết kế phức tạp, cần cầu nối dây, xử lý cho tín hiệu công suất thấp

Hình 4.2: Mạch chia công suất Lange Coupler 4.1.5 Phương pháp mạch số chia pha

Mạch xử dụng các D flip-flop để thực hiện mạch chia pha theo chu kỳ xung clock

- Ưu điểm: băng thông rất rộng, độ chính xác pha cao, biên độ cân bằng (sai lệch rất nhỏ)

- Khuyết điểm: Giới hạn cho ứng dụng số, không ứng dụng được cho mạch analog, cần tần số cao gấp hai lần tần số dao động nội LO, xử lý công suất thấp

4.2 Thiết kế mạch tạo tín hiệu cao tần vi sai vuông pha

Như đã giới thiệu ở trên về các loại mạch tạo tín hiệu vuông pha Với mục đích công việc là thiết kế mạch analog dùng trong chip thu tín hiệu truyền hình số sử dụng công nghệ CMOS, nên mạch lọc polyphase sẽ được sử dụng để tạo tín hiệu vuông pha

4.2.1 Phân tích mạch lọc polyphase tạo tín hiệu vuông pha 4.2.1.1 Nguyên lý dịch pha của mạch RC a) Mạch dịch pha loại a

Xét cấu hình mạch lọc thông thấp và thông cao như Hình 4.3

Hình 4.3: Mạch tạo tín hiệu vuông pha dương a) Sơ đồ nguyên lý b) Giản đồ pha

Từ hình 4.3.a ta xây dựng biểu thức hàm truyền cho nhánh mạch lọc thông thấp:

Chuyển hàm truyền H 1   j sang dạng tọa độ cực ta có:

Tại tần số cắt    0 ta được:

Như vậy tại tần số cắt của mạch, tín hiệu ngõ ra trễ pha hơn ngõ vào 45 0 , còn biên độ điện áp bị suy hao 2 (tương đương 3dB) so với ngõ vào khi tải ngõ ra lớn như hình 4.3.b, nếu tải ngõ ra nhỏ thì suy hao có thể lớn hơn

Tương tự ta xây dựng hàm truyền cho nhánh mạch lọc thông cao:

Chuyển hàm truyền H 2   j sang tọa độ cực:

Tại tần số cắt    0 ta được:

Tại tần số cắt của mạch lọc thông cao, tín hiệu ngõ ra sớm pha hơn ngõ vào 45 0 , còn biên độ điện áp bị suy hao 2 (tương đương 3dB) so với ngõ vào khi tải ngõ ra lớn, nếu tải ngõ ra nhỏ thì suy hao có thể lớn hơn

Như vậy qua việc phân tích trên, ta có thể thấy rằng mạch lọc thông thấp và mạch lọc thông cao dùng R, C có thể dùng để biến đổi pha của tín hiệu ngõ vào

Bây giờ ta sẽ xét mối quan hệ giữa 2 ngõ ra này với nhau:

Biểu thức (4.8) cho ta thấy được: hai tín hiệu theo cấu hình mạch trên luôn luôn cho ta độ lệch pha là 90 0 (không phụ thuộc vào tần số), và biên độ ngõ ra thì phụ thuộc vào tần số Biên độ của hai tín hiệu ngõ ra sẽ bằng nhau tại tần số cắt của mạch   0 Như vậy tại tần số cắt của mạch, ta thu được tín hiệu vuông pha cân bằng a) b)

Hình 4.4: a) Dạng sóng tín hiệu ngõ ra của mạch lọc polyphase b) Đáp ứng biên độ và pha

Trong cấu trúc chip mà ta sử dụng sẽ hoạt động dựa trên tín hiệu vuông pha vi sai

Tương tự ta sẽ thay tín hiệu ngõ vào là V thành nguồn vi sai là –V như Hình 4.5

Hình 4.5: Mạch tạo tín hiệu vuông pha âm a) Sơ đồ nguyên lý b) Giản đồ pha

Ta cũng thu được tín hiệu vuông pha cân bằng tại tần số cắt   0

 Cấu trúc mạch này có ưu điểm từ một tín hiệu đơn cực ta cũng có thể tạo ra tín hiệu vuông pha, độ lệch pha của tín hiệu ngõ ra luôn luôn là 90 0 , đảm bảo tốt cho các mạch có yêu cầu về độ chính xác về pha

 Khuyết điểm mạch có suy hao nội tại là 3dB, biên độ tín hiệu ngõ ra phụ thuộc vào tần số

Như vậy nếu ghép hai cấu trúc này với nhau ta sẽ thu được tín hiệu vi sai cân bằng ở ngõ ra như Hình 4.6a, do mạch có cấu trúc đối xứng, nên nếu ta bỏ điểm nối đất đi thì điện áp tại vị trí đấy vẫn có giá trị là 0 volt tức điểm đất ảo, nên mạch có cấu hình như Hình 4.6b Hình 4.7 là mô phỏng dạng sóng ngõ ra của mạch tạo tín hiệu vi sai vuông pha Hình 4.6 a) b)

Hình 4.6: Cấu hình mạch hoàn chỉnh cho mạch tạo tín hiệu vi sai vuông pha

Hình 4.7: Dạng sóng mạch tạo tín hiệu vi sai vuông pha tại tần số 1MHz

Mạch này có suy hao nội tại là 3dB, và pha tín hiệu nhánh I và Q luôn luôn lệch pha nhau 90 0 b) Mạch dịch pha loại b

THIẾT KẾ KHỐI KHUẾCH ĐẠI TỈ SỐ ĐIỆN ÁP DÒNG ĐIỆN

Thiết kế OpAmp vi sai

5.2.1 Phân tích mạch TIA hiệu chỉnh sai lệch tín hiệu IQ 5.2.2 Thiết kế mạch TIA hiệu chỉnh sai lệch tín hiệu IQ 5.3 Mô phỏng và layout mạch TIA

Trans-impedance amplifier (TIA) là một dạng mạch ccvs (current control voltage source) có chức năng chuyển dòng điện ngõ vào thành điện áp ngõ ra [5][6] Mạch TIA trong luận văn sẽ được xây dựng dựa trên mạch OpAmp vi sai (fully differential) và các phần tử hồi tiếp Hình 6.1 mô tả một mạch TIA fully differential bao gồm các điện trở hồi tiếp Rf, trở kháng nguồn RIN, trở kháng tải RL là trở kháng ngõ vào của tầng phía sau khối TIA Trở kháng ngõ vào và ngõ ra của TIA là rất nhỏ

Hình 5.1: Mạch TIA fully differential

Mạch TIA này sẽ có tín hiệu vào và tín hiệu ra đều là tín hiệu vi sai Trước khi thiết kế khối TIA, chương này sẽ giới thiệu về OpAmp và thiết kế layout mạch OpAmp vi sai phục vụ cho việc thiết kế TIA Sau khi đã thiết kế được OpAmp, luận văn sẽ trình bày về những phân tích nguyên lý hoạt động, cách hiệu chỉnh sai lệch tín hiệu IQ của khối TIA Cuối chương sẽ là mạch thiết kế hoàn chỉnh, mạch layout của khối TIA

5.1 Thiết kế OpAmp vi sai

Một mạch OpAmp vi sai có dạng như trong Hình 5.2:

Hình 5.2: Mạch OpAmp vi sai hai tầng

Mạch bao gồm một mạch khuếch đại vi sai hai tầng [5][6][7], và một mạch common mode feedback [6][7] để ổn định phân cực cho mạch khuếch đại Độ lợi DC (midband gain)[7] của OpAmp được tính:

Trong đó: g m 1,r ds 1,r ds 3 tương ứng là hỗ dẫn và trở kháng kênh dẫn của cặp vi sai tầng thứ nhất và g m 5 ,r ds 5 ,r ds 6 tương ứng là hỗ dẫn và trở kháng của cặp vi sai tầng thứ hai

Một thông số quan trọng của một OpAmp là tần số đơn vị (unity gain), thông số này được tính bằng công thức:

Phương trình (5.2) chỉ ra rằng, với một giá trị tần số đơn vị cố định được cho trước, thì dòng phân cực hay công suất tiêu tán sẽ được giảm thiểu khi giá trị V eff 1 nhỏ Hay nói một cách khác, bằng cách giảm V eff 1 sẽ làm tăng băng thông hoạt động của OpAmp

Tuy nhiên, hiệu ứng méo phi tuyến (distortion) sẽ tăng khi giảmV eff 1 , nhưng hiệu ứng méo phi tuyến này sẽ được giảm thiểu khi OpAmp được dùng trong mạch có hồi tiếp, khi đó tín hiệu vi sai ngõ vào của tầng khuếch đại vi sai sẽ rất nhỏ, do đó hiện tượng méo phi tuyến sẽ không đáng kể

Thông số thứ hai cũng quan trọng đó là tần số cực trội trong mạch (dominant point), thông số này được tính bởi biểu thức sau:

Ta thấy rằng, cực trội (dominant point) tỉ lệ nghịch với hỗ dẫn của tầng thứ hai, dựa trên mối quan hệ này ta sẽ lựa chọn thông số hỗ dẫn cho phù hợp để mạch được ổn định

Bên cạnh đấy, để ổn định cho mạch OpAmp ta cần phải bù pha cho mạch bằng cách thêm một zero vào mạch thông qua điện trở bù RC

Opamp hai tầng như Hình 5.2, tầng khuếch đại vi sai ngõ vào sử dụng bán dẫn kênh n, và tầng thứ hai sử dụng bán dẫn kênh p để làm phần tử khuếch đại Ngoài ra ta có thể làm cách khác, bằng cách sử dụng bán dẫn kênh p cho mạch khuếch đại vi sai ngõ vào, còn tầng thứ 2 sẽ dùng bán dẫn kênh n để làm phần tử khuếch đại, việc lựa chọn và sắp xếp như vậy dựa trên các tiêu chí về tối ưu các thông số Input common mode voltage range, Output Swing range, Output Common mode range, nhiễu ngõ vào, độ lợi DC, kích thước, méo phi tuyến Việc lựa chọn sẽ dựa trên việc cân bằng (trade-off) các thông số này và sẽ được thảo luận ngay sau đây

- Đầu tiên, đối với DC gain hầu như không bị ảnh hưởng nhiều bởi việc lựa chọn một trong 2 loại mạch

- Việc lựa chọn ngõ ra xen kẽ ngõ vào là loại p, tầng thứ 2 sẽ là loại n hoặc ngược lại ngõ vào sẽ là loại n thì tầng thứ 2 sẽ dùng loại p là nhằm mục đích cực đại hỗ dẫn của phần tử khuếch đại ở tầng thứ 2, điều này rất quan trọng khi mạch hoạt động ở tần số cao Trong công thức (5.2) tần số đơn vị  ug tỉ lệ với hỗ dẫn của tầng thứ 2

- Một lý do nữa cần được xem xét khi tầng đệm ngõ ra sử dụng là loại kênh p hay kênh n Thông thường, tầng đệm sử dụng kênh n hay được chọn hơn vì ít có điện áp rơi trên phần tử khuếch đại hơn là khi sử dụng loại kênh p Thêm vào đó, với cùng kích thước, bán dẫn kênh n có hỗ dẫn lớn hơn loại kênh p, và do đó với cùng một hỗ dẫn thì bán dẫn loại kênh n sẽ có kích thước nhỏ hơn nhiều so với loại kênh p, và hiệu ứng ký sinh do tầng đệm gây ra cũng giảm đáng kể do tầng đệm dùng loại nMOS có kích thước nhỏ hơn Khuyết điểm lớn nhất của mạch đệm dùng loại kênh n là phải sử dụng thêm lớp n-well, bởi vì không thể kết nối cực source S với cực body (lớp nền - substrate) để làm giảm điện áp rơi Vì vậy cần có một lớp n-well để cách ly bán dẫn này với lớp nền – substrate, khi đó ta có thể nối cực S với cực body, đánh đổi lại việc sử dụng nhiều n-well thì chi phí sản xuất sẽ đắt hơn nhiều Còn đối với OpAmp lái tải thuần dung thì không cần đến mạch đệm

- Nhiễu cũng là một vấn đề đáng quan tâm khi chọn loại mạch cho việc thiết kế tầng vào của OpAmp Khi thiết kế mạch ở tần số thấp, nguồn nhiễu chủ yếu trong linh kiện là flicker noise hay còn gọi là nhiễu 1/f nguyên nhân gây ra bởi việc các hạt dẫn đi vào hoặc rời khỏi các bẫy tạo ra bởi các chỗ khuyết lõm gần bề mặt bán dẫn Nguồn nhiễu 1/f này có thể là một rắc rối trong thiết kế mạch nếu không có các kỹ thuật thiết kế mạch đặc biệt để hạn chế loại nhiễu này Thông thường, bán dẫn loại kênh p sẽ tạo ít nhiễu 1/f hơn bán dẫn loại kênh n, do các hạt dẫn chủ yếu là lỗ trống ít có khả năng bị mắc kẹt ở bề mặt hơn Vì vậy, việc sử dụng bán dẫn kênh p cho tầng ngõ vào sẽ giúp tối thiểu nhiễu ngõ ra do nguồn nhiễu 1/f gây ra Tuy nhiên đối với vấn đề nhiễu nhiệt thì lại khác Khi nhiễu nhiệt cần được quan tâm tại ngõ vào của OpAmp thì để giảm ảnh hưởng nhiễu nhiệt ngõ vào, ta cần sử dụng bán dẫn ở tầng ngõ vào có hỗ dẫn càng lớn càng tốt, với cùng một kích thước và điều kiện phân cực thì bán dẫn kênh n cho hỗ dẫn lớn hơn loại p do đó nhiễu nhiệt sinh ra cũng ít hơn loại p

Mạch hồi tiếp mode chung (Common mode feedback)

Khi sử dụng OpAmp vi sai trong một hệ thống hồi tiếp, người ta mong muốn hệ thống hồi tiếp này chỉ tác động đến tín hiệu vi sai, còn điện áp common mode vẫn được giữ nguyên Vì lý do này, mạch common mode feedback (CMFB) đã được sử dụng để ổn định điện áp common mode ngõ ra Trong thiết kế OpAmp nói chung, việc thiết kế các mạch CMFB cũng là một khâu rất quan trọng vì sẽ quyết định đến phần lớn sự ổn định phân cực của OpAmp

Có hai hướng tiếp cận khi thiết kế mạch CMFB đó là hướng thiết kế mạch CMFB hoạt động liên tục theo thời gian, hướng thứ 2 là thiết kế mạch bằng các tụ đóng ngắt [7]

Hướng tiếp cận đầu tiên thường bị giới hạn về biên độ (swing) tín hiệu ngõ ra, nhưng bù lại mạch thực hiện sẽ đơn giản Còn hướng tiếp cận thứ 2, thì tín hiệu ngõ ra sẽ có swing rộng, nhưng mạch sẽ phức tạp hơn Trong luận văn này, mạch CMFB theo hướng liên tục theo thời gian như trong Hình 5.3 sẽ được thực hiện

Hình 5.3: Mạch common mode feedback cho OpAmp vi sai

Mạch common mode dạng này có ưu điểm chịu được biên độ tín hiệu ngõ ra lớn, do đó thích hợp cho những mạch cần swing cao

Như vậy mạch OpAmp vi sai và mạch common mode feedback đã được khảo sát Trong luận văn này, OpAmp được sử dụng là loại bán dẫn kênh n thiết kế cho mạch khuếch đại vi sai ngõ vào như mô tả trong Hình 5.2 Bởi vì tần số low-IF của ta trong khoảng băng thông 8MHz từ 1MHz-9MHz, nên vấn đề nhiễu nghịch tần 1/f sẽ không ảnh hưởng nhiều, mà nguồn nhiễu nhiệt sẽ là nguồn nhiễu chính, do đó sử dụng bán dẫn loại n cho tầng ngõ vào của OpAmp để tối thiễu nhiễu nhiệt Hình 5.4 mô tả đáp ứng tần số pha và độ lợi của mạch OpAmp vi sai có sử dụng mạch common mode feedback

Hình 5.4: Đáp ứng tần số pha và độ lợi của OpAmp

Mô phỏng và layout mạch TIA

Trans-impedance amplifier (TIA) là một dạng mạch ccvs (current control voltage source) có chức năng chuyển dòng điện ngõ vào thành điện áp ngõ ra [5][6] Mạch TIA trong luận văn sẽ được xây dựng dựa trên mạch OpAmp vi sai (fully differential) và các phần tử hồi tiếp Hình 6.1 mô tả một mạch TIA fully differential bao gồm các điện trở hồi tiếp Rf, trở kháng nguồn RIN, trở kháng tải RL là trở kháng ngõ vào của tầng phía sau khối TIA Trở kháng ngõ vào và ngõ ra của TIA là rất nhỏ

Hình 5.1: Mạch TIA fully differential

Mạch TIA này sẽ có tín hiệu vào và tín hiệu ra đều là tín hiệu vi sai Trước khi thiết kế khối TIA, chương này sẽ giới thiệu về OpAmp và thiết kế layout mạch OpAmp vi sai phục vụ cho việc thiết kế TIA Sau khi đã thiết kế được OpAmp, luận văn sẽ trình bày về những phân tích nguyên lý hoạt động, cách hiệu chỉnh sai lệch tín hiệu IQ của khối TIA Cuối chương sẽ là mạch thiết kế hoàn chỉnh, mạch layout của khối TIA

5.1 Thiết kế OpAmp vi sai

Một mạch OpAmp vi sai có dạng như trong Hình 5.2:

Hình 5.2: Mạch OpAmp vi sai hai tầng

Mạch bao gồm một mạch khuếch đại vi sai hai tầng [5][6][7], và một mạch common mode feedback [6][7] để ổn định phân cực cho mạch khuếch đại Độ lợi DC (midband gain)[7] của OpAmp được tính:

Trong đó: g m 1,r ds 1,r ds 3 tương ứng là hỗ dẫn và trở kháng kênh dẫn của cặp vi sai tầng thứ nhất và g m 5 ,r ds 5 ,r ds 6 tương ứng là hỗ dẫn và trở kháng của cặp vi sai tầng thứ hai

Một thông số quan trọng của một OpAmp là tần số đơn vị (unity gain), thông số này được tính bằng công thức:

Phương trình (5.2) chỉ ra rằng, với một giá trị tần số đơn vị cố định được cho trước, thì dòng phân cực hay công suất tiêu tán sẽ được giảm thiểu khi giá trị V eff 1 nhỏ Hay nói một cách khác, bằng cách giảm V eff 1 sẽ làm tăng băng thông hoạt động của OpAmp

Tuy nhiên, hiệu ứng méo phi tuyến (distortion) sẽ tăng khi giảmV eff 1 , nhưng hiệu ứng méo phi tuyến này sẽ được giảm thiểu khi OpAmp được dùng trong mạch có hồi tiếp, khi đó tín hiệu vi sai ngõ vào của tầng khuếch đại vi sai sẽ rất nhỏ, do đó hiện tượng méo phi tuyến sẽ không đáng kể

Thông số thứ hai cũng quan trọng đó là tần số cực trội trong mạch (dominant point), thông số này được tính bởi biểu thức sau:

Ta thấy rằng, cực trội (dominant point) tỉ lệ nghịch với hỗ dẫn của tầng thứ hai, dựa trên mối quan hệ này ta sẽ lựa chọn thông số hỗ dẫn cho phù hợp để mạch được ổn định

Bên cạnh đấy, để ổn định cho mạch OpAmp ta cần phải bù pha cho mạch bằng cách thêm một zero vào mạch thông qua điện trở bù RC

Opamp hai tầng như Hình 5.2, tầng khuếch đại vi sai ngõ vào sử dụng bán dẫn kênh n, và tầng thứ hai sử dụng bán dẫn kênh p để làm phần tử khuếch đại Ngoài ra ta có thể làm cách khác, bằng cách sử dụng bán dẫn kênh p cho mạch khuếch đại vi sai ngõ vào, còn tầng thứ 2 sẽ dùng bán dẫn kênh n để làm phần tử khuếch đại, việc lựa chọn và sắp xếp như vậy dựa trên các tiêu chí về tối ưu các thông số Input common mode voltage range, Output Swing range, Output Common mode range, nhiễu ngõ vào, độ lợi DC, kích thước, méo phi tuyến Việc lựa chọn sẽ dựa trên việc cân bằng (trade-off) các thông số này và sẽ được thảo luận ngay sau đây

- Đầu tiên, đối với DC gain hầu như không bị ảnh hưởng nhiều bởi việc lựa chọn một trong 2 loại mạch

- Việc lựa chọn ngõ ra xen kẽ ngõ vào là loại p, tầng thứ 2 sẽ là loại n hoặc ngược lại ngõ vào sẽ là loại n thì tầng thứ 2 sẽ dùng loại p là nhằm mục đích cực đại hỗ dẫn của phần tử khuếch đại ở tầng thứ 2, điều này rất quan trọng khi mạch hoạt động ở tần số cao Trong công thức (5.2) tần số đơn vị  ug tỉ lệ với hỗ dẫn của tầng thứ 2

- Một lý do nữa cần được xem xét khi tầng đệm ngõ ra sử dụng là loại kênh p hay kênh n Thông thường, tầng đệm sử dụng kênh n hay được chọn hơn vì ít có điện áp rơi trên phần tử khuếch đại hơn là khi sử dụng loại kênh p Thêm vào đó, với cùng kích thước, bán dẫn kênh n có hỗ dẫn lớn hơn loại kênh p, và do đó với cùng một hỗ dẫn thì bán dẫn loại kênh n sẽ có kích thước nhỏ hơn nhiều so với loại kênh p, và hiệu ứng ký sinh do tầng đệm gây ra cũng giảm đáng kể do tầng đệm dùng loại nMOS có kích thước nhỏ hơn Khuyết điểm lớn nhất của mạch đệm dùng loại kênh n là phải sử dụng thêm lớp n-well, bởi vì không thể kết nối cực source S với cực body (lớp nền - substrate) để làm giảm điện áp rơi Vì vậy cần có một lớp n-well để cách ly bán dẫn này với lớp nền – substrate, khi đó ta có thể nối cực S với cực body, đánh đổi lại việc sử dụng nhiều n-well thì chi phí sản xuất sẽ đắt hơn nhiều Còn đối với OpAmp lái tải thuần dung thì không cần đến mạch đệm

- Nhiễu cũng là một vấn đề đáng quan tâm khi chọn loại mạch cho việc thiết kế tầng vào của OpAmp Khi thiết kế mạch ở tần số thấp, nguồn nhiễu chủ yếu trong linh kiện là flicker noise hay còn gọi là nhiễu 1/f nguyên nhân gây ra bởi việc các hạt dẫn đi vào hoặc rời khỏi các bẫy tạo ra bởi các chỗ khuyết lõm gần bề mặt bán dẫn Nguồn nhiễu 1/f này có thể là một rắc rối trong thiết kế mạch nếu không có các kỹ thuật thiết kế mạch đặc biệt để hạn chế loại nhiễu này Thông thường, bán dẫn loại kênh p sẽ tạo ít nhiễu 1/f hơn bán dẫn loại kênh n, do các hạt dẫn chủ yếu là lỗ trống ít có khả năng bị mắc kẹt ở bề mặt hơn Vì vậy, việc sử dụng bán dẫn kênh p cho tầng ngõ vào sẽ giúp tối thiểu nhiễu ngõ ra do nguồn nhiễu 1/f gây ra Tuy nhiên đối với vấn đề nhiễu nhiệt thì lại khác Khi nhiễu nhiệt cần được quan tâm tại ngõ vào của OpAmp thì để giảm ảnh hưởng nhiễu nhiệt ngõ vào, ta cần sử dụng bán dẫn ở tầng ngõ vào có hỗ dẫn càng lớn càng tốt, với cùng một kích thước và điều kiện phân cực thì bán dẫn kênh n cho hỗ dẫn lớn hơn loại p do đó nhiễu nhiệt sinh ra cũng ít hơn loại p

Mạch hồi tiếp mode chung (Common mode feedback)

Khi sử dụng OpAmp vi sai trong một hệ thống hồi tiếp, người ta mong muốn hệ thống hồi tiếp này chỉ tác động đến tín hiệu vi sai, còn điện áp common mode vẫn được giữ nguyên Vì lý do này, mạch common mode feedback (CMFB) đã được sử dụng để ổn định điện áp common mode ngõ ra Trong thiết kế OpAmp nói chung, việc thiết kế các mạch CMFB cũng là một khâu rất quan trọng vì sẽ quyết định đến phần lớn sự ổn định phân cực của OpAmp

Có hai hướng tiếp cận khi thiết kế mạch CMFB đó là hướng thiết kế mạch CMFB hoạt động liên tục theo thời gian, hướng thứ 2 là thiết kế mạch bằng các tụ đóng ngắt [7]

Hướng tiếp cận đầu tiên thường bị giới hạn về biên độ (swing) tín hiệu ngõ ra, nhưng bù lại mạch thực hiện sẽ đơn giản Còn hướng tiếp cận thứ 2, thì tín hiệu ngõ ra sẽ có swing rộng, nhưng mạch sẽ phức tạp hơn Trong luận văn này, mạch CMFB theo hướng liên tục theo thời gian như trong Hình 5.3 sẽ được thực hiện

Hình 5.3: Mạch common mode feedback cho OpAmp vi sai

Mạch common mode dạng này có ưu điểm chịu được biên độ tín hiệu ngõ ra lớn, do đó thích hợp cho những mạch cần swing cao

Như vậy mạch OpAmp vi sai và mạch common mode feedback đã được khảo sát Trong luận văn này, OpAmp được sử dụng là loại bán dẫn kênh n thiết kế cho mạch khuếch đại vi sai ngõ vào như mô tả trong Hình 5.2 Bởi vì tần số low-IF của ta trong khoảng băng thông 8MHz từ 1MHz-9MHz, nên vấn đề nhiễu nghịch tần 1/f sẽ không ảnh hưởng nhiều, mà nguồn nhiễu nhiệt sẽ là nguồn nhiễu chính, do đó sử dụng bán dẫn loại n cho tầng ngõ vào của OpAmp để tối thiễu nhiễu nhiệt Hình 5.4 mô tả đáp ứng tần số pha và độ lợi của mạch OpAmp vi sai có sử dụng mạch common mode feedback

Hình 5.4: Đáp ứng tần số pha và độ lợi của OpAmp

THIẾT KẾ BỘ TRỘN TẦN VUÔNG PHA (IQ MIXER)

Lý thuyết về Mixer

6.2.1 Thiết kế mixer cho thành phần tín hiệu đồng pha I 6.2.2 Thiết kế mixer cho thành phần tín hiệu vuông pha Q 6.2.3 Tính toán trở kháng vào ra của IQ Mixer

6.3 Mô phỏng mạch IQ mixer 6.4 Layout IQ mixer

6.1 Lý thuyết về Mixer 6.1.1 Giới thiệu về Mixer

Trong một hệ thống máy thu phát, bộ trộn tần số (mixer) là một khối đóng vai trò rất quan trọng, có nhiệm vụ chuyển đổi tần số của tín hiệu từ băng tần này sang băng tần khác Tùy thuộc vào kiến trúc được sử dụng mà ta có tín hiệu được đổi tần lên với máy phát như Hình 6.1(a) hay đổi tần xuống với máy thu như Hình 6.1(b) dựa trên tần số dao động nội LO

Hình 6.1: Mô hình bộ trộn tần (a) Bộ đổi tần lên (b) Bộ đổi tần xuống

Trong các hệ thống máy thu, các bộ mixer sẽ gặp vấn đề trộn tần với thành phần hài (harmonic mixing) của tín hiệu LO và tần số ảnh khi đổi tần xuống Vì vậy, đã có rất nhiều đề tài, đưa ra nhiều kiểu kiến trúc máy thu để triệt hài bậc cao của tín hiệu LO và triệt tần số ảnh Trong số đó, có kiến trúc máy thu sử dụng cấu trúc bộ trộn tần IQ với tín hiệu cao tần (RF- radio frequency) đầu vào là tín hiệu vuông pha vi sai và tín hiệu LO cũng là tín hiệu vuông pha vi sai để triệt hài LO bậc cao Tín hiệu đầu ra sau đổi tần sẽ đi qua một bộ lọc polyphase trung tần (IF – Intermediate Frequency) để triệt tần số ảnh

Có nhiều cách để thực hiện một mixer: a) Sử dụng đặc tính phi tuyến của các phần tử [11]:

Hình 6.2: Mạch trộn tần sử dụng diode

Hình 6.2.a miêu tả cách thức chuyển đổi tần số của một mixer dùng diode với đầu vào là tín hiệu cao tần VRF(t) và tín hiệu từ bộ dao động nội VLO(t) được xem như tín hiệu bơm Đặc tính truyền đạt dòng điện qua diode là hàm phi tuyến dạng mũ :

I I o e   (6.1) Điện áp đầu vào được biểu diễn như tổng của tín hiệu V RF (t) = V RF cos(ω RF t) và tín hiệu V LO (t) = V LO cos(ω LO t) và một điện áp phân cực VQ: os( ) os( )

Dòng điện qua phần tử có tính phi tuyến, có thể biểu diễn qua chuỗi Taylor khai triển quanh điểm hoạt động Q:

Bỏ qua các thành phần phân cực VQ và IQ, thay biểu thức (6.2) vào (6.3) thu được:

2 os( ) os( ) os( ) os( ) os( ) os( ) os ( ) os ( )

RF RF LO LO RF RF LO LO

RF RF LO LO RF RF LO LO

Biểu thức 6.4 thể viết lại như sau:

( ) 2 RF LO { os[( RF LO ) ] os[( RF LO ) ]}

Như vậy, có thể thấy rằng, đặc tính phi tuyến của diode tạo ra các thành phần tần số mới có dạng  RF  LO Các biên độ cũng được khuếch đại lên với hệ số α2 là một hệ số phụ thuộc vào thiết bị

Phương trình 6.3 ở trên, chuỗi Taylor mới chỉ biểu diễn đến số hạng thứ 3, tức là thành phần can nhiễu bậc hai và các thành phần bậc cao hơn đã bị loại bỏ Với diode, BJT, MOSFET các thành phần bậc cao này ảnh hưởng rõ đến hiệu năng của mixer b) Sử dụng nguyên lý đóng ngắt tín hiệu ngõ vào [1]:

Hình 6.3: Mạch trộn tần sử dụng nguyên lý đóng ngắt

Hình 6.3 mô tả phần tử MOSFET sẽ đóng ngắt theo chu kỳ của tín hiệu LO:

Tín hiệu cao tần ngõ vào có dạng v RF ( ) t V RF cos  RF t 

Tín hiệu đóng ngắt v LO ( ) t V LO cos  LO t  đóng ngắt mixer theo chu kỳ của tín hiệu LO như Hình 6.4:

Hình 6.4: Tín hiệu LO và chu kỳ đóng ngắt của MOSFET theo xung S(t)

Với chuỗi xung vuông tuần hoàn S(t) được khai triển thành chuỗi Fourier như sau:

Khi đó điện áp ngõ ra thu được: v out   t v RF     t S t (6.8) Thay phương trình v RF ( ) t V RF cos  RF t  vào 6.8 ta được:

2 3 5 out RF RF LO LO LO v t V  t  t  t  t

Phương trình 6.9 có thể viết lại như sau:

  1 { os[( ) ] os[( ) ]} out RF RF LO RF LO v t V c   t c   t

Như vậy, có thể thấy rằng, đặc tính đóng ngắt của phần tử cũng tạo ra các thành phần tần số mới có dạng  RF  LO

Do đề tài thực hiện thiết kế khối trộn tần dưới dạng mạch tích hợp trong chip sử dụng công nghệ CMOS, nên mixer loại đóng ngắt sẽ dễ thực hiện hơn và được lựa chọn cho đề tài

6.1.2 Các thông số quan trọng của Mixer a) Độ lợi chuyển đổi (conversion gain): là tỉ số giữa mức tín hiệu đầu ra mong muốn so với mức tín hiệu đầu vào (thường tính bằng dB) ứng với một mức công suất đầu vào LO Cụ thể trong mạch thiết kế của chúng ta, độ lợi chuyển đổi chính là tỉ số điện áp hiệu dụng của tín hiệu trung tần IF với điện áp hiệu dụng của tín hiệu cao tần RF [1]

Hình 6.5: Sơ đồ tính độ lợi chuyển đổi của bộ trộn tần

Từ Hình 6.5, ta tính độ lợi chuyển đổi được tính theo 2 loại: Độ lợi điện áp:  

Như Hình 6.5, R s là trở kháng của nguồn tín hiệu vào,R L là trở kháng tải ngõ ra Độ lợi chuyển đổi của bộ trộn tần rất quan trọng vì thông số này sẽ ảnh hưởng đến độ tuyến tính của mạch Hơn nữa, độ lợi chuyển đổi của bộ trộn tần còn để xác định mức độ của tín hiệu ngõ ra của bộ trộn tần mà những tín hiệu này sẽ đi vào các bộ tiếp theo của hệ thống máy phát Do đó, độ lợi chuyển đổi còn ảnh hưởng đến độ tuyến tính của hệ thống Công thức (6.12) đã giả sử RS và RIN_Mixer đã có PHTK b) Hệ số nhiễu (Noise Figure): là tỉ số độ lớn tín hiệu trên nhiễu đầu vào chia tỉ số độ lớn tín hiệu trên nhiễu đầu ra c) Điểm nén 1dB: đối với các mức tín hiệu đầu vào nhỏ, độ lớn tín hiệu đầu ra tăng tuyến tính theo độ lớn tín hiệu đầu vào Khi độ lớn tín hiệu đầu vào tiếp tục tăng, do tính chất phi tuyến của các phần tử bán dẫn trong mixer bắt đầu ảnh hưởng mạnh, nên tín hiệu đầu ra sẽ không còn tăng tuyến thính theo độ lớn tín hiệu ngõ vào Điểm nén 1dB là điểm mà tại đó ứng với độ lớn của tín hiệu đầu vào thì độ lớn của tín hiệu đầu ra giảm 1dB so với hàm tuyến tính ban đầu Mixer cần được dự trữ từ mức điểm nén 1dB này để bảo đảm tránh nguy cơ xuất hiện thêm các thành phần đầu ra không mong muốn d) Điểm chặn bậc 3 (Third Order Intercept Point): đây là một tham số chất lượng để đánh giá tính tuyến tính của mixer Thông số này được đo bằng cách đưa vào mixer hai thành phần thử (tone) gần nhau tại các tần số f1 và f2 Các thành phần hài can nhiễu bậc 3 từ các tone này trộn với tần số fLO tại các tần số f LO 2f 1 f 2 và f LO 2f 2 f 1 

Trong trường hợp bộ đổi tần xuống, các thành phần can nhiễu bậc ba đáng chú ý là

2 1 2  f LO  f  f và f LO 2f 2 f 1 , do các thành phần này nằm gần với tần số dải trung tần Hình 6.6 minh họa các thành phần cơ bản và hài bậc 3

Hình 6.6: Đo điểm chặn bậc 3

Bản chất của điểm chặn bậc 3 là một điểm tưởng tượng, tại đó các thành phần can nhiễu bậc 3 trở nên đủ lớn để so sánh với các thành phần đổi tần xuống mong muốn Độ lớn các thành phần bậc 3 tăng gấp 3 lần theo mức tăng của mức tín hiệu đầu vào và mức tăng của các thành phần cơ bản bậc một ở ngõ ra Độ lớn tín hiệu đầu vào tại điểm chặn bậc ba (IIP3) được tính toán như sau: (theo đơn vị dB)

Tính tuyến tính: tính tuyến tính của một mixer là khả năng chịu được mức tín hiệu đầu vào của nó mà ngõ ra không bị méo dạng tín hiệu Một mixer có độ tuyến tính cao đồng nghĩa nó có IIP3 cao e) Tần số ảnh: Với các mixer có fLO > fRF thì thành phần tần số ảnh là fLO + fIF, với các mixer có fLO < fRF , thành phần ảnh là fLO - fIF Với các mixer đổi tần xuống, thành phần tần số ảnh ngõ vào mixer sẽ được đổi tần xuống cùng với tần số RF mong muốn và cùng tạo ra thành phần tần số trung tần IF Với các mixer đổi tần lên, thành phần này là một dải tần không mong muốn nếu không được lọc thích hợp thường ở cùng mức năng lượng với tín hiệu mong muốn f) Hệ số cách ly các cổng – Interport isolation: là mức độ can nhiễu giữa các cổng

LO, RF, IF của mixer Giá trị này tính theo dB, đánh giá sự rò rỉ của một tín hiệu tại ngõ vào của một cổng so với tín hiệu đó tại đầu ra là ở các cổng khác Yếu tố quan trọng nhất của việc cách ly này là sự suy giảm tín hiệu LO tại các cổng IF và RF, can nhiễu LO là khó khăn chính trong việc thiết kế bộ phát và thu của hệ thống, và cách ly RF-LO ít được quan tâm bởi vì tín hiệu RF có mức đầu vào khá nhỏ Thường thì cách ly

LO-IF sẽ nằm trong dải từ 0 đến 50dB, phụ thuộc vào cấu trúc mạch và cơ chế lọc ở các cổng

Hình 6.7: Tín hiệu rò rỉ giữa các cổng của Mixer

Hình 6.7 miêu tả sự rò rỉ tín hiệu giữa các cổng của mixer Việc giảm thiểu các rò rỉ này là rất quan trọng Ví dụ, nếu tín hiệu ở cổng LO có biên độ lớn bị rò rỉ sang cổng IF thì có thể dẫn đến tình trạng “LO leakage” ở ngõ ra hoặc tín hiệu LO rò rỉ sang cổng RF gặp khối phía trước bộ trộn tần như khối LNA phản xạ ngược lại vào bộ trộn tần, khi đó tín hiệu ngõ vào lúc này bao gồm tín hiệu RF và LO Tín hiệu LO được trộn với tín hiệu LO sẽ tạo tín hiệu DC ở ngõ ra và nếu mức DC này đủ lớn sẽ làm cho các tầng phía sau bộ trộn tần bị bão hòa và không hoạt động được nữa

6.1.3 Nguyên lí hoạt động và cấu trúc cơ bản của Mixer dạng đóng ngắt

Bộ trộn tần đóng ngắt xét về mặt cấu trúc, ta có thể chia làm hai loại: bộ trộn tần thụ động (passive mixer) và bộ trộn tần tích cực (active mixer) như Hình 6.8 Mỗi loại sẽ có những ưu điểm và khuyết điểm riêng, tùy vào kiến trúc hệ thống và mục đích sử dụng mà ta sẽ sử dụng loại nào Bảng 6.1 tóm tắt một số đặc tính của hai loại này

Hình 6.8: Mixer dạng đóng ngắt (a) Dạng thụ động (b) Dạng tích cực Bảng 6.1: Bảng tóm tắt so sánh ưu nhược điểm của hai loại bộ trộn tần

Thông số Tích cực Thụ động Độ lợi chuyển đổi Tạo ra được độ lợi Không tạo ra độ lợi Độ tuyến tính Không cao Cao hơn dạng tích cực

Tiêu thụ nguồn cung cấp Cao Thấp

6.1.3.1 Cấu trúc của bộ trộn tần thụ động

Mô phỏng mạch IQ mixer ghép nối TIA

6.1 Lý thuyết về Mixer 6.1.1 Giới thiệu về Mixer

Trong một hệ thống máy thu phát, bộ trộn tần số (mixer) là một khối đóng vai trò rất quan trọng, có nhiệm vụ chuyển đổi tần số của tín hiệu từ băng tần này sang băng tần khác Tùy thuộc vào kiến trúc được sử dụng mà ta có tín hiệu được đổi tần lên với máy phát như Hình 6.1(a) hay đổi tần xuống với máy thu như Hình 6.1(b) dựa trên tần số dao động nội LO

Hình 6.1: Mô hình bộ trộn tần (a) Bộ đổi tần lên (b) Bộ đổi tần xuống

Trong các hệ thống máy thu, các bộ mixer sẽ gặp vấn đề trộn tần với thành phần hài (harmonic mixing) của tín hiệu LO và tần số ảnh khi đổi tần xuống Vì vậy, đã có rất nhiều đề tài, đưa ra nhiều kiểu kiến trúc máy thu để triệt hài bậc cao của tín hiệu LO và triệt tần số ảnh Trong số đó, có kiến trúc máy thu sử dụng cấu trúc bộ trộn tần IQ với tín hiệu cao tần (RF- radio frequency) đầu vào là tín hiệu vuông pha vi sai và tín hiệu LO cũng là tín hiệu vuông pha vi sai để triệt hài LO bậc cao Tín hiệu đầu ra sau đổi tần sẽ đi qua một bộ lọc polyphase trung tần (IF – Intermediate Frequency) để triệt tần số ảnh

Có nhiều cách để thực hiện một mixer: a) Sử dụng đặc tính phi tuyến của các phần tử [11]:

Hình 6.2: Mạch trộn tần sử dụng diode

Hình 6.2.a miêu tả cách thức chuyển đổi tần số của một mixer dùng diode với đầu vào là tín hiệu cao tần VRF(t) và tín hiệu từ bộ dao động nội VLO(t) được xem như tín hiệu bơm Đặc tính truyền đạt dòng điện qua diode là hàm phi tuyến dạng mũ :

I I o e   (6.1) Điện áp đầu vào được biểu diễn như tổng của tín hiệu V RF (t) = V RF cos(ω RF t) và tín hiệu V LO (t) = V LO cos(ω LO t) và một điện áp phân cực VQ: os( ) os( )

Dòng điện qua phần tử có tính phi tuyến, có thể biểu diễn qua chuỗi Taylor khai triển quanh điểm hoạt động Q:

Bỏ qua các thành phần phân cực VQ và IQ, thay biểu thức (6.2) vào (6.3) thu được:

2 os( ) os( ) os( ) os( ) os( ) os( ) os ( ) os ( )

RF RF LO LO RF RF LO LO

RF RF LO LO RF RF LO LO

Biểu thức 6.4 thể viết lại như sau:

( ) 2 RF LO { os[( RF LO ) ] os[( RF LO ) ]}

Như vậy, có thể thấy rằng, đặc tính phi tuyến của diode tạo ra các thành phần tần số mới có dạng  RF  LO Các biên độ cũng được khuếch đại lên với hệ số α2 là một hệ số phụ thuộc vào thiết bị

Phương trình 6.3 ở trên, chuỗi Taylor mới chỉ biểu diễn đến số hạng thứ 3, tức là thành phần can nhiễu bậc hai và các thành phần bậc cao hơn đã bị loại bỏ Với diode, BJT, MOSFET các thành phần bậc cao này ảnh hưởng rõ đến hiệu năng của mixer b) Sử dụng nguyên lý đóng ngắt tín hiệu ngõ vào [1]:

Hình 6.3: Mạch trộn tần sử dụng nguyên lý đóng ngắt

Hình 6.3 mô tả phần tử MOSFET sẽ đóng ngắt theo chu kỳ của tín hiệu LO:

Tín hiệu cao tần ngõ vào có dạng v RF ( ) t V RF cos  RF t 

Tín hiệu đóng ngắt v LO ( ) t V LO cos  LO t  đóng ngắt mixer theo chu kỳ của tín hiệu LO như Hình 6.4:

Hình 6.4: Tín hiệu LO và chu kỳ đóng ngắt của MOSFET theo xung S(t)

Với chuỗi xung vuông tuần hoàn S(t) được khai triển thành chuỗi Fourier như sau:

Khi đó điện áp ngõ ra thu được: v out   t v RF     t S t (6.8) Thay phương trình v RF ( ) t V RF cos  RF t  vào 6.8 ta được:

2 3 5 out RF RF LO LO LO v t V  t  t  t  t

Phương trình 6.9 có thể viết lại như sau:

  1 { os[( ) ] os[( ) ]} out RF RF LO RF LO v t V c   t c   t

Như vậy, có thể thấy rằng, đặc tính đóng ngắt của phần tử cũng tạo ra các thành phần tần số mới có dạng  RF  LO

Do đề tài thực hiện thiết kế khối trộn tần dưới dạng mạch tích hợp trong chip sử dụng công nghệ CMOS, nên mixer loại đóng ngắt sẽ dễ thực hiện hơn và được lựa chọn cho đề tài

6.1.2 Các thông số quan trọng của Mixer a) Độ lợi chuyển đổi (conversion gain): là tỉ số giữa mức tín hiệu đầu ra mong muốn so với mức tín hiệu đầu vào (thường tính bằng dB) ứng với một mức công suất đầu vào LO Cụ thể trong mạch thiết kế của chúng ta, độ lợi chuyển đổi chính là tỉ số điện áp hiệu dụng của tín hiệu trung tần IF với điện áp hiệu dụng của tín hiệu cao tần RF [1]

Hình 6.5: Sơ đồ tính độ lợi chuyển đổi của bộ trộn tần

Từ Hình 6.5, ta tính độ lợi chuyển đổi được tính theo 2 loại: Độ lợi điện áp:  

Như Hình 6.5, R s là trở kháng của nguồn tín hiệu vào,R L là trở kháng tải ngõ ra Độ lợi chuyển đổi của bộ trộn tần rất quan trọng vì thông số này sẽ ảnh hưởng đến độ tuyến tính của mạch Hơn nữa, độ lợi chuyển đổi của bộ trộn tần còn để xác định mức độ của tín hiệu ngõ ra của bộ trộn tần mà những tín hiệu này sẽ đi vào các bộ tiếp theo của hệ thống máy phát Do đó, độ lợi chuyển đổi còn ảnh hưởng đến độ tuyến tính của hệ thống Công thức (6.12) đã giả sử RS và RIN_Mixer đã có PHTK b) Hệ số nhiễu (Noise Figure): là tỉ số độ lớn tín hiệu trên nhiễu đầu vào chia tỉ số độ lớn tín hiệu trên nhiễu đầu ra c) Điểm nén 1dB: đối với các mức tín hiệu đầu vào nhỏ, độ lớn tín hiệu đầu ra tăng tuyến tính theo độ lớn tín hiệu đầu vào Khi độ lớn tín hiệu đầu vào tiếp tục tăng, do tính chất phi tuyến của các phần tử bán dẫn trong mixer bắt đầu ảnh hưởng mạnh, nên tín hiệu đầu ra sẽ không còn tăng tuyến thính theo độ lớn tín hiệu ngõ vào Điểm nén 1dB là điểm mà tại đó ứng với độ lớn của tín hiệu đầu vào thì độ lớn của tín hiệu đầu ra giảm 1dB so với hàm tuyến tính ban đầu Mixer cần được dự trữ từ mức điểm nén 1dB này để bảo đảm tránh nguy cơ xuất hiện thêm các thành phần đầu ra không mong muốn d) Điểm chặn bậc 3 (Third Order Intercept Point): đây là một tham số chất lượng để đánh giá tính tuyến tính của mixer Thông số này được đo bằng cách đưa vào mixer hai thành phần thử (tone) gần nhau tại các tần số f1 và f2 Các thành phần hài can nhiễu bậc 3 từ các tone này trộn với tần số fLO tại các tần số f LO 2f 1 f 2 và f LO 2f 2 f 1 

Trong trường hợp bộ đổi tần xuống, các thành phần can nhiễu bậc ba đáng chú ý là

2 1 2  f LO  f  f và f LO 2f 2 f 1 , do các thành phần này nằm gần với tần số dải trung tần Hình 6.6 minh họa các thành phần cơ bản và hài bậc 3

Hình 6.6: Đo điểm chặn bậc 3

Bản chất của điểm chặn bậc 3 là một điểm tưởng tượng, tại đó các thành phần can nhiễu bậc 3 trở nên đủ lớn để so sánh với các thành phần đổi tần xuống mong muốn Độ lớn các thành phần bậc 3 tăng gấp 3 lần theo mức tăng của mức tín hiệu đầu vào và mức tăng của các thành phần cơ bản bậc một ở ngõ ra Độ lớn tín hiệu đầu vào tại điểm chặn bậc ba (IIP3) được tính toán như sau: (theo đơn vị dB)

Tính tuyến tính: tính tuyến tính của một mixer là khả năng chịu được mức tín hiệu đầu vào của nó mà ngõ ra không bị méo dạng tín hiệu Một mixer có độ tuyến tính cao đồng nghĩa nó có IIP3 cao e) Tần số ảnh: Với các mixer có fLO > fRF thì thành phần tần số ảnh là fLO + fIF, với các mixer có fLO < fRF , thành phần ảnh là fLO - fIF Với các mixer đổi tần xuống, thành phần tần số ảnh ngõ vào mixer sẽ được đổi tần xuống cùng với tần số RF mong muốn và cùng tạo ra thành phần tần số trung tần IF Với các mixer đổi tần lên, thành phần này là một dải tần không mong muốn nếu không được lọc thích hợp thường ở cùng mức năng lượng với tín hiệu mong muốn f) Hệ số cách ly các cổng – Interport isolation: là mức độ can nhiễu giữa các cổng

LO, RF, IF của mixer Giá trị này tính theo dB, đánh giá sự rò rỉ của một tín hiệu tại ngõ vào của một cổng so với tín hiệu đó tại đầu ra là ở các cổng khác Yếu tố quan trọng nhất của việc cách ly này là sự suy giảm tín hiệu LO tại các cổng IF và RF, can nhiễu LO là khó khăn chính trong việc thiết kế bộ phát và thu của hệ thống, và cách ly RF-LO ít được quan tâm bởi vì tín hiệu RF có mức đầu vào khá nhỏ Thường thì cách ly

LO-IF sẽ nằm trong dải từ 0 đến 50dB, phụ thuộc vào cấu trúc mạch và cơ chế lọc ở các cổng

Hình 6.7: Tín hiệu rò rỉ giữa các cổng của Mixer

Hình 6.7 miêu tả sự rò rỉ tín hiệu giữa các cổng của mixer Việc giảm thiểu các rò rỉ này là rất quan trọng Ví dụ, nếu tín hiệu ở cổng LO có biên độ lớn bị rò rỉ sang cổng IF thì có thể dẫn đến tình trạng “LO leakage” ở ngõ ra hoặc tín hiệu LO rò rỉ sang cổng RF gặp khối phía trước bộ trộn tần như khối LNA phản xạ ngược lại vào bộ trộn tần, khi đó tín hiệu ngõ vào lúc này bao gồm tín hiệu RF và LO Tín hiệu LO được trộn với tín hiệu LO sẽ tạo tín hiệu DC ở ngõ ra và nếu mức DC này đủ lớn sẽ làm cho các tầng phía sau bộ trộn tần bị bão hòa và không hoạt động được nữa

6.1.3 Nguyên lí hoạt động và cấu trúc cơ bản của Mixer dạng đóng ngắt

Bộ trộn tần đóng ngắt xét về mặt cấu trúc, ta có thể chia làm hai loại: bộ trộn tần thụ động (passive mixer) và bộ trộn tần tích cực (active mixer) như Hình 6.8 Mỗi loại sẽ có những ưu điểm và khuyết điểm riêng, tùy vào kiến trúc hệ thống và mục đích sử dụng mà ta sẽ sử dụng loại nào Bảng 6.1 tóm tắt một số đặc tính của hai loại này

Hình 6.8: Mixer dạng đóng ngắt (a) Dạng thụ động (b) Dạng tích cực Bảng 6.1: Bảng tóm tắt so sánh ưu nhược điểm của hai loại bộ trộn tần

Thông số Tích cực Thụ động Độ lợi chuyển đổi Tạo ra được độ lợi Không tạo ra độ lợi Độ tuyến tính Không cao Cao hơn dạng tích cực

Tiêu thụ nguồn cung cấp Cao Thấp

6.1.3.1 Cấu trúc của bộ trộn tần thụ động

Layout mạch

Hình 6.36: Mạch layout double balanced mixer

Layout IQ double balanced mixer

Hình 6.37: Mạch layout IQ double balanced mixer

Mô phỏng post-layout mạch IQ mixer kết nối với mạch TIA - Mô phỏng độ lợi áp chuyển đổi - Voltage conversion Gain

Hình 6.38: Độ lợi áp chuyển đổi tại flo = 183MHz

- Mô phỏng độ lợi công suất - Power Gain

Hình 6.39: Độ lợi công suất của mạch với flo = 183MHz

- Mô phỏng hệ số nhiễu - Noise Figure

Hình 6.40: Hệ số nhiễu của mạch layout

Hình 6.38, 6.39, 6.40 cho ta kết quả mô phỏng của mạch layout, kết quả thu được khi layout gần giống với kết quả mô phỏng sơ đồ nguyên lý

- Mô phỏng điểm chặn bậc 3

Hình 6.41: Mô phỏng công suất điểm chặn bậc 3

Hình 6.41 cho ta kết quả mô phỏng công suất điểm chặn bậc ba, với OIP3 xấp xỉ 8dBm gần giống với mô phỏng mạch nguyên lý là 11dBm

KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

Luận văn đã thực hiện các công việc và kết quả thu được:

- Nghiên cứu, phân tích, xây dựng sơ đồ nguyên lý được các khối mạch tạo tín hiệu vuông pha, khối trộn tần vuông pha cân bằng, khối TIA và kiểm chứng được các khối trên hoạt động theo đúng tính toán lý thuyết ban đầu

- Xây dựng được các công thức chuyển đổi hệ thống để thuận tiện cho việc mô phỏng các sơ đồ mạch thực tế

- Mạch tạo tín hiệu vi sai vuông pha thiết kế được theo yêu cầu suy hao 10dB, hệ số nhiễu 10dB, sai lệch pha tín hiệu IQ ngõ ra cho phép khoảng 2 0

- Xây dựng được mạch TIA hiệu chỉnh sai lệch pha và biên độ Mô phỏng thành công khối TIA có khả năng hiệu chỉnh sai lệch pha lớn nhất là 5 0

- Xây dựng được sơ đồ mạch cho mạch trộn tần vuông pha cân bằng (IQ mixer) và việc thêm Riso vào mạch giúp việc PHTK được thuận tiện hơn Mô phỏng khối Mixer kết hợp với khối TIA có độ lợi công suất đạt được là 6.3dB, hệ số nhiễu 9.5dB, công suất điểm chặn bậc 3 ngõ ra khoảng 27dBm

- Layout thành công các khối trên và tiến hành mô phỏng post-layout các khối với kết quả mô phỏng post-layout gần giống với giá trị tính toán và mô phỏng sơ đồ nguyên lý

HƯỚNG PHÁT TRIỂN Để các khối hoạt động tốt hơn, đáp ứng được yêu cầu thực tế thì cần phải:

- Tối ưu lại mạch tạo tín hiệu vuông pha cao tần để giảm ảnh hưởng của vấn đề process variation

- Đối với mạch TIA cần tối ưu lại mạch OpAmp để mạch TIA hoạt động tốt hơn

- Layout lại các khối để mạch gọn, kích thước mạch nhỏ hơn có thể.