Luận văn thạc sĩ Kỹ thuật điện tử: Thiết kế và thi công thiết bị định tuyến có hỗ trợ tăng tốc bảo mật phần cứng

THIẾT KẾ VÀ THI CÔNG THIẾT BỊ ĐỊNH TUYẾN CÓ HỖ TRỢ TĂNG TỐC BẢO MẬT PHẦN CỨNG

Chuyên ngành: Kỹ thuật Điện Tử Mã số: 8520203

LUẬN VĂN THẠC SĨ

TP HỒ CHÍ MINH, THÁNG 1 NĂM 2021

Cán bộ hướng dẫn khoa học: TS Trần Hoàng Linh

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 1:

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 2:

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 28 tháng 01 năm 2021 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: 1

Họ tên học viên: Đoàn Ngọc Cẩm MSHV: 1870646 Ngày, tháng, năm sinh: 07/01/1993 Nơi sinh: Bình Thuận Chuyên ngành: Kỹ thuật Điện Tử Mã số: 8520203

HARDWARE-II NHIỆM VỤ VÀ NỘI DUNG:

1 Thiết kế và thi công phần cứng thiết bị định tuyến

2 Xây dựng hệ điều hành OpenWrt tích hợp các chức năng cần thiết của một thiết bị định tuyến có bảo mật như giao diện cấu hình, VPN

3 Thực hiện chức năng tăng tốc mã hóa bảo mật bằng phần cứng CESA trên SoC

II NGÀY GIAO NHIỆM VỤ: (Ghi theo trong QĐ giao đề tài):

LỜI CẢM ƠN

Lời đầu tiên, xin gửi lời cảm ơn chân thành và sâu sắc nhất đến Thầy hướng dẫn luận văn của tôi, TS Trần Hoàng Linh Trong suốt quá trình thực hiện đề tài này, Thầy đã nhiệt tình giúp đỡ và hỗ trợ tôi rất nhiều về kiến thức cũng như tinh thần Là một kỹ sư Điện Tử Viễn Thông chưa từng nghiên cứu về lĩnh vực mạng Tuy nhiên, qua các buổi thảo luận cũng như học thêm từ các tài liệu quý giá của Thầy, đã giúp cho tôi có cái nhìn cụ thể hơn về nhiệm vụ của đề tài và có thêm phần cảm hứng trong lĩnh vực này

Ngoài ra, xin được gửi lời cảm ơn đến tất cả các Thầy Cô trong khoa Điện – Điện Tử, bộ môn Điện Tử đã truyền thụ kiến thức và kinh nghiệm của mình để giúp tôi có thêm kiến thức về lĩnh vực điện tử và tự tin để thực hiện đề tài

Cuối cùng, xin dành lời cảm ơn chân thành đến gia đình tôi, những người đã ở bên cạnh động viên tôi vào những lúc khó khăn nhất

Tp Hồ Chí Minh, tháng 1 năm 2021

Đoàn Ngọc Cẩm

kỹ thuật, công nghệ để triển khai mạng riêng ảo (VPN) mà nổi bật trong đó phải kể đến IPsec VPN Việc triển khai IPsec còn gặp bất cập về tốc độ mã hóa

Trong luận văn này sẽ trình bày cấu tạo, các thành phần bên trong của một router cơ bản Lựa chọn vi điều khiển phù hợp cho router, đảm bảo mục tiêu đã đề ra Trình bày thiết kế chi tiết của một router Tìm hiểu về những vấn đề cần quan tâm trong việc layout mạch tốc độ cao, thực hiện layout mạch Thi công, làm ra được một router hoàn chỉnh Và cuối cùng là trình bày việc cải thiện tốc độ mã hóa IPsec bằng phần cứng

VPN (Virtual Private Network) is a virtual network built on existing physical network and is a very popular technology in public network infrastructure Currently, there are many techniques and technologies to deploy virtual private networks (VPNs), notably IPsec VPN IPsec implementations also have a problem with encryption speed

In this thesis, the structure and internal components of a basic router will be presented Choose the right microcontroller for the router, and ensure the goal is set The detailed design of a router is presented Find out about issues of concern in high-speed circuit layout, circuit layout implementation Construction, making a complete router And finally demonstrate how to improve IPsec encryption speed by hardware.

dụng được trích dẫn từ các nguồn thực tế, uy tín và chất lượng Kết quả thu được đươc thực hiện một cách độc lập và hoàn toàn trung thực

Tp Hồ Chí Minh, tháng 1 năm 2021

Đoàn Ngọc Cẩm

Mục tiêu và nhiệm vụ của luận văn 1

Đối tượng và phạm vi nghiên cứu 2

Ý nghĩa khoa học và thực tiễn 2

CHƯƠNG 2 TỔNG QUAN ĐỀ TÀI 4

Tổng quan 4

Phân tích và thiết kế phần cứng của router 5

2.2.1 Ý tưởng thiết kế 5

2.2.2 Đánh giá các chip có thể sử dụng trong thiết kế 7

CHƯƠNG 3 THIẾT KẾ SƠ ĐỒ NGUYÊN LÝ ROUTER 9

Phân tích sơ bộ hệ thống 9

3.1.1 Yêu cầu thiết kế 9

3.1.2 Phân tích thiết kế 9

3.1.3 Lựa chọn module xử lý trung tâm 10

Sơ đồ khối tổng quát của bo mạch chủ Router 12

Nguyên lý hoạt động các khối 14

3.3.8 Khối USB 3.0 44

3.3.9 Khối SIM card 45

3.3.10 Khối SD card 46

3.3.11 Khối giao tiếp UART 47

CHƯƠNG 4 THIẾT KẾ LAYOUT ROUTER 50

Lưu ý khi layout mạch tốc độ cao 50

4.1.1 Giới thiệu về mạch tốc độ cao 50

4.1.2 Các vấn đề cần chú ý khi layout mạch tốc độ cao: 51

4.1.3 Một số cách khắc phục nhiễu 58

Lựa chọn và stack-up cho mạch in 58

Kết quả layout bo mạch 60

CHƯƠNG 5 PHẦN MỀM CHO KHỐI ĐIỀU KHIỂN NGUỒN 63

Tổng quang sơ đồ kết nối STM32 63

Sơ đồ khối tổng quát hoạt động: 64

5.2.1 Các tín hiệu từ nút nhấn: 2 nút nhấn 65

5.2.2 Báo tín hiệu trên LED 66

5.2.3 Tín hiệu I2C gửi từ CPU 66

CHƯƠNG 6 HỆ ĐIỀU HÀNH CHO BO MẠCH 73

Hệ điều hành nhân Linux và các thành phần tạo nên một hệ điều hành nhân Linux 73

6.1.1 Cross Compiler & Toolchain 74

6.1.2 Bootloader 76

6.1.3 Kernel 77

6.1.4 Các ứng dụng ở lớp User-space 79

Xây dựng hệ điều hành cho bo mạch router 80

6.2.1 Xây dựng trình khởi động U-boot cho board mạch 80 6.2.2 Xây dựng hệ điều hành cho bo mạch router dựa trên hệ điều hành OpenWrt

91

Nạp hệ điều hành cho bo mạch 101

6.3.1 Đối với khối hệ thống sử dụng SDCard 101

6.3.2 Đối với khối hệ thống sử dụng eMMC 102

CHƯƠNG 7 THỰC HIỆN CHỨC NĂNG TĂNG TỐC MÃ HÓA BẢO MẬT BẰNG PHẦN CỨNG CESA TRÊN SOC 106

CESA là gì ? 106

THỰC HIỆN CHỨC NĂNG TĂNG TỐC MÃ HÓA BẢO MẬT BẰNG PHẦN CỨNG CESA TRÊN SOC 106

CHƯƠNG 8 THỬ NGHIỆM CÁC CHỨC NĂNG CỦA ROUTER 108

Kiểm tra các chức năng cơ bản của một thiết bị định tuyến 108

8.1.1 Thử nghiệm chức năng DHCP và phản hồi ARP của bkrouter 108

8.1.2 Đăng nhập vào giao diện Web của bkrouter 109

8.1.3 Thiết lập kết nối Internet 109

8.1.4 Thiết lập Wi-Fi 111

Đo đạc thông lượng của các cổng WAN, LAN, SFP 113

8.2.1 Đo đạc thông lượng trên các cổng LAN của router 114

8.2.2 Đo đạc thông lượng trên cổng WAN của router 116

8.2.3 Đo đạc thông lượng khi kết nối VPN của router 118

Bảng 3.3 Mô tả chân của IC 88PH845 20

Bảng 3.4 Trạng thái các switch để chọn chế độ boot 48

Bảng 3.5 Trạng thái các Switch để chọn tần số hoạt động 49

Bảng 5.1 Số thứ tự LED và ý nghĩa của chúng 66

Bảng 5.2 Bảng màu xuất ra LED RGB 66

Bảng 5.3 Lệnh i2c_command 67

Bảng 5.4 Dữ liệu trong lệnh CMD_GENERAL_CONTROL 69

Bảng 5.5 Dữ liệu trong lệnh CMD_LED_MODE 69

Bảng 5.6 Dữ liệu được gửi trong lệnh CMD_LED_COLOUR 70

Bảng 8.1 Tổng hợp thông lượng chạy qua các cổng LAN đo được 116

Bảng 8.2 Kết quả thử nghiệm đo đạc thông lượng VPN 122

DANH MỤC HÌNH VẼ

Hình 2.1 So sánh các kiến trúc thiết kế khi xử lý dữ liệu IPsec VPN 4

Hình 2.2 Giải pháp để giảm tải xử lý IPsec 5

Hình 2.3 Kiến trúc tổng quát của một router thông dụng 5

Hình 2.4 Sơ đồ kết nối giữa CPU và Ethernet 6

Hình 2.5 Sơ đồ kết nối giữa CPU và Ethernet có thành phần tăng tốc bảo mật phần cứng theo mô hình Look-aside 7

Hình 2.6 Sơ đồ khối cơ bản của 1 SoC cho router 7

Hình 3.1 Sơ đồ khối SOM 11

Hình 3.2 Sơ đồ khối tổng quát của Router 13

Hình 3.3 Các giao tiếp của đường truyền SerDes trên chip 88F6820 14

Hình 3.4 Sơ đồ cây khối nguồn Router 15

Hình 3.5 Sơ đồ chân của IC 88PH8101 16

Hình 3.6 Bảng tham chiếu để chọn giá trị áp ngõ ra khi VSET và PSET 17

Hình 3.7 Bảng tham chiếu Vout và Pset theo điện trở mắc vào 17

Hình 3.14 Sơ đồ khối IC 88PH845, có chứ 2 MOSFET bên trong 22

Hình 3.15 Liên hệ dòng điện ngõ vào và ngõ ra của IC 88PH845 với ngõ vào 9V 23

Hình 3.16 Sơ đồ mạch nguồn 1.8V 24

Hình 3.17 Sơ đồ mạch nguồn 5V 25

Hình 3.18 Sơ đồ mạch nguồn +3V3AO 26

Hình 3.19 Liên hệ dòng điện ngõ vào và ngõ ra của IC 88PH845 với ngõ vào 12V 26

Hình 3.20 Sơ đồ cây nguồn với yêu cầu dòng điện vào-ra 27

Hình 3.21 Sơ đồ mạch nguồn +12V0 ngõ vào 27

Hình 3.22 Sơ đồ mạch điện RTC 28

Hình 3.23 Module -WLE900VX 29

Hình 3.30 Khối Ethernet trên CPU 88F6820 32

Hình 3.31 Sơ đồ kết nối Ethernet trên Router 33

Hình 3.32 Sơ đồ kết nối cổng WAN 33

Hình 3.33 Sơ đồ Schematic cổng WAN trên Router 34

Hình 3.34 Sơ đồ biến áp quang 35

Hình 3.35 Sơ đồ Schematic của SFP 35

Hình 3.36 Sơ đồ kết nối cổng LAN 36

Hình 3.37 Cổng giao tiếp LAN RJ45 36

Hình 3.38 Mạch nguồn cho Switch chip 37

Hình 3.39 Thạch anh cho Switch chip 37

Hình 3.40 Tín hiệu reset cho switch chip 38

Hình 3.41 Sơ đồ kết nối STM32F0 với ngoại vi 39

Hình 3.42 Nút nhấn thay đổi độ sáng của LED 39

Hình 3.43 Nút reset 39

Hình 3.44 Mạch nguồn cho STM32 40

Hình 3.45 Sơ đồ khối quản lý nguồn dùng STM32 40

Hình 3.46 Sơ đồ thiết kế khối I2C mở rộng 41

Hình 3.47 Sơ đồ kết nối I2C trên router 41

Hình 3.48 Mô hình kết nối điều khiển LED 42

Hình 3.49 Sơ đồ kết nối LED 43

Hình 3.50 Sơ đồ thiết kế USB 3.0 44

Hình 3.51 Sơ đồ thiết kế khối TPS2560DRC 45

Hình 3.52 Tụ Y 45

Hình 3.53 Sơ đồ khối kết nối khe micro SIM 46

Hình 3.54 Sơ đồ kết nối micro SIM trên Router 46

Hình 3.55 Mô hình thiết kế khối micro SD card 46

Hình 3.56 Giao tiếp SD card với CPU 47

Hình 3.57 Sơ đồ giao tiếp UART 47

Hình 3.58 Sơ đồ schematic mạch boot select 48

Hình 3.59 Sơ đồ Schematic mạch chọn tần số hoạt động 49

Hình 4.1 Thời gian lên của tín hiệu 51

Hình 4.2 Ví dụ cặp dây vi sai 51

Hình 4.3 Yêu cầu trở kháng cần thiết lấy từ datasheet 52

Hình 4.4 Bảng trở kháng đặc tính của nhà sản xuất 52

Hình 4.5 Mở Constraint Manager… 53

Hình 4.6 Cửa sổ Constraint Manager 53

Hình 4.7 Tab Physical: các gói thiết lập (trên), các đường mạch cụ thể (dưới) 54

Hình 4.8 Tạo gói kích thước đường mạch có tên là 50OHM 55

Hình 4.9 Gói kích thước đường mạch 50OHM đã được tạo xong 55

Hình 4.10 Tạo gói kích thước đường mạch có tên DIFF100 55

Hình 4.11 Chọn các đường mạch ứng với trở kháng cần thiết 56

Hình 4.12 Mở cửa sổ để thiết lập các đường dây vi sai 56

Hình 4.13 Tự động thiết lập các đường dây vi sai 56

Hình 4.14 Tạo một group 57

Hình 4.15 Đổi sai số, độ chênh lệch giữa các dây thành 0 mil: 5 mil 57

Hình 4.16 Mở cửa sổ Cross-section Editor cấu hình stack-up cho board 59

Hình 4.17 Thêm một mặt phẳng 59

Hình 4.18 Cấu hình stack-up 6 lớp bên thi công bo mạch cung cấp 59

Hình 4.19 Cấu hình stack-up 6 lớp cho bo mạch 60

Hình 5.1 Sơ đồ giao tiếp SOM và STM32 63

Hình 5.2 Sơ đồ khối tổng quát của STM32 64

Hình 5.3 Vị trí 2 nút nhấn mà người dùng có thể tương tác 65

Hình 6.1 Cấu trúc chung một hệ điều hành nhân Linux 74

Hình 6.2 Kernel là trung gian giao tiếp giữa Application và phần cứng 78

Hình 6.3 Mô hình Device tree của hệ thống 88

Hình 6.4 Cấu trúc cây thư mục của U-boot 88

Hình 6.5 Cấu trúc cây thư mục của U-boot được bổ xung vào 89

Hình 6.6 Chức năng của chữ số đầu 94

Hình 6.7 Tổng quan thư mục của hệ điều hành OpenWrt trước khi build 97

Hình 6.8 Tổng quan các thư mục của hệ điều hành OpenWrt sau khi build 97

Hình 6.16: cấu hình địa chỉ IP cho hệ thống 104

Hình 6.17 Chép file ảnh OpenWrt vào eMMC 104

Hình 6.18 Cấu hình switch ở chế độ nạp từ SD/eMMC 105

Hình 6.19 Kết quả sau khi hoàn thành nạp OpenWrt vào hệ thống 105

Hình 7.1 Block Diagram của CESA 106

Hình 7.2 Cyptographic API trên kernel 107

Hình 7.3 Enable CESA 107

Hình 8.1 Ping đến router và được router phản hồi 108

Hình 8.2 Máy tính được cấp địa chỉ IP 109

Hình 8.3 Đăng nhập vào giao diện người dùng 109

Hình 8.4 Kết nối WAN vào router ISP 110

Hình 8.5 Giao diện người dùng của bkrouter 110

Hình 8.6 Kết quả khi thực hiện lệnh ping google.com 111

Hình 8.7 Giao diện cấu hình Wi-Fi 111

Hình 8.8 Đặt tên Wi-Fi tại trường ESSID 112

Hình 8.9 Chọn bảo mật Wi-Fi 112

Hình 8.10 Xác nhận đồng ý các thay đổi 113

Hình 8.11 Cấu trúc luồng dữ liệu để test 113

Hình 8.12 Mô hình các kết nối để đo đạc thông lượng qua cổng LAN 114

Hình 8.13 Kết nối thực tế để đo đạc thông lượng qua cổng LAN 115

Hình 8.14 Kết quả đo đạc thông lượng qua cổng LAN1 và LAN2 115

Hình 8.15 Mô hình kết nối để đo đạc thông lượng qua cổng WAN SFP 116

Hình 8.16 Kết nối thực tế khi đo đạc thông lượng qua WAN SFP 117

Hình 8.17 Kết quả thông lượng qua cổng WAN SFP 118

Hình 8.18 Kết quả thông lượng qua cổng WAN RJ45 118

Hình 8.19 Mô hình kết nối để đo đạc thông lượng qua đường hầm VPN 119

Hình 8.20 Thông lượng qua đường hầm VPN 120

Hình 8.21 Tổng số địa chỉ IPv4 bắt được 121

Hình 8.22 Kết quả bắt gói tại đầu WAN của router 2 trong khoản thời gian một giây 122

Hình 8.23: Kết quả hiển thị của thiết bị khi kết nối module SFP 123

DANH MỤC CÁC TỪ VIẾT TẮT Viết tắt Thuật ngữ tiếng anh Thuật ngữ tiếng việt

CESA

Cryptographic Engines and

Security Accelerator Công cụ mật mã và bộ tăng tốc bảo mật CPU Central Processing Unit Bộ xử lý trung tâm

Mạch tích hợp cỡ lớn dùng cấu trúc mảng phần tử logic

IKE Internet Key Exchange Giao thức trao đổi khóa

IPsec Internet Protocol Security Giao thức mạng bảo mật IPv4 Internet Protocol version 4 Giao thức mạng phiên bản 4 IPv6 Internet Protocol version 6 Giao thức mạng phiên bản 6

OSI Open Systems Interconnection Liên kết hệ thống mở PCIE

Peripheral Component

Interconnect Express Một loại tiêu chuẩn kết nối tốc độ cao SFP Small Form Factor Thiết bị thu phát nhỏ gọn

VPN Virtual Private Network Mạng Riêng Tư Ảo WAN Wide Area Network Mạng diện rộng

kỹ thuật, công nghệ để triển khai mạng riêng ảo (VPN) mà nổi bật trong đó phải kể đến IPsec VPN

IPsec là một bộ giao thức bổ sung bảo mật đối với thông tin trao đổi ở lớp mạng (network) trong mô hình mạng TCP/IP Bộ giao thức này ngày càng trở nên quan trọng hơn vì nó là cơ chế bảo mật bắt buộc trong IPv6 Khi IPsec được kích hoạt trên một mạng, các nút mạng ở mỗi đầu IPsec phải thực hiện xử lý bổ sung để cung cấp chức năng mã hóa và bảo vệ toàn vẹn trên gói tin IPsec Đối với một nút mạng điển hình, việc thực thi giao thức IPsec được mặc định sử dụng phần mềm để mã hóa và ít nhiều đã gây ra tình trạng giảm thông lượng mạng đi qua nút do làm quá tải CPU của thiết bị đó Khi tốc độ mạng tăng lên, việc giảm thiểu chi phí xử lý (processing overheads) gói IPsec cho CPU là yêu cầu tất yếu trong nhiều hệ thống đặc biệt là những thiết bị nhúng cỡ nhỏ nhưng đồng thời cũng đặt ra nhiều thách thức cần phải đối mặt Việc thực thi xử lý gói theo giao thức IPsec có thể làm tăng lên sự tiêu thụ tài nguyên của CPU một cách đáng kể và sự tiêu thụ tài

nguyên CPU này phụ thuộc vào lưu lượng IPsec Và khi đó giải pháp dựa trên phần cứng

tăng tốc mã hóa sẽ đóng vai trò quan trọng trong việc đạt đến hiệu năng cao ở trong hệ thống lớn cũng như là một cách tiếp cận hữu ích trong việc làm giảm mức sử dụng CPU ở hệ thống nhỏ và chậm

Mục tiêu và nhiệm vụ của luận văn a) Mục tiêu

Tìm hiểu về cấu tạo, các thành phần bên trong của một router cơ bản Nắm được cách thức hoạt động của router trong mạng internet, các loại kết nối bên ngoài của router: LAN, WAN Sau đó đề xuất các yêu cầu về phần cứng rồi đưa ra sơ đồ khối tổng quát của hệ thống Lựa chọn vi điều khiển phù hợp, đảm bảo các yêu cầu đã đề ra Từ sơ đồ khối tổng quát của hệ thống, đưa ra sơ đồ thiết kế chi tiết của từng khối, tiến hành lựa chọn linh kiện cho từng khối Tìm hiểu về những vấn đề cần quan tâm trong việc layout mạch tốc độ cao, thực hiện layout mạch Thi công, làm ra được một router hoàn chỉnh

Nắm được cách thức hoạt động của IPsec và cơ chế tăng tốc mã hóa

b) Nhiệm vụ luận văn

1 Thiết kế và thi công phần cứng thiết bị định tuyến

2 Xây dựng hệ điều hành OpenWrt tích hợp các chức năng cần thiết của một thiết bị định tuyến có bảo mật như giao diện cấu hình, VPN

3 Thực hiện chức năng tăng tốc mã hóa bảo mật bằng phần cứng CESA trên SoC

Đối tượng và phạm vi nghiên cứu a) Đối tượng nghiên cứu

Đề tài xoay quanh nghiên cứu router, một thiết bị mạng hoạt động ở tầng thứ 3 trong mô hình OSI, tầng network Router kết nối thiết bị trong một mạng bằng cách chuyển gói dữ liệu giữa chúng Dữ liệu này có thể được gửi giữa các thiết bị hoặc từ thiết bị đến Internet Router thực hiện nhiệm vụ này bằng cách gán địa chỉ IP cục bộ cho mỗi thiết bị trên mạng Điều này đảm bảo gói dữ liệu đến đúng nơi, không bị thất lạc trong mạng Hãy tưởng tượng dữ liệu này như là một gói chuyển phát nhanh, nó cần một địa chỉ giao hàng để có thể gửi đến đúng người nhận Mạng máy tính cục bộ giống như một con đường ngoại ô, chỉ biết vị trí tên đường mà không biết số nhà cụ thể trong thế giới rộng lớn (tức là World Wide Web) là không đủ Gói hàng này có thể gửi đến nhầm địa chỉ với lượng thông tin hạn chế Do đó, router đảm bảo từng vị trí (thiết bị) đều có một số duy nhất để gói dữ liệu được gửi đến đúng vị trí

Giao tiếp qua mạng, cần bảo mật, trong phạm vi đề tài sẽ tập trung nghiên cứu về IPsec, à một bộ giao thức mật mã bảo vệ lưu lượng dữ liệu qua mạng Internet Protocol (IP) Mạng IP - bao gồm cả World Wide Web - thiếu khả năng mã hoá và bảo vệ quyền riêng tư VPN IPSec giải quyết điểm yếu này, bằng cách cung cấp một framework cho việc giao tiếp được mã hóa và riêng tư trên web

b) Phạm vi nghiên cứu

Nghiên cứu về các thành phần cơ bản của router, từ đó thiết kế và tạo ra một sản phẩm phần cứng router hoàn chỉnh Tìm hiểu và lựa chọn hệ điều hành cho router Cài đặt các giao thức mạng cơ bản cho router Cách thức hoạt động của Ipsec VPN

Ý nghĩa khoa học và thực tiễn a) Ý nghĩa khoa học

Chủ đề về xây dựng và thiết kế router còn mới ở trong nước Việc tìm hiểu và nghiên cứu về chủ đề này sẽ giúp ta có thêm sự hiểu biết đôi chút về lĩnh vực viễn thông mạng, an ninh mạng, về lĩnh vực thiết kế, thi công phần cứng giao tiếp tốc độ cao

b) Ý nghĩa thực tiễn

Đề tài này sẽ trình bày cụ thể về việc phân tích, thiết kế và nguyên lý hoạt động của các

điều hành nhân Linux (Linux kernel).

CHƯƠNG 2 TỔNG QUAN ĐỀ TÀI Tổng quan

Hiện nay, có rất nhiều tùy chọn để nâng cao hiệu suất trong việc triển khai IPsec, từ triển khai phần mềm thuần túy bằng cách sử dụng tập lệnh CPU (Instruction Set) dành riêng cho việc mã hóa cho đến sử dụng một phần cứng chuyên biệt cho việc giảm tải thời gian xử lý gói IPsec

Để giảm tải cho quá trình xử lý gói IPsec, ta phải giảm tải cho quá trình thực hiện giao thức trao đổi khóa (IKE) – quá trình thiết lập một đường hầm IPsec ở Phase 1 của giao thức IPsec và quá trình thực hiện giao thức ESP – giai đoạn dữ liệu đang được trao đổi trong đường hầm IPsec

Hiện nay, có 2 kiểu kiến trúc thiết kế là Look-aside và Flow-through để giải quyết vấn đề trên Kiến trúc Look-aside sẽ giúp ta giảm tải nhiều cho quá trình xử lý gói theo giao thức ESP Tuy nhiên, nhiều tác vụ liên quan đến quá trình trao đổi khóa (IKE) vẫn đòi hỏi CPU chính phải xử lý Những thiết bị này cũng tạo ra một kiến trúc để di chuyển dữ liệu kém hiệu quả hơn kiến trúc Flow-through Với kiến trúc Flow-through, ta đặt phần cứng xử lý các tác vụ bảo mật vào đường dẫn dữ liệu chính ( main data flow) Kiến trúc này sẽ giảm thiểu tối đa việc xử lý các gói tin được trao đổi Hình sau thể hiện sự khác nhau giữa các kiến trúc trong các tác vụ của giao thức IPsec

Hình 2.1 So sánh các kiến trúc thiết kế khi xử lý dữ liệu IPsec VPN

Thiết bị tăng tốc mã hóa có thể được sử dụng hiệu quả để giảm tải các tác vụ IPsec liên

Hình 2.2 Giải pháp để giảm tải xử lý IPsec

Phân tích và thiết kế phần cứng của router 2.2.1 Ý tưởng thiết kế

Hình 2.3 Kiến trúc tổng quát của một router thông dụng

Hình trên mô tả kiến trúc của 1 router thông dụng, gồm có các đơn vị xử lý mạng, mạng chuyển mạch tốc độ cao, và khối điều khiển chính (master control unit)

Khối xử lý mạng gồm 2 phần: bộ giao tiếp đường dây (line card interface) và khối chuyển tiếp (forward module) Khối giao tiếp line card được thiết kế để xử lý các gói tin ở

lớp 1 và 2, khối chuyển tiếp xử lý gói tin ở lớp 3

Khối điều khiển chính quản lý và tính toán định tuyến, quản lý mạng, cấu hình thiết bị và điều khiển Khối mạng chuyển mạch tốc độ cao chuyển gói tin giữa các đơn vị xử lý mạng và cung cấp các dịch vụ khác

Kiến trúc này cũng có thể được chia thành 2 phần: data plane (phần tốc độ cao) và control plane (phần tốc độ thấp) Dữ liệu được xử lý và chuyển đi với tốc độ cao qua đơn vị xử lý mạng và mạng chuyển mạch tốc độ cao Ở phần tốc độ thấp, bộ điều khiển chính và CPU sẽ phối hợp với nhau cho các nhiệm vụ điều khiển, quản lý hệ thống

Các router thông thường sử dụng CPU của các hãng như MediaTek, Broadcom, Marvell để làm khối xử lý trung tâm Đây là các CPU thông dụng, được chế tạo để quản lý các luồng dữ liệu từ mạng WAN đi vào mạng nội bộ LAN Với các router thông dụng, không đòi hỏi băng thông cao và độ bảo mật, đây là giải pháp thường được sử dụng

Hình 2.4 Sơ đồ kết nối giữa CPU và Ethernet

Khi router được sử dụng cho các ứng dụng đòi hỏi về tốc độ và bảo mật cao, để thực hiện các giải thuật mã hóa và giải mã đòi hỏi khối lượng tính toán rất lớn Nếu thực hiện tất cả các phép tính này trên CPU sẽ dẫn đến tình trạng CPU không thể xử lý kịp với khối lượng dữ liệu lớn Chính vì vậy, trên thiết kế router, cần có một khối thành phần tính toán mã hóa IPsec riêng biệt Dữ liệu được di chuyển giữa CPU và khối mã hóa này được thực hiện thông qua giao thức truy cập trực tiếp bộ nhớ (DMA)

Hình 2.5 Sơ đồ kết nối giữa CPU và Ethernet có thành phần tăng tốc bảo mật phần cứng theo mô hình Look-aside

2.2.2 Đánh giá các chip có thể sử dụng trong thiết kế

Các CPU cho thiết kế router được thiết kế đặc biệt, có đầy đủ các ngoại vi tích hợp cùng với CPU trong dạng một System on a chip (SoC)

Hình 2.6 Sơ đồ khối cơ bản của 1 SoC cho router

Trong một SoC cho router, các gói đi vào qua các cổng input, sau đó được chuyển mạch qua một mạng lưới các kết nối gọi là Switching Fabric, rồi đi ra các cổng xuất Router SoC giữ một bảng tra các địa chỉ của các nút mạng ứng với các gói tin đi vào, và sử dụng các qui tắc khác nhau để tìm ra đường đi tốt nhất để chuyển các gói tin đi (routing) Nó cũng cập nhật bảng này liên tục dựa trên lưu lượng dữ liệu đi qua nó, từ đó đảm bảo các đường đi tốt nhất cho các gói tin

Trên board sẽ có 1 bộ nhớ flash hay EEPROM có nhiệm vụ chứa các bảng tra, trong đó

có địa chỉ mạng và các địa chỉ của các host Để xác định đường đi tốt nhất cho các gói tin để đưa nó đến đích, bảng tra này chứa đựng tất các địa chỉ mạng đã biết, các chỉ dẫn để kết nối đến các mạng khác, các đường đi giữa các router và khoảng cách giữa các nút hay địa chỉ mạng

Có nhiều hãng cung cấp CPU cho router Trong các năm gần đây, các hãng này thay đổi rất nhiều Các tên tuổi lớn như Ralink, Ubicom, Atheros bị các hãng khác mua lại Hiện nay, hai tên tuổi lớn nhất là Broadcom, Qualcom Ngoài ra, MediaTek, Marvell, Quantenna cũng là hãng có thị phần khá lớn cho các router thuộc tầm mid-end và high-end Realtek cũng là một hãng rất nổi tiếng chuyên cung cấp chipset cho D-link và Huawei

Cisco cũng sản xuất chipset cho router, nhưng các chipset của Cisco được thiết kế dùng riêng cho các router chuyên dụng của hãng, và để sử dụng các chip của Cisco cần các giấy phép đặc biệt để tiếp cận với thiết kế mẫu cũng như phần mềm

Sau khi khảo sát và cân nhắc về tốc độ xử lý, giá thành, thương hiệu, thiết kế sử dụng vi xử lý Armada 88F6820 của hãng Marvell CPU này được chế tạo chuyên cho các thiết kế router, được tích hợp các phần cứng dành cho xử lý gói tin Ethernet tốc độ cao, tích hợp các phần cứng giao tiếp mạng lên đến tốc độ Gbit Ưu điểm của chip Marvell là nhóm có thể mua tại nhà phân phối chính hãng ở Việt Nam, và có hỗ trợ từ nhà sản xuất sau khi ký NDA Điều này là rất quan trọng để đảm bảo chất lượng sản phẩm

Phân tích sơ bộ hệ thống 3.1.1 Yêu cầu thiết kế

- Nguồn vào 12V, 2A

- 5 Cổng LAN, 1 Cổng WAN, 1 Cổng SFP: để giao tiếp Ethernet - 2 cổng mPCIE giao tiếp PCIe: để gắn card Wifi 2.4GHz/5GHz - 1 cổng M2 giao tiếp PCIe: để giao tiếp với card FPGA

- 1 USB 3.0: để lưu trữ dữ liệu, khởi động,… - 2 cổng UART: để debug

- 1 khe micro SD card: Lưu trữ firmware khi không có eMMC - 1 khe micro SIM card: để gắn SIM 3G/4G và phát tín hiệu - 12 đèn LED RGB để báo hiệu

- Có vi xử lý để quản lý nguồn và các tín hiệu đèn báo hiệu

3.1.2 Phân tích thiết kế a) Lựa chọn vi xử lý:

Router xử lý nhiều chức năng cùng một lúc, hoạt động như một máy tính nhúng, do đó cần phải chọn các vi xử lý có tốc độ xử lý nhanh và hỗ trợ về phần cứng Vì vậy, cách tốt nhất là sử dụng các vi xử lý nằm trong SoC (System on Chip) với các tính năng chuyên dụng cho Router, chip 88F6820 đã được chọn làm vi xử lý chính với CPU lõi kép, nhân ARMv& Cortex-A9 với hiệu năng cao

dụng để lưu trữ phần mềm khi phần mềm đã được xây dựng hoàn chỉnh, đã là thành phẩm

c) Kết nối mạng:

Router cần các kết nối WAN, LAN và SFP, do đó đã chọn: cần thiết kế Router hỗ trợ 1 cổng WAN theo chuẩn RJ45, 1 cổng WAN theo chuẩn SFP, 5 cổng LAN để người dùng dễ dàng truy cập Ethernet qua đường có dây với tốc độ ổn định

Ngoài ra, nhóm còn sử dụng thêm thẻ SIM để phát sóng 3/4G để đề phòng khi không có Ethernet

d) Các kết nối ngoại vi:

Router cần gắn card Wi-Fi: cần 2 cổng mPCIE giao tiếp PCIe để gắn card Wi-Fi phát sóng băng tần 2.4/5GHz

Ngoài ra, để hỗ trợ tăng tốc bảo mật phần cứng, nhóm thiết kế thêm 1 khe M2 chuẩn giao tiếp PCIe

e) Nạp flash và gỡ lỗi:

Các bộ nhớ flash có thể được nạo qua một cổng kết nối nối tiếp trên Router, cổng đó cũng có thể dùng trong quá trình gỡ lỗi và phát triển Chính vì vây, một Router phát triển không thể thiếu cổng đó

f) Các giao tiếp khác:

Ngoài những chức năng chính cần có của một Router, nên đưa các chân hỗ trợ giao tiếp I2C, UART, SPI,… ra ngoài, để sau này dễ dàng phát triển ứng dụng hay giao tiếp các module

3.1.3 Lựa chọn module xử lý trung tâm

Để rút ngắn thời gian thiết kế, tăng tính mềm dẻo của hệ thống, nhóm lựa chọn module SOM A388, với chip tích hợp sẵn CPU và bộ nhớ, và thiết kế các ngoại vi xung quanh để chế tạo router

Hình 3.1 Sơ đồ khối SOM

SOM A388 là sản phẩm của SolidRun, với các khả năng ưu việt:

- Cung cấp khả năng tương thích cao và tốc độ cao: Hỗ trợ các hệ điều hành: Yocto Linux, OpenWrt và cùng với nhiều phần mềm khác Có nhiều cấu hình tiêu chuẩn cùng với vi xử lý tốc độ cao ( ARM Cortex-A9 đơn nhân và đa nhân với tốc độ xử lý lên đến 1.6 GHz), có nhiều sự lựa chọn bộ nhớ trong và ngoài Ngoài ra, bao gồm nhiều giao tiếp tốc độ cao như: nhiều cổng Gigabit Ethernet, mPCIe, USB2.0/3.0,… Chính vì vậy, rất phù hợp với yêu cầu đề ra của nhóm

- Giảm rủi ro thiết kế: A388 SOM đơn giản hóa đáng kể quá trình thiết kế và cho phép phát triển lên các sản phẩm mới Được hỗ trợ dầy đủ từ nhà sản xuất, cung cấp các tài liệu tham khảo như: Schematic đơn giản của SOM,… Khi sử dụng SOM thì tránh được việc layout RAM – phần layout dễ sai, dẫn đến kết quả không mong muốn và rút ngắn được thời gian thiết kế

- Kích thước đóng gói: Kích thước nhỏ gọn: 50x30mm Kích thước A388 nhỏ gần bằng tổng kích thước của các linh kiện trên board Với kích thước nhỏ này, có thể tự do và linh hoạt trong thiết kế, giảm kích thước của board thiết kế một cách đáng kể

- Cho phép chỉnh sửa: SolidRun A388 Som cho phép dễ dàng phát triển Nó cho phép thiết kế các thiết bị đầu cuối cùn tùy theo nhu cầu của người dùng với độ phức tạp it, vì các thiết kế phức tạp nhất đã được thiết kế trên SOM (như: giao

tiếp RAM, eMMC,…)

- Giá thanh không quá cao: Có thể đàm phán để được giá tốt nhất, mua với số lượng lớn sẽ giảm một khoản chi phí đáng kể, điều này rất tiết kiệm cho khoản chi phí nghiên cứu và phát triển

Đặc điểm của A388 SOM

Bảng 3.1 Đặc điểm của SOM

1.3GHz công nghiệp

Sơ đồ khối tổng quát của bo mạch chủ Router

Hình 3.2 Sơ đồ khối tổng quát của Router

Router sử dụng bộ xử lý trung tâm là khối SOM – System on Module có tên gọi Armada 388 (A388) của hãng SolidRun Khối SOM A388 này là một module được tích hợp sẵn chip 88F6820 của Marvell với nhân ARM Cortex A9 hoạt động ở tốc độ lên đến 1.6GHz Trên SOM A388 dựa trên chip Marvell 88F6820 có 6 đường truyền SerDes tốc độ cao Các đường truyền SerDes này được hỗ trợ để cấu hình thành các truyền nhận tốc độ cao khác như PCIe 2.0, SATA 3.0 với tốc độ 6 Gb mỗi giây, SGMII với tốc độ lên đến 2.5Gb mỗi giây, USB 3.0

Hình 3.3 Các giao tiếp của đường truyền SerDes trên chip 88F6820

Trong thiết kế, đường truyền SerDes 1 được kết nối với một chip Gigabit Ethenet PHY, có mã số là 88E1512 của hãng Marvell cung cấp Chip PHY này có hỗ trợ RGMII và SGMII để kết nối trực tiếp với MAC/Switch port SGMII có thể sử dụng media/line để kết nối với module SFP hỗ trợ 1000BASE-X, 100BASE-FX Nó cũng hỗ trợ ứng dụng Copper/Fiber Auto-Media với RGMII như giao tiếp MAC SGMII hoạt động ở tốc độ 1.25Gbps trong một cặp vi sai, do đó làm giảm công suất và số lượng I/O được sử dụng trên giao diện MAC

Trong bo mạch Router cần 2 khe mPCIe để gắn card Wi-Fi, hai loại card Wi-Fi được sử dụng là WLE900VX (băng thông 2.4GHz và 5GHz, giao tiếp PCIe 1.1) và WLE200N2 (băng thông 2.4 GHz, giao tiếp PCIe 1.1) Hai đường truyền SerDes 2 và SerDes 4 sẽ được sử dụng để giao tiếp với card Wi-Fi qua giao tiếp PCIe

Đường truyền SerDes 0 được sử dụng để giao tiếp với khe M2 qua giao tiếp PCIe Trên khe M2 sẽ được gắn với bo mạch FPGA làm nhiệm vụ tăng tốc bảo mật Đường truyền SerDes 5 được dùng cho giao tiếp giữa CPU và cổng SFP Đường truyền SerDes 3 dùng cho giao tiếp USB 3.0

Nguyên lý hoạt động các khối

Hình 3.4 Sơ đồ cây khối nguồn Router

Cụ thể thiết kế của các khối nguồn sẽ được trình bày dưới đây

a) Khối nguồn 3.3V

Nguồn 3.3V được sử dụng để cung cấp cho phần lớn IC của bo mạch cụ thể là cung cấp cho chip PHY, sử dụng cho SOM, các khe PCIe, SD card

Tính toán dòng điện ngõ ra yêu cầu

Theo tài liệu nhà sản xuất cung cấp, SOM có công suất 7.5W [1] khi các chức năng hoạt động hết công suất, tức dòng điện tiêu thụ tối đa là 2.3A Chip PHY hoạt động dòng điện

tiêu thụ tối đa là 600mA Các khe PCIe dùng để gắn hai module WLE900VX và WLE200N2 [2] [3] công suất bức xạ tối đa lần lượt là 16dBm và 20dBm quy đổi ra mW là 40mW và

100mW tức dòng điện tiêu thụ tổng là 43mA SD card tiêu thụ dòng khoản 0.1A Vậy tổng dòng ngõ ra của bộ nguồn phải đạt tối thiểu là 3.43A để đảm bảo nguồn hoạt động bình thường

Lựa chọn IC nguồn

IC biến đổi điện áp DC ngõ vào (12V) sang DC (ngõ ra 3.3V) được sử dụng có mã số là 88PH8101 của hãng Marvell, IC này có dòng ngõ ra hơn 5A

Hình 3.5 Sơ đồ chân của IC 88PH8101 Bảng 3.2 Mô tả các chân trên IC 88PH8101

Chân Tên Kiểu chân Mô tả

1 EN Ngõ vào Cho phép kích hoạt IC với mức logic cao (>2V) thì cho phép và ngược lại, với mức thấp (<0.8V) thì không cho phép

2 PSET Ngõ vào Chân này sử dụng để chọn mức điện áp ngõ ra khi nó nối với GND hoặc VCC kết hợp với chân VSET cũng nối với GND hoặc VCC

Chân này kết nối với điện trở ngoài và kéo xuống đất để chọn điện áp ngõ ra thích hợp, kết hợp với chân VSET

3 VSET Ngõ vào Chân này sử dụng để chọn điện áp ngõ ra, khi nó được nối với GND hoặc VCC kết hợp với PSET cũng nối GND và VCC

Nối với điện trở ngoài và kéo xuống đất để thiết lập 8 điện áp ngõ ra

4 ILIM Ngõ vào Nối với điện trở kéo xuống đất để thiết lập giới hạn dòng đỉnh

8 PG Ngõ ra Đây là ngõ ra open-drain cho biết tình trạng điện áp ngõ ra Sẽ trả về mức thấp khi điện áp ngõ ra không nằm trong phạm vị quy định

15 CSH Ngõ vào Chân này phải được nối với cực D của MOSFET kênh N nằm trên, càng gần càng tốt

Hình 3.6 Bảng tham chiếu để chọn giá trị áp ngõ ra khi VSET và PSET

- Trường hợp 2: Khi hai chân VSET và PSET được nối tiếp với một điện trở ngoài thì giá trị điện áp ngõ ra phụ thuộc vào giá trị điện trở mắc vào

Hình 3.7 Bảng tham chiếu Vout và Pset theo điện trở mắc vào

Hình 3.8 Sơ đồ mạch nguồn +3V3

Trong thiết kế, mạch sẽ được thiết kế theo trường hợp 2, cụ thể là điện áp ngõ ra sẽ được quyết định dựa vào giá trị của điện trở mắc vào chân VSET và PSET của IC, ở trên mạch của ta là hai điện trở tương ứng là RP11 và RP21 Để điện áp ngõ ra là 3.3V, thì giá trị của RP11 phải là 270 KOhm và giá trị RP21 là 0 Ohm

Nguồn điện ngõ vào là +12V0 được đi qua bộ lọc thông thấp LC gồm cuộn cảm L161 và tụ điện C2941, giúp lọc bỏ tần số cao Ngoài ra còn có các tụ lọc song song với tụ điện C2941 để tăng khoảng đáp ứng tần số, giảm trở kháng tụ điện khi lọc nhiễu tần số cao

Tại ngõ ra của mạch còn có hai MOSFET kênh N phối hợp với một tụ bootstrap C2991 có giá trị 220nF tạo thành một mạch nguồn xung để điều khiển điện áp ngõ ra mong muốn Điện áp ngõ ra này trước khi được dùng phân phối cho toàn mạch sẽ đi qua một bộ lọc tần số thấp dùng LC tương tự với ngõ vào

Dòng điện ngõ vào yêu cầu

Theo tính toán, tổng dòng điện của các tải trên nguồn 3.3V này có thể đạt đến 3.43A, dựa vào đồ thị liên hệ giữa dòng điện ngõ ra và ngõ vào của nhà sản xuất cung cấp (hình sau), ta suy ra được dòng điện ngõ vào cần thiết để nguồn này hoạt động bình thường là khoản 1.1A

Hình 3.9 Liên hệ dòng điện ngõ vào và ngõ ra của IC 88PH8101

b) Khối nguồn 1.5V

Khối nguồn 1.5V được thiết kế để cung cấp nguồn cho các khe mPCIe, khối nguồn này có điện áp vào là +5V và điện áp ngõ ra là 1.5V

Tính toán dòng điện ngõ ra yêu cầu

Khối nguồn ngày được thiết kế để cung cấp nguồn cho các khe PCIe để gắn card Wi-Fi và có công suất bức xạ tổng khoản 140mW (đã trình bày ở phần trên) tức dòng tiêu thụ khoản 0.1A

Lựa chọn IC nguồn

IC chuyển đổi được sử dụng có mã số là 88PH845 của hãng Marvell IC này là IC nguồn xung chuyển đổi DC sang DC, IC này đảm bảo dòng ngõ ra 3A

Hình 3.10 Sơ đồ chân 88PH845

Bảng 3.3 Mô tả chân của IC 88PH845

Chân Tên chân Kiểu chân Mô tả

1 VCC Nguồn Nguồn nội 5V của IC, nguồn này không được sử dụng để chịu tải ngoài

3 VDD Nguồn Nguồn nội 5V của IC, nguồn này không được sử dụng để chịu tải ngoài

5, 8 , 11 SW Ngõ ra Switching Node, đã được nối với cực S của MOSFET kênh N phía trên bên trong IC Cần nối với ngõ ra của cuộn dây

6, 7 VIN Nguồn Power Input Voltage, đã được nối với cực D của MOSFET kênh N phía trên bên trong IC

13 EN Ngõ vào Cho phép kích hoạt IC với mức logic cao (>2V) thì cho phép và ngược lại, với mức thấp (<0.8V) thì không cho phép

15 VSET Ngõ vào Chân này sử dụng để chọn điện áp ngõ ra, khi nó được nối với GND hoặc VCC kết hợp với PSET cũng nối GND và VCC

Nối với điện trở ngoài và kéo xuống đất để thiết lập 8 điện áp ngõ ra

16 PSET Ngõ vào Chân này sử dụng để chọn mức điện áp ngõ ra khi nó nối với GND hoặc VCC kết hợp với chân VSET cũng nối với GND hoặc VCC

Chân này kết nối với trỏe ngoài và kéo xuống đất để chọn điện áp ngõ ra thích hợp, kết hợp với chân VSET

18 PG Ngõ ra Đây là ngõ ra open-drain cho biết tình trạng điện áp ngõ ra Sẽ trả về mức thấp khi điện áp ngõ ra không nằm trong phạm vị quy định

Điện áp ngõ ra của mạch nguồn này được quyết định bởi thiết kế tại hai chân VSET và PSET của IC, có hai trường hợp được sử dụng:

- Trường hợp 1: Khi 2 chân VSET và PSET được mắc lên nguồn hay kéo xuống GND thì ta có bảng sau:

Hình 3.11 Giá trị tham chiếu điện áp ngõ ra khi VSET và PSET nối với VCC hoặc GND

- Trường hợp 2: Khi 2 chân VSET và PSET được mắc với điện trở ngoài, thì giá trị điện áp ngõ ra phụ thuộc vào giá trị điện trở mắc vào:

Hình 3.12 Giá trị tham chiếu điện áp ngõ ra khi VSET và PSET nối với điện trở ngoài

Hình 3.13 Sơ đồ mạch nguồn 1.5V

Mạch thiết kế được thiết kế theo trường hợp 2, cụ thể là điện áp ngõ ra sẽ được quyết

định dựa vào giá trị của điện trở mắc vào chân VSET và PSET của IC, ở trên mạch của ta là hai điện trở tương ứng là RP31 và RP41 Để điện áp ngõ ra là 1.5V, thì giá trị của RP31 phải là 30 KOhm và giá trị RP41 là 0 Ohm

Nguồn điện ngõ vào là +5V0 được đi qua bộ lọc thông thấp LC gồm cuộn cảm L191, tụ điện C3041, C3061 giúp lọc bỏ tần số cao Ngoài ra còn có các tụ lọc song song với tụ điện C3071 để tăng khoảng đáp ứng tần số, giảm trở kháng tụ điện khi lọc nhiễu tần số cao

Tại ngõ ra có một tụ bootstrap C3091 có giá trị 47nF, phối hợp với hai MOSFET kênh N bên trong IC tạo thành một mạch nguồn xung để điều khiển điện áp ngõ ra mong muốn Điện áp ngõ ra này trước khi được dùng phân phối cho toàn mạch sẽ đi qua một bộ lọc tần số thấp dùng LC tương tự với ngõ vào

Hình 3.14 Sơ đồ khối IC 88PH845, có chứ 2 MOSFET bên trong Dòng điện ngõ vào

Theo tính toán, tổng dòng điện của các tải trên nguồn 1.5V này có thể đạt đến 0.1A, dựa vào đồ thị liên hệ giữa dòng điện ngõ ra và ngõ vào của nhà sản xuất cung cấp (hình sau), ta suy ra được dòng điện ngõ vào cần thiết để nguồn này hoạt động bình thường là khoản 0.1A

Hình 3.15 Liên hệ dòng điện ngõ vào và ngõ ra của IC 88PH845 với ngõ vào 9V

c) Khối nguồn 1.8V

Khối nguồn 1.8V được thiết kế để sử dụng để cấp nguồn cho các giao tiếp tốc độ cao giữa Chip PHY và bo mạch SOM Ngõ vào khối nguồn này là 5V và ngõ ra yêu cầu là 1.8V

Tính toán dòng điện ngõ ra yêu cầu

Dòng điện ngõ ra nguồn 1.8A này dùng để cấp nguồn cho các giao tiếp tốc độ cao của chip PHY với dòng điện tiêu thụ tối đa là 0.6A, nguồn này được nối với nguồn 1.8V của SOM thông qua một điện trở và bản thân SOM đã có mạch nguồn 1.8V sinh ra để đảm bảo giao tiếp tốc độ cao giữa chip PHY và SOM Vì thế dòng điện ngõ ra yêu cầu là 0.6A

Lựa chọn IC nguồn

Ta cũng sử dụng IC 88PH845 của Marvell Tuy nhiên để điện áp ngõ ra là 1.8V thì các giá trị điện trở tại các chân VSET và PSET phải được lựa chọn lại Cụ thể là điện trở RP32 và RP42 (tương ứng với điện trở tại chân VSET và PSET) sẽ có giá trị lần lượt là 51 Kohm và 0 Ohm Các bộ lọc ngõ ra và ngõ vào được thiết kế như bên khối nguồn 1.5V

Hình 3.16 Sơ đồ mạch nguồn 1.8V Dòng điện ngõ vào yêu cầu

Cũng dựa vào đồ thị liên hệ giữa dòng điện ngõ vào và ngõ ra yêu cầu của nhà sản xuất cung cấp, ta suy ra được dòng điện ngõ vào yêu cầu là khoản 0.2A

d) Khối nguồn 5V

Khối nguồn 5V được thiết kế để sử dụng cho IC đệm áp của USB 3.0, nguồn 5V sẽ được sử dụng để tạo nguồn 1V8 và 1V5

Tính toán dòng điện ngõ ra yêu cầu

Dòng điện ngõ ra của khối nguồn 5V được dùng để tạo nguồn 1V8 và 1V5 với dòng điện tiêu tốn tổng cộng là 0.3A (đã trình bày ở các bộ nguồn 1V8 và 1V5) Đồng thời nguồn này dùng để cấp nguồn cho giao tiếp USB với dòng điện khoản 0.9A, tức dòng điện ngõ ra yêu cầu của bộ nguồn này khoản 1.2A

Lựa chọn IC nguồn

Để tạo khối nguồn 5V, ta sử dụng IC 88PF8101 của Marvell Tuy nhiên để điện áp ngõ ra là 5V thì các giá trị điện trở tại các chân VSET và PSET phải được lựa chọn lại Cụ thể là điện trở RP12 và RP22 (tương ứng với điện trở tại chân VSET và PSET) sẽ có giá trị lần lượt là 470 Kohm và 0 Ohm Các bộ lọc ngõ ra và ngõ vào được thiết kế như bên khối nguồn 3.3V