Đồng thời trong mạch kín trên, ta coi lớp tiếp xúc Jc của Q1 như một diode có điện áp mở bằng 0,7, khi đó điện áp còn lại chạy qua tiếp giáp JE của Q2 sẽ giảm đáng kể gần như nhỏ hơn nhi
Ứng dụng của Op Amp
Mạch khuếch đại không đảo
Hình I-1 Mô ph ng m ch khuếếch đ i không đ o bằằng phầằn mếằm Multsimỏ ạ ạ ả b Kết quả lý thuyết và mô phỏng:
Hình I-2 Mô ph ng tn hi u m nh khuếếch đ i không đ oỏ ệ ạ ạ ả
Số liệu mô phỏng có sai số không đáng kể so với lý thuyết, lý thuyết được chứng minh.
Mạch khuếch đại đảo
Hình I-3 Mô ph ng m ch khuếếch đ i đ o bằằng phầằn mếằm Multsimỏ ạ ạ ả b Kết quả lý thuyết và mô phỏng:
Hình I-4 Mô ph ng tn hi u m ch khuếếch đ i đ oỏ ệ ạ ạ ả
�P=�N=0 Áp dụng dòng vòng tại nút N ta có:
Hệ số khuếch đại đảo:
Số liệu mô phỏng có sai số không đáng kể so với lý thuyết, lý thuyết được chứng minh.
Mạch cộng không đảo
Hình I-5 Mô ph ng m ch c ng không đ oỏ ạ ộ ả b Kết quả lý thuyết và mô phỏng
Hình I-6 Mô ph ng tn hi u c a m ch c ng không đ oỏ ệ ủ ạ ộ ả
Sử dụng IC LM358AN
Nguồn xoay chiều Điện trở Rht = 2 kohm, điện trở R1 = 1 kohm
Mạch cộng đảo
Hình I-7 Mô ph ng m ch c ng đ o bằằng phầằn mếằm Multsimỏ ạ ộ ả b Kết quả lý thuyết và mô phỏng
Hình I-8 Mô ph ng tn hi u c a m ch c ng đ oỏ ệ ủ ạ ộ ả
Nguồn xoay chiều Điện trở R1=1kohm, Rht=2kohm
Mạch khuếch đại vi sai
Hình I-9 Mô ph ng m ch khuếếch đ i vi sai bằằng phầằn mếằm Multsimỏ ạ ạ b Kết quả lý thuyết và mô phỏng
Hình I-10 Mô ph ng tn hi u m ch khuếếch đ i vi saiỏ ệ ạ ạ
Nguồn xoay chiều U = 5cos(50πt) và U = 3cos(50πt)2 1
Cho U = 0 Mach khuếch đại đảo2
Cho U =0 Mạch khuếch đại không đảo có phân áp R , R 1 2 b
Số liệu mô phỏng có sai số không đáng kể so với lý thuyết, lý thuyết được chứng minh.
Mạch tích phần
Hình I-11 Mô ph ng m ch tch phần bằằng phầằn mếằm Multsimỏ ạ
Mạch tích phân sử dụng khuếch đại thuật toán
- Với U là xung vuông 1V, chu kỳ 2msv b Kết quả lý thuyết và mô phỏng
Hình I-12 Mô ph ng tn hiế m ch tch phầnỏ ụ ạ
Mạch vi phân
Hình I-13 Mô ph ng m ch vi phần bằằng phầằn mếằm Multsimỏ ạ b Kết quả lý thuyết và mô phỏng
Hình I-14 Mô ph ng tn hi u m ch vi phầnỏ ệ ạ
Ứng dụng IC số
Ứng dụng mạch logic NAND
Hình II-15 Mô ph ng m ch NANDỏ ạ
Cổng NAND là mạch logic gồm hai đầu vào thực hiện hai phép toán logic liên tiếp là nhân logic và phủ định với giá trị đầu vào (A) hoặc hai giá trị đầu vào (A) và (B) để lấy giá trị đầu ra (Y)
Với giá trị đầu vào A cổng NAND đóng vai trò như một cổng NOT. Với hai giá trị đầu vào cổng NAND thực hiện phép toán logic như sau
Hình II-16 Mô ph ng tn hi u m ch NANDỏ ệ ạ
Ứng dụng mạch logic NOR
Cổng NOR là mạch logic gồm 2 đầu vào và một đầu ra thực hiện liên tiếp 2 phép toán logic là cộng logic và phủ định
Với một giá trị đầu vào cổng NOR sẽ đóng vai trò như là một cổng NOT thực hiện phép phủ định
Với hai giá trị đầu vào cổng NOR sẽ thực hiện phép toàn như bảng dưới đây a Mô phỏng tín hiệu vào ra
Hình II-17 Mô ph ng m ch NORỏ ạ
Hình II-18 Mô ph ng tn hi u m ch NORỏ ệ ạ
Mạch phức tạp
Hình II-19 M ch ph c t p logicạ ứ ạ 3.1 Biểu diễn hàm logic dưới dạng bảng trạng thái
Hình II-20 B ng chần lý ban đầằuảX=A’B’C+A’BC
3.2 Tối thiểu hóa hàm logic bằng bìa Karnaugh
Tối thiểu hóa bằng bìa Karnaugh
Hình II-22 B ng chần lý sau khi rút g nả ọ
Các loại cổng logic
Mạch NOT
Hình III-23 M ch logic NOT c a DTL mô ph ng bằằng phầằn mếằm Multsimạ ủ ỏ a Tín hiệu vào có mức logic bằng 0
Xét mạch VCC → R1 → D1 → GND, Với VCC = 5V là điện áp nguồn, UD1 UD2= 0,7V là điện áp mở của diode Lúc này, cả hai diode D1 và D2 đều cùng phân cực thuận nhưng ta có thể coi toàn bộ dòng điện qua R1 được xả xuống đất thông qua D1 vì:
- Thông qua D2, dòng điện có có thể xả xuống đất thông qua A → D2 → JEQ1 → R4 (1)
- Cực Katot của D1 được nối trực tiếp với đất, dòng điện có xu hướng chọn con đường di chuyển dễ dàng hơn.
Từ (1) dẫn đến dòng qua ID2 vô cùng nhỏ dẫn đến khóa điện tử Q1 bị đóng từ đó dẫn đến dòng qua Q3 cũng không đáng kể dẫn đến Q3 cũng bị đóng Trong khi đó xét bên đoạn mạch chứa R2 thì điện áp đủ điềều ki n đ th a mãn m c m cho transistor ệ ể ỏ ứ ở Q2 Từ đó dòng điện tiếp tục qua D3 dẫn qua tải và chạy xuống GND từ đó ta được điện áp ra lớn hơn điện áp tải hoạt động tương ứng với giá trị logic 1. b Tín hiệu vào có mức logic bằng 1
Khi tín hiệu vào có mức logic bằng 1, ta có thể coi mức điện áp này bằng điện áp nối cực dương của nguồn áp
Lúc này, D1 phân cực ngược, bị khóa
Xét mạch VCC qua R1 và D2 tiếp tục chạy qua JE của Q1 và của Q3 rồi xuống đất Khác với trường hợp khi xét input logic vào là 0 Giờ đây dòng qua Q1 lớn hơn thỏa mãn mở hoạt động cho Q1 và Q3 Đồng thời trong mạch kín trên, ta coi lớp tiếp xúc Jc của Q1 như một diode có điện áp mở bằng 0,7, khi đó điện áp còn lại chạy qua tiếp giáp JE của Q2 sẽ giảm đáng kể gần như nhỏ hơn nhiều trường hợp input 0 nên có thể coi Q2 không hoạt động Mặt khác tại điểm Mặt khác, tại điểm E, có UE=0,7V, coi tiếp giáp JCcủa Q3 là một diode có cực B là Anot và cực C là Katot giống như với Q1 đây là tín hiệu có mức logic bằng 0, tải không thể hoạt động.
Mạch AND
Hình III-24 M ch logic AND c a DTL mô ph ng bằằng phầằn mếằm Multsimạ ủ ỏ
Cũng gần giống như NOT nhưng trong trường hợp AND, ta chỉ cần mắc chung Anot với D4 như hình vẽ, đồng thời mắc thêm đoạn mạch VCC qua R2 qua diode D5 tiếp tới là tiếp giáp JE của Q2 rồi đi xuống đất.
Cụ thể nếu một tín hiệu 0 đi vào ta coi như tín hiệu đó nối xuống đất và còn lại kéo lên nguồn Vcc
Nếu hai tín hiệu 0 đi vào ta coi như hai tín hiệu đó nối xuống đất
Còn hai tín hiệu là 1 thì sẽ được hình như hình vẽ.
Về nguyên lý mạch ta sẽ giải thích tương tự như trong trường hợp NOT
Mạch NOR
Hình III-25 M ch logic NOR c a CMOS mô ph ng bằằng phầằn mếằm Multsimạ ủ ỏ Hình III-26 M ch logic NOR c a mô ph ng bằằng phầằn mếằm Multsimạ ủ ỏ
Mạch OR
a Cổng or khi hai tín hiệu vào có mức logic bằng 1
Hình III-27 M ch logic OR c a DTL mô ph ng bằằng phầằn mếằm Multsimạ ủ ỏ
Khi hai tín hiệu đầu vào của mạch bằng 1, nghĩa là được nối với nguồn áp thì theo nguyên lý logic của mạch or ta sẽ thu được đầu ra có mức logic là 1, nghĩa là điện áp trên led 0, dẫn đến led sáng b Cổng or khi hai tín hiệu vào có mức logic bằng 0
Khi hai tín hiệu vào có mức logic bằng 0, nghĩa là coi như 2 tín hiệu đầu vào được nối với đất Khi đó theo nguyên lý logic mạch or ta có được mức logic đầu ra sẽ là 0, đồng nghĩa với việc điện áp trên led sẽ bằng 0, khi đó đèn led sẽ tắt. c Cổng or khi hai tín hiệu vào có mức logic ngược nhau
Khi hai tín hiệu đầu vào có mức logic ngược nhau (nghĩa là một thằng nối với nguồn áp thằng còn lại sẽ nối đất) Khi đó theo thuật toán logic ta có được đầu ra sẽ có mức logic bằng 1 Tức là sẽ có điện áp ra trên led và làm cho led sáng
Mạch NAND
Hình III-28 M ch logic NAND c a TTL mô ph ng bằằng phầằn mếằm Multsimạ ủ ỏ Nguyên lý
Có một đường điều khiển C (hay đường cho phép G) và một diode được thêm vào.
Khi C ở cao, diode D không dẫn thì mạch hoạt động bình thường như cổng nand ở trước.
Bây giờ đặt C xuống thấp, chẳng hạn nối mass, lập tức Q1 dẫn, dòng đổ qua R1 xuống mass, mà không đổ vào Q2 Q2 ngắt kéo theo Q3 ngắt Cùng lúc dòng qua R2 sẽ đổ qua diode D1 xuống mass, tức là Q4 cũng không dẫn.
Trong điều kiện cả Q3 và Q4 đều không dẫn, ngõ ra Y chẳng nối với mass hay nguồn gì cả, tổng trở ngõ ra là rất cao, đây chính là trạng thái thứ 3 của mạch.
Khi này nếu có nối nhiều ngõ ra lại với nhau thì khi ở trạng thái thứ 3, các ngõ ra sẽ không bị ảnh hưởng bởi nhau.
Lợi dụng đặc điểm này ta có thể tạo nên đường bus chung
Cho thấy khi C1, C2, C3 ở mức cao, ngõ ra 3 cồng này ở Z cao, nếu C0 ở mức thấp thì tín hiệu D0 sẽ được đưa tới Y
