báo cáo bài tập lớn kỹ thuật siêu cao tần đề tài phân tích thiết kế mạch phối hợp trở kháng sử dụng phương pháp dâychêm

YÊU CẦU ĐỀ BÀI • Đường truyền trở kháng đặc tính 50 Ω nối với tải, hệ số phản xạ tại tải được cho trong bảng dưới đây: STT nhóm Tần s trung tâm ốGHz Hệ s ố phản xạ tải tải Điện môi trên

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ N I Ộ

VIỆN ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO BÀI TẬP LỚN

Đề tài:

Giảng viên hướng dẫn: TS Nguyễn Khắc Ki m ể

YÊU CẦU ĐỀ BÀI

• Đường truyền trở kháng đặc tính 50 Ω nối với tải, hệ số phản xạ tại tải được cho trong bảng dưới đây:

STT nhóm Tần s trung tâm ố(GHz)

Hệ s ố phản xạ tải tải Điện môi trên ADS

Thiết k mế ạch phối hợp tr kháng (s dở ử ụng đồ thị Smith) t i t n sạ ầ ố đã cho sử dụng phương pháp:

a m t dây chêm mộ ắc song song (shunt stub)

b hai dây chêm v i kho ng cách gi a 2 dây là ớ ả ữ / 8 (gi thi t 1 dây nả ế ối ở ị trí vtải)

• Kiểm tra thi t kế ế ở bước 1 s dử ụng phần m m Advanced Design System ề(ADS) với giả thiết đây là các đường truyền vi dải (mô phỏng trên vùng băng thông 1 GHz) Vẽ mạch in c a mủ ạch PHTK và đường truyền cho biết đường truyền có t ng chi u dài t u vào t i tổ ề ừ đầ ớ ải là 2

MỤC L C Ụ

YÊU CẦU ĐỀ BÀI 1

NHẬN XÉT ĐÁNH GIÁ 2

CHƯƠNG 1 LÝ THUY T THI T K Ế Ế Ế 4

1.1 Kỹ thuật phối hợp tr kháng s dở ử ụng dây chêm 4

1.1.1 Mục đích của phối hợp trở kháng 4

1.1.2 Các tiêu chí ph i h p tr kháng ố ợ ở 4

1.1.3 Phối hợp tr kháng dùng m t dây chêm song song ở ộ 4

1.1.4 Phối hợp tr kháng dùng 2 dây chêm song songở 5

1.2 Giải thích vấn đề thi t kế ế được giao 6

CHƯƠNG 2 TÍNH TOÁN VÀ THI T KẾ Ế 7

2.1 Phương pháp thiết kế m ch phạ ối hợp tr kháng s d ng dây chêm ở ử ụ 7

2.1.1 Sử dụng m t dây chêm ộ 7

2.1.2 Sử dụng hai dây chêm 7

2.2 Tính toán 7

2.2.1 Phương pháp 1 dây chêm 8

2.2.2 Phương pháp 2 dây chêm 12

2.3 Thiết k trên ph n m m ADS ế ầ ề 16

2.3.1 Phương pháp 1 dây chêm 16

2.3.2 Phương pháp 2 dây chêm 20

CHƯƠNG 3 KẾT QU VÀ TH O LU N Ả Ả Ậ 28

3.1 Kết qu mô phả ỏng 28

3.1.1 Phương pháp 1 dây chêm 28

3.1.2 Phương pháp 2 dây chêm 29

3.2 Thảo lu n ậ 32

KẾT LU N Ậ 33

CHƯƠNG 1 LÝ THUY T THIẾẾT K Ế

1.1Kỹ thuật phối hợp tr kháng s dở ử ụng dây chêm

Bài toán phối hợp trở kháng thường là một ph n quan tr ng c a quá trình thiầ ọ ủ ết kế hệ thống siêu cao tần M ch ph i h p trạ ố ợ ở kháng thường là không t n hao theo lý ổtưởng và thường được thiết kế sao cho tr kháng nhìn vào m ch ph i h p tr kháng ở ạ ố ợ ởbằng tr kháng ở đường dây Z Khi phối hợp trở kháng, thành phần tín hi u ph n x 0 ệ ả ạbị triệt tiêu

1.1.3 Phối hợp trở kháng dùng một dây chêm song song

Phối hợp tr kháng bằng 1 đoạn dây chêm là phương pháp sử dụng một đoạn ởdây chêm ng n mắ ạch ho c hặ ở mạch kết nối song song hoặc nối tiếp với đường truyền chính m t kho ng cách nhở ộ ả ất định kể t từ ải Ở đây ta chỉ xét đoạn dây song song như hình bên dưới Một mạch điều chỉnh như vậy rất thuận ti n nhìn t khía ệ ừcạnh ch t o m ch cao tế ạ ạ ần Đặc biệt dây chêm điều ch nh song song rỉ ất dễ chế tạo dưới dạng đường truy n vi dề ải hoặc đường truyền mạch dải Hơn nữa, phương pháp phối hợp này dễ điều ch nh và có dỉ ải t n hoầ ạt động khá l n Trong mớ ạch phối hợp trở kháng m t dây chêm, hai tham s có th ộ ố ể điều chỉnh được là kho ng cách d t tả ừ ải

Hình 1.1 M ch ph i h p tr kháng m t dây chêm song song ạ ố ợ ở ộ

1.1.4 Phối hợp trở kháng dùng 2 dây chêm song song

Các mạch điều chỉnh phối hợp tr kháng dùng m t dây chêm có thở ộ ể phối hợp bất c m t tr kháng tứ ộ ở ải nào (mi n là nó có ph n th c khác không) v i mễ ầ ự ớ ột đường truyền, nhưng có một nhược điểm là đòi hỏi độ dài đường truyền d giữa tải và dây chêm phải có th ể điều chỉnh được tùy theo tr kháng tở ải Điều này có th không gây ểvấn đề đối với một mạch ph i hố ợp cố định nhưng sẽ có thể đặt ra m t sộ ố khó khăn nếu m t mộ ạch ph i h p tr kháng yêu c u có thố ợ ở ầ ể khả năng điều chỉnh được Trong trường h p này, mợ ạch điều chỉnh ph i hố ợp tr kháng s d ng hai dây chêm vở ử ụ ở ị trí cố định so với t i và có chiả ều dài dây chêm điều chỉnh được Các mạch điều ch nh ỉnhư vậy thường được chế tạo ở dạng cáp đồng trục với các dây chêm có thể điều chỉnh được nối song song với đường dây chính Tuy nhiên, chúng ta sẽ thấy r ng ằmạch ph i h p tr kháng dùng 2 dây chêm v n ch phù h p vố ợ ở ẫ ỉ ợ ới mạch băng thông hẹp

(a) (b)

Hình 1.2a mô t m t mả ộ ạch phối hợp trở kháng s dử ụng 2 dây chêm, trong đó tải

thường g p trong thực tế hơn nhưng mạch điện của Hình 1.2b (tải ặ YL đã được chuyển đổi để đưa về vị trí của dây chêm u tiên) giúp d dàng phân tích mà vđầ ễ ẫn giữ được tính t ng quát ổ

1.2Giải thích vấn đề thiết kế được giao

Đường truyền có trở kháng đặc tính 50 Ω được nối với t i Hả ệ số phản x c a tạ ủ ải được cho trước 0.42e82o

 = Tổng chi u dài tề ừ đầu vào t i tớ ải là 2 Tần s trung ốtâm 7.25 GHz

✓ Yêu cầu 1: Sử dụng đồ thị Smith để tính toán, thi t k mế ế ạch phối hợp tr ởkháng t i tạ ần s ố f đã cho ở trên, s dử ụng 2 phương pháp:

• Phương pháp 1: sử ụng 1 dây chêm song song có độ d dài l , dây chêm cách tải một đoạn d để phố ợp tr kháng Ci h ở ần tính toán để xác định giá tr cị ủa l và d trong 2 trường hợp ngắn mạch và hở mạch • Phương pháp 2: sử ụng 2 dây chêm song song để d phối hợp trở kháng

Trong đó dây chêm thứ nhất có độ dài l1, giả thi t dây chêm thế ứ nhất nối ở vị trí t i Dây chêm thả ứ hai có độ dài l2 Kho ng cách gi a 2 ả ữdây chêm bằng / 8 C n tìm ầ l và 1 l2 trong 2 trường h p ng n mợ ắ ạch và hở mạch

✓ Yêu c u 2: Sau khi thi t k xong theo yêu c u 1, ta s dầ ế ế ầ ử ụng ph n m m ADS ầ ềđể mô phỏng, ki m tra lể ại bước tính toán, thi t kế ế ở yêu c u 1 Giầ ả thiết đây là đường truyền vi dải và mô phỏng trên băng thông 1 GHz Sau khi mô phỏng, vẽ mạch in của mạch ph i hố ợp tr ở kháng và đường truyền

CHƯƠNG 2 TÍNH TOÁN VÀ THIẾT K Ế

2.1Phương pháp thiết kế mạch phối hợp tr kháng s dở ử ụng dây chêm

2.1.1 Sử d ng m t dây chêm ụ ộ

• Xác định điểm trở kháng tải chuẩn hóa ZNL

• Vẽ đường tròn và xác định dẫn nạp chu n hóa của tải ẩ YNL (đố ứi x ng với ZNL

qua tâm)

• Di chuyển theo chiều kim đồng h (WTG) dồ ọc theo đường tròn giao với

1 jB suy ra giá tr cị ủa yd

• Xác định d = chi u dài t ề ừYNL đến y d

• Xác định yl tại điểm

• Phụ thuộc dây chêm ngắn mạch hay hở mạch di chuyển tới y (theo WTG) l

• Độ dài dây chêm l = khoảng cách di chuy n ể

2.1.2 Sử d ng hai dây chêm ụ

• Xác định điểm trở kháng tải chuẩn hóa ZNL

• Vẽ đường tròn và xác định dẫn nạp chu n hóa của tải ẩ YNL (đố ứi x ng với ZNL

Hệ s ố phản xạ tải tải Điện môi trên ADS

Thiết k mế ạch phối hợp tr kháng (s d ng ở ử ụ đồ thị Smith) t i t n sạ ầ ố đã cho sử dụng phương pháp:

a) m t dây chêm mộ ắc song song (shunt stub)

b) hai dây chêm v i kho ng cách giớ ả ữa 2 dây là λ/8 (giả thi t 1 dây nế ối ở vị trí tải)

2.2.1 Phương pháp 1 dây chêm

Bước 1: Xác định vị trí của h sệ ố phản xạ ứng với điểm tải trên đồ thị và vẽ đường tròn hệ số phản xạ

Điểm tải ứng với giá tr ị trở kháng chuẩn hóa: 0.78 0.79

Bước 2: Di chuyển t từ ải về nguồn trên đường tròn hệ số phản x t i vạ ớ ị trí cắt đường tròn g =1 tại điểm đầu tiên là 1+j0.92( 0.16 trên WTG)

Khoảng cách d1 t từ ải về điểm đặt dây chêm là

d= − + = 

Bước 3: Để dây chêm m c song song ph i hắ ố ợp tr kháng, giá tr d n nở ị ẫ ạp dây chêm gây ra tại điểm đặt dây chêm là −j0.92(0.382 trên WTG)

Đối với dây chêm ng n mắ ạch, chi u dài dây chêm s bề ẽ ằng đoạn đi về phía tải t ừđiểm dây chêm có d n nẫ ạp bằng −j0.92về điểm d n n p ngẫ ạ ắn mạch ( 0.25 trên WTG)

Khoảng cách d2 t từ ải về điểm đặt dây chêm là

d = − + = 

Bước 5: Để dây chêm m c song song ph i hắ ố ợp trở kháng, giá trị d n nẫ ạp dây chêm gây ra tại điểm đặt dây chêm là +j0.92 (0.118 trên WTG)

Đối với dây chêm ng n mắ ạch, chi u dài dây chêm s bề ẽ ằng đoạn đi về phía tải t ừđiểm dây chêm có d n nẫ ạp bằng +j0.92 về điểm dẫn nạp ng n mắ ạch ( 0.25trên WTG)

2.2.2 Phương pháp 2 dây chêm

Bước 1: Xác định vị trí điểm tải trên đồ thị Smith d n nẫ ạp Tương tự phương pháp 1 dây chêm, ta xác định được vị trí tải YNL=0.63−j0.64 ( 0.386 trên WTG)

Bước 2: Di chuyển đường tròn g =1 về phía tải một đoạn d=/ 8 Xác định giao điểm giữa đường tròn này với đường tròn đẳng g =0.63 Mỗi giao điểm sẽ xác định một giá tr c a dây chêm ị ủ l1

• Giao điểm thứ nhất: YLA1=0.63+j0.08( 0.02 trên WTG) Để phối hợp trở kháng, đoạn l1 phải tạo ra dẫn nạp bằng j0.08 (− −j0.64)=j0.72( 0.098 trên WTG)

Đối với dây chêm l1ngắn mạch Di chuy n t ể ừ j0.72 theo chi u về ề phía tải tới điểm dẫn nạp ngắn mạch ( 0.25trên WTG)

0.098 0.25 0.348

Đối với dây chêm l1 hở m ch Di chuyạ ển t ừ j0.72 theo chi u về ề phía tải về điểm dẫn nạp h mở ạch ( 0trên WTG)

1 0.098

l = 

• Giao điểm thứ hai: YLA2=0.63+j1.91(0.179 trên WTG) Để phối hợp trở kháng, đoạn l1 phải tạo ra dẫn nạp bằng j1.91 (− −j0.64)=j2.55( 0.189 trên WTG)

Đối với dây chêm l1ngắn m ch Di chuy n theo chi u v phía t i t ạ ể ề ề ả ừ điểm j2.55

tới điểm dẫn nạp ngắn mạch ( 0.25trên WTG)

1 0.189 0.25 0.439

l= + = 

Đối với dây chêm l1 hở m ch Di chuy n theo chi u vạ ể ề ề phía tải từ điểm j2.55

tới điểm dẫn nạp hở mạch ( 0 trên WTG)

Đối với dây chêm l2 ngắn mạch Di chuy n theo chi u vể ề ề phía tải t ừ −j0.47 tới điểm dẫn nạp ngắn mạch ( 0.25trên WTG)

Đối với dây chêm l2 ngắn m ch Di chuy n theo chi u vạ ể ề ề phía tải t ừ j2.4 tới điểm dẫn nạp ngắn mạch ( 0.25trên WTG)

2.3Thiết kế trên phần m m ADS ề

2.3.1 Phương pháp 1 dây chêm

Bảng 2.1 Các thông s cho cáố c phương án sử dụng một dây chêm

Phương án Loại dây chêm Khoảng cách t i tớ ải d Chiều dài dây chêm l Đơn vị  Đơn vị mm Đơn vị  Đơn vị mm

Bảng 2.2 Các thông s cố hung cho các phương án sử dụng một dây chêm

Thiết k mế ạch nguyên lý trên ADS:

Hình 2.2 Phương án một dây chêm s 2 ố

Hình 2.4 Phương án một dây chêm s 4 ố

Thiết k mế ạch in:

Hình 2.7 Phương án một dây chêm s 3 ố

2.3.2 Phương pháp 2 dây chêm

Bảng 2.3 Các thông s cho các ố phương án thiết k hai dây chêm ế

Phương án

Loại dây chêm l1

Loại dây chêm l2

Chiều dài dây chêm

Đơn vị

mm

Đơn vị 

Bảng 2.4 Các thông s ố chung cho các phương án thiết kế hai dây chêm

Hình 2.10 Phương án hai dây chêm s 2 ố

Hình 2.12 Phương án hai dây chêm s 4 ố

Hình 2.14 Phương án hai dây chêm s 6 ố

Hình 2.16 Phương án hai dây chêm s 8 ố

Thiết k mế ạch in:

Hình 2.19 Phương án hai dây chêm s 3 ố

Hình 2.22 Phương án hai dây chêm s 6 ố

CHƯƠNG 3 KẾT QUẢ VÀ THẢO LU N Ậ

3.1Kết quả mô phỏng

3.1.1 Phương pháp 1 dây chêm

Hình 3.3 Phương án một dây chêm s 3 ố

3.1.2 Phương pháp 2 dây chêm

Hình 3.6 Phương án hai dây chêm số 2

Hình 3.9 Phương án hai dây chêm số 5

Hình 3.12 Phương án hai dây chêm số 8

3.2Thảo luận

• Điểm dấu (marker) được đặt đúng chỗ chưa? Điểm marker đã đặt đúng tần s 7.25 ố GHz • Kết quả mô ph ng phù hỏ ợp chưa?

Các k t quế ả mô phỏng đã phù hợp

• Các chú thích c a k t quủ ế ả được chỉ thị rõ ràng không? Các chú thích đã rõ ràng

• Các vấn đề chính của đề bài có được giải thích rõ ràng không? Các vấn đề chính đã được nêu đầy đủ

• Các k t quế ả có đảm bảo tiêu chuẩn đề ra không? Các kết quả đã đảm bảo tiêu chuẩn

• Nếu câu trả l i là có hoờ ặc không, đã có những khảo sát về lý do dẫn đến kết quả đó không?

Sau khi th c hi n mô phự ệ ỏng và thu được kết quả là hệ số phản xạ tại t i nhả ỏ nhất ở tần số 7.25 GHz, nhóm em đã thử thay đổi một số thông số như khoảng cách giữa 2 dây chêm, kho ng cách gi a dây chêm và tả ữ ải, độ dài dây chêm và nhận thấy mạch không còn ph i hố ợp tr kháng nở ữa

KẾT LU N Ậ• Có kết luận về mục tiêu thi t kế ế đã được thực hiện chưa?

Các mục tiêu thi t kế ế đã được thực hiện

• Tăng cường ki n thế ức về lý thuyết thông qua n i dung thi t kộ ế ế này?

Nhóm em đã thành thạo với phương pháp thiết kế mạch phối hợp trở kháng s ửdụng 1 dây chêm, 2 dây chêm và các thi t kế ế, mô phỏng trên phần m m ADS ề• Các đề xuất và hướng giải quyết trong tương lai?

Định hướng ti p theo, nhóm em s tìm hi u vế ẽ ể ề công cụ EM Simulation để có thể mô phỏng mạch m c thi t kở ứ ế ế m ch in thay vì hi n t i m i ch dạ ệ ạ ớ ỉ ừng lại ở mức mạch nguyên lý