Giáo trình vi mạch số lập trình nghề công nghệ kỹ thuật điện điện tử - Trung cấp

LỜI NÓI ĐẦU Cùng vái các mô đun cÿa ngành Công nghá kỹ thuÁt đián - đián tÿ, mô đun Vi m¿ch số lÁp trình là mô đun kỹ thuÁt chuyên ngành quan tráng cÿa ngành đián tÿ, hián nay mô đun đ°

SỞ LAO ĐỘNG - THƯƠNG BINH VÀ XÃ HỘI HÀ NỘI

TRƯỜNG TRUNG CẤP CÔNG NGHỆ VÀ DU LỊCH HÀ NÞI

LỜI NÓI ĐẦU

Cùng vái các mô đun cÿa ngành Công nghá kỹ thuÁt đián - đián tÿ, mô đun Vi m¿ch số lÁp trình là mô đun kỹ thuÁt chuyên ngành quan tráng cÿa ngành đián tÿ, hián nay mô đun đ°ợc āng dụng rßng rãi trong ngành kỹ thuÁt và các lĩnh vực điÁu khiển khác

Mô đun đ°ợc āng dụng cho tÃt cÁ sinh viên ngành Công nghá kỹ thuÁt đián - đián tÿ Båi vÁy để t¿o điÁu kián cho viác hác tÁp và nghiên cāu mô đun cÿa hác viên đ°ợc thuÁn lợi trong quá trình hác tÁp Bß môn Đián tÿ thußc Khoa Kỹ thuÁ đián - Công nghá Tr°ãng trung cÃp Công nghá và Du lßch Hà Nßi tổ chāc biên

so¿n tài liáu: < Vi mạch số lập trình = làm bài giÁng l°u hành hßi bß Trong quá

trình biên so¿n chắc chắn sẽ không tránh khỏi nhāng thi¿u sót, båi vÁy tôi mong nhÁn đ°ợc sự thông cÁm và góp ý chân thành cÿa các b¿n đồng nghiáp để cho giáo trình ngày càng hoàn thián h¡n

Xin chân thành cảm ơn!

MĀC LĀC

3.7 PhÅn mÁm IPLDS II (Intel Programmable Logic Devolopment 27 System II)

PhÅn mÁm CUPL ( Universal Compiler for Programmable Logic ) 27 3.8 PhÅn mÁm ABEL (Advanced Boolean Expression Language) 27

3.2

3.3 Bß so sánh hai bít 36

4 Các mÁng logic lÁp trình thông dụng 38 4.1 GAL16V8C 38

4.1.1 Ngõ ra OLMC 41

4.1.2 Trình dßch hỗ trợ OLMC 41 4.1.3 Ch¿ đß thanh ghi 42 4.1.4 Ch¿ đß complex 44 4.1.5 Ch¿ đß simple 46 4.2 ispGAL22V10 50 4.2.1 OLMC 52

6.1 Chỉ số hoặc truy xuÃt mßt tÁp hợp 64 6.2 Các toán tÿ trên tÁp hợp 66

7 Toán tÿ 66

7.1 Toán tÿ logic 67 7.2 Toán tÿ số hác 67

7.3 Toán tÿ so sánh 68 7.4 Toán tÿ gán 68

7.5 Thā tự °u tiên 69 8 Mô tÁ logic 69 8.1 Ph°¡ng trình 70 8.2 bÁng sự thÁt 72 8.2 bÁng sự thÁt 76

8.3 Mô tÁ tr¿ng thái 77 8.4 DÃu chÃm (.) 78

8.5 Các véc t¡ thÿ 78

8.6 Các câu lánh thußc tính 79 9 Ch°¡ng trình m¿u 84

1 Giái thiáu chung 84 2 Vi m¿ch ispLSI 1016 84 2.1 Đặc tính 85

2.2 Mô tÁ 87

2.3 Thông số giái h¿n 87

2.4 ĐiÁu kián ho¿t đßng DC 88

2.5 Đián dung (TA = 250C, f = 1 MHz) 88 2.6 Đặc tính l°u trā dā liáu 88

2.7 ĐiÁu kián thÿ chuyển m¿ch 88 2.8 Đặc tính đián DC 89

2.9 Mô hình thãi gian ispLSI 1016 89

2.10 Thãi gian trì hoãn tối đa cÿa GRB vái tÁi GLB 90 2.11 Công suÃt tiêu thụ 90

2.12 S¡ đồ chân 91

2.13 Ý nghĩa tên linh kián 91

1 Giái thiáu 92

2 Yêu cÅu há thống 92 3 Khåi đßng Synario 93

4 NhÁp Modul VHDL vào dự án 96 5 NhÁp s¡ đồ m¿ch vào dự án 98 6 Hoàn tÃt thi¿t k¿ 101

7 NhÁp thußc tính 102 8 T¿o véc t¡ thÿ 104

9 Biên dßch File VHDL, s¡ đồ và véc t¡ thÿ 106 10 Mô phỏng chāc năng và d¿ng sóng ra 107

16 Mô phỏng k¿t quÁ thi¿t k¿ 119

17 Thích āng thi¿t k¿ vái thi¿t bß Lattice 121

BÀI 1: GIâI THIÞU CHUNG VÂ PLDs 1 LâCH Sþ PHÁT TRIÄN

Tr°ác thãi kỳ vi m¿ch số lÁp trình (Programmable Logic Device) ra đãi, thi¿t k¿ logic số truyÁn thống th°ãng dùng nhiÁu vi m¿ch TTL lo¿i MSI và SSI k¿t hợp l¿i để t¿o ra các hàm logic mong muốn Nhāng nhà thi¿t k¿ dựa vào nhāng sách tra cāu các vi m¿ch số để tìm hiểu chāc năng và các thông số kỹ thuÁt, sau đó mái quy¿t đßnh sÿ dụng các vi m¿ch số cÅn thi¿t cho yêu cÅu thi¿t k¿ cÿa há ĐiÁu bÃt lợi cÿa viác thi¿t k¿ này là sÿ dụng nhiÁu vi m¿ch d¿n đ¿n nhiÁu khuy¿t điểm nh°: Kích th°ác board m¿ch lán,

công suÃt tiêu thụ cao, dß h° hỏng, thi công khó khăn, tốn kém&Nói chung là không kinh t¿ nhÃt là vái nhāng yêu cÅu điÁu khiển phāc t¿p

Vào năm 1975,công ty SIGNETICS đã giái thiáu vi m¿ch số lÁp trình không có bß nhá đÅu tiên 82S100 (hián nay là PLS100) gái là mÁng logic lÁp trình tr°ãng (Field- Programmable Logic Array) Napoleon Cavlan, ng°ãi đ°ợc gái là cha đẻ cÿa m¿ch logic lÁp trình, lúc bÃy giã là nhà quÁn lý nhāng āng dụng PLA cÿa Signetics đã thực sự hiểu rằng sÿ dụng PLA là ph°¡ng pháp tốt h¡n để thi¿t k¿ và thay đổi há thống số Trong khi đó, công ty Harris đã sám giái thiáu PROM, há trình bày triển váng cÿa PROM và đã āng dụng vào trong mßt số m¿ch logic

Công ty National Semiconductor đã ch¿ t¿o mặt n¿ lÁp trình cho PLA, cÃu t¿o cÿa nó gồm mßt mÁng AND lÁp trình kèm vái mÁng OR lÁp trình, cho phép thực hián tổ hợp tổng các tích số cÿa hàm logic tiêu chuẩn Bằng cách k¿t hợp công nghá PROM sÿ dụng nguyên tắc cÅu chì vái khái niám PLA, Cavian đã thuy¿t phục đ°ợc các nhà quÁn lý công ty Signetics để đ°a dự án PLAvào sÁn xuÃt

Vi m¿ch PLA đÅu tiên 82S100, là thành viên đÅu tiên cÿa há vi m¿ch IFL (Intergrated Fuse Logic) có hình d¿ng 28 chân CÃu trúc cÿa PLA gồm mßt mÁng AND lÁp trình và mßt mÁng OR lÁp trình, nó cho phép thực hián tổ hợp logic tổng cÿa các tích số đ¡n giÁn

Kỹ s° John Martin Birkner là mßt ng°ãi quan tâm đ¿n PLA, vì ông Ãy hiểu rằng nhiÁu ph°¡ng pháp thi¿t k¿ logic đ°ợc hác trong tr°ãng thì không áp dụng đ°ợc nhiÁu trong công viác hián t¿i Do đó, vào năm 1975 ông Ãy đã rãi thung lũng Silicon để đ¿n công ty Monolithic Memories (MMI), đây là công ty ch¿ t¿o PROM và các vi m¿ch logic tiêu chuẩn Vì vÁy, Birkner có điÁu kián h¡n trong viác tìm hiểu PLA và công nhÁn nhāng °u điểm cÿa m¿ch logic lÁp trình nh°ng đồng thãi ông cũng nhÁn ra khuy¿t điểm cÿa PLA là có hai mÁng lÁp trình Sau đó, Birkner đã đ°a ra khái niám mái vÁ vi m¿ch số lÁp trình, vi m¿ch này cũng t°¡ng tự FLA nh°ng thay vì có hai mÁng lÁp trình thì PAL (Programmable Array Logic ) chỉ có mßt mÁng AND lÁp trình và theo sau là mÁng OR đ°ợc giā cố đßnh (không lÁp trình ) Nh° vÁy mỗi cổng OR sẽ có mßt tích số cố đßnh đ°ợc nối vái ngõ vào cÿa nó, do vÁy sẽ giÁm đ°ợc kích th°ác cÿa vi m¿ch và cho phép tín hiáu đ°ợc truyÁn nhanh h¡n trong khi v¿n cho phép thực hián các tổ hợp logic PAL đ°ợc đóng vỏ

20 chân Sau mßt thãi gian thuy¿t phục các nhà quÁn lý cÿa công ty MMI thÃy rõ nhāng lợi điểm cÿa PAL và đồng ý sÁn xuÃt Vi m¿ch đÅu tiên thußc há PAL đ°ợc phổ bi¿n là PAL 16L8, PAL 16R4, PAL 16R6, PAL 16R8 Các vi m¿ch này có thãi gian truyÁn trì hoãn 35ns Mỗi vi m¿ch có 8 ngõ ra và 16 ngõ vào, trong đó ký tự L trong ký hiáu cÿa vi m¿ch biểu thß 8 tổ hợp ngõ ra tác đßng å māc thÃp, ký tự R cho bi¿t có 4, 6 hay 8 thanh ghi å ngõ ra t°¡ng āng

Sau mßt thãi gian khåi đÅu chÁm, cuối cùng PAL đã đ°ợc thi¿t k¿ trong há thống thực Nhāng công ty máy tính mini đã nhÁn thÃy đ°ợc °u điểm cÿa PAL là cho phép há giÁm số board cÅn thi¿t để thực hián tốt nhāng yêu cÅu thi¿t k¿, công ty MMI đã chán ph°¡ng pháp sÁn xuÃt PAL công đo¿n mặt n¿ ch¿ t¿o theo yêu cÅu khách hàng Vào lúc này MMI l¿i giái thiáu mßt há vi m¿ch mái HAL (Hard Array Logic) và để sÁn xuÃt nhāng chi ti¿t này cho hãng Data General and Digital Equipment MMI đã thay đổi cách sắp x¿p công đo¿n mặt n¿ cÅu chì và thay vào đó là láp liên k¿t kim lo¿i phù hợp yêu cÅu thi¿t k¿ cÿa khách hàng Nhāng chi ti¿t này có nhiÁu lợi ích gồm mang l¿i nhāng k¿t quÁ tốt và kiểm tra dß dàng h¡n Đồng thãi khách hàng cũng đ°ợc lợi h¡n båi không phÁi quan tâm đ¿n lÁp trình và kiểm tra các chi ti¿t ĐiÁu này đã mang l¿i sự cÁi ti¿n vÁ ph°¡ng pháp ch¿ t¿o PAL, và đ°ợc sự chÃp nhÁn cÿa thß tr°ãng Vào năm 1978, MMI đã xuÃt bÁn sách h°áng d¿n PAL đÅu tiên Đó là mßt b°ác khåi đÅu để PAL må rßng th¿ giái cÿa nhāng ng°ãi thi¿t k¿ m¿ch logic Ngoài ra trong sách h°áng d¿n còn trình bày danh sách ch°¡ng trình gốc cÿa ngôn ngā lÁp trình FORTRAN cho PALASM (PAL Assembler) đó là phÅn mÁm dành cho viác thi¿t k¿ m¿ch logic PAL PALASM có thể biên so¿n, đßnh nghĩa logic cho mßt khuôn thāc Ngoài ra PALASM cũng có khÁ năng mô phỏng sự vÁn hành trên ph°¡ng trình m¿ch logic theo nguyên tắc PAL Trong viác liên k¿t vái nhāng nhà thi¿t k¿ để đßnh rõ nhāng <vector kiểm tra=, PALASM có thể là mßt sự thÁt phù hợp TÃt cÁ nhāng đặc điểm cÿa PAL bao gồm viác khắc phục nhāng khuy¿t điểm cÿa PLA k¿t hợp vái viác thúc đẩy sÿ dụng PAL đã mang đ¿n k¿t quÁ tốt đẹp PAL đã nhanh chóng v°ợt qua há vi m¿ch IFL cÿa công ty Signetics và đ°ợc phổ bi¿n trên thß tr°ãng, thuÁt ngā PAL đã trå nên đồng nghĩa vái PLD

Trong lúc Ãy, công ty Signetics ti¿p tục phát triển há IFL, và vào năm

1977 Signetics giái thiáu há vi m¿ch FPGA (Field Programmable Gate Array) 82S103, vào năm 1979 là há FPLS (Field Programmable Logic Sequencer) Há FPGA có cÃu t¿o mßt mÁng AND å māc đ¡n vái ngõ vào lÁp trình đ°ợc và cực tính ngõ ra cũng vÁy cho phép thực hián các hàm logic c¡ bÁn (AND, OR, NAND, NOR, INVERT), cÃu trúc cÿa há FPLS có chāc các FlipFlop để thực hián các tr¿ng thái cÿa hàm tuÅn tự Đồng thãi Signetics cũng giái thiáu AMAZE (Automated Map and Zap Equations) là ch°¡ng trình biên dßch để hỗ trợ cho nhāng vi m¿ch cÿa há T°¡ng tự, nhāng công ty ch¿ t¿o PLD khác đã lÅn l°ợc giái thiáu nhāng phÅn mÁm hỗ trợ cÿa há

CÁ 2 công ty Signetics và MMI ti¿p tục giái thiáu nhāng PLD mái để đáp āng tính đa d¿ng theo các yêu cÅu thi¿t k¿ Vào giāa năm 1980, m¿ch logic lÁp trình đã đ°ợc thừa nhÁn cùng vái sự phát triển tính đa d¿ng cÿa IFL và PAL đã có nhiÁu giá trß cho nhāng ng°ãi thi¿t k¿ Mặc dù sự khåi đÅu thành công cÿa PLD, tuy nhiên chỉ mßt số ít các nhà thi¿t k¿ quen vái viác dùng PLD, mßt số tr°ãng đ¿i hác đã đ°a vi m¿ch logic lÁp trình vào nhāng khóa hác thi¿t k¿ cÿa há

Tuy th¿, kĩ thuÁt logic lÁp trình ti¿p tục cÁi ti¿n và nhāng vi m¿ch phát triển å giai đo¿n thā hai đ°ợc giái thiáu vào năm 1983 Công ty Advance Micro Devices ( AMD) đã giái thiáu PAL22V10 vái nhāng đặc điểm đặc biát là sự linh đßng cÿa nhāng cổng PLD å 10 ngõ vào Mỗi cổng PLD có khÁ năng tổ hợp hoặc vái thanh ghi å ngõ ra hoặc mßt ngõ vào Cổng đám ngõ ra ba tr¿ng thái đ°ợc điÁu khiển båi mßt tích số riêng cho phép vÁn hành hai chiÁu TÃt cÁ thanh ghi đÁu đ°ợc reset tự đßng trong quá trình tắt hay må và mỗi thanh ghi có khÁ năng <đặt tr°ác=, đó là đặc điểm đặc biát cho viác kiểm tra sau này

Vái nhāng vi m¿ch mái, đ°ợc giái thiáu th°ãng xuyên trên thß tr°ãng đã d¿n đ¿n viác cÅn thi¿t phÁi có mßt phÅn mÁm hỗ trợ trong quá trình sÿ dụng PLD để đ¿t hiáu quÁ cao Bob Osann đã nhÁn thÃy đ°ợc sự cÅn thi¿t cÿa mßt ch°¡ng trình biên dßch PLD v¿n năng dùng cho tÃt cÁ PLD cÿa nhāng công ty ch¿ t¿o khác nhau

Vào tháng 9/1983, Công ty Assisted Technology đã đ°a ra phiên bÁn 1.01a cÿa ch°¡ng trình biên dßch PLD có tên là CUPL( Universal Compiler for Programmable) Ch°¡ng trình này hỗ trợ cho 29 lo¿i vi m¿ch, sự ra đãi cÿa CUPL đã gây đ°ợc sự chú ý cÿa nhiÁu công ty ch¿ t¿o Công ty Data

I/O, nhà ch¿ t¿o các vi m¿ch lÁp trình lán nhÃt trên th¿ giái (EPROM, PROM, PLD), đã quy¿t đßnh phát triển phÅn mÁm hỗ trợ cho riêng há Năm 1984, Data I/O giái thiáu ABEL (Advanced Boolean Expression Language), đó là ch°¡ng trình biên dßch PLD có đặc điểm t°¡ng tự nh° CUPL nh°ng nó đ°ợc đÅu t° ti¿p thß nên đ°ợc các nhà thi¿t k¿ chÃp nhÁn Vì vÁy, ABEL đã sám theo kßp CUPL trên thß tr°ãng

Sự ra đãi cÿa ch°¡ng trình biên dßch v¿n năng cho PLD đã thúc đẩy nÁn công nghiáp thi¿t k¿ số sẵn sàng cho viác áp dụng PLD cho nhāng thi¿t k¿ mái Nhāng ch°¡ng trình biên dßch v¿n năng này đã đ°ợc cÁi ti¿n h¡n so vái các ch°¡ng trình biên dßch PALASM và AMAZE, nó đ°ợc cung cÃp cho các nhà thi¿t k¿ để thực hián các m¿ch logic và mô phỏng nhāng thi¿t bß Đó là nhāng đặc điểm tiêu chuẩn cÿa hai bß biên dßch v¿n năng CUPL và ABAL JEDEC ( the Joint Electron Device Engineering Council) dự đßnh sÁn xuÃt mßt bß biên dßch PLD t¿o ra mßt tiêu chuẩn để sÿ dụng cho tÃt cÁ các công ty ch¿ t¿o PLD hián nay và t°¡ng lai Vào 10/1983, the JEDEC Solid State Products Engineering Council đ°a ra tiêu chuẩn JEDEC thā 3<

Tiêu chuẩn khuôn thāc chuyển đổi giāa há thống t¿o dā liáu và thi¿t bß lÁp trình cho PLD= Tháng 5/1986, JEDEC ti¿p tục đ°a ra tiêu chuẩn 3-A, tiêu chuẩn này trå thành tiêu chuẩn chung cho công nghiáp PLD

Tháng 7/1984, công ty Altera giái thiáu EP300 Đó là vi m¿ch sÿ dụng công nghá CMOS cÿa EPROM, nó có đặc tính là công suÃt tiêu thụ thÃp, có thể xóa đ°ợc (dùng tia cực tím) cùng mßt số đặc tính må rßng khác Năm 1985, mßt há PLD mái đ°ợc công ty Lattice Semiconductor giái thiáu là GAL (Generic Array Logic) Lattice dùng công nghá CMOS cÿa EEPROM, có các đặc tính kỹ thuÁt nh° công suÃt thÃp, có thể lÁp trình nhiÁu lÅn ( xóa bằng đián áp vái thãi gian xóa khoÁng vài giây) Vi m¿ch đÅu tiên cÿa há GAL đ°ợc kí hiáu là GAL16V8 có khÁ năng thay th¿ ho¿t đßng cÿa PAL (đối vái vi m¿ch cùng lo¿i)

Ngày càng nhiÁu công ty tham gia vào thß tr°ãng PLD để t¿o ra nhāng vi m¿ch đặc biát và sÿ dụng nhiÁu công nghá ch¿ t¿o khác nhau Vào năm 1985, công ty Xilen t¿o ra mßt há mái là LCA (Logic Call Array) CÃu trúc cÿa LCA có 3 đo¿n: mßt ma trÁn cÿa khối logic đ°ợc bao quanh là khối vào ra và mßt m¿ng đ°ãng dā liáu nối gián ti¿p Đặc biát cÿa LCA là PLD đÅu tiên sÿ dụng t¿ bào RAM đßng cho chāc năng logic ¯u điểm cÿa cÃu trúc

này là khách hàng có thể kiểm tra đ°ợc ch°¡ng trình cÿa vi m¿ch, do bÁn chÃt dß xóa cÿa LCA, nên cÅn phÁi l°u trā cÃu hình cÿa LCA å bß nhá ngoài Vì vÁy, LCA không đ°ợc sÿ dụng å nhāng tr°ãng hợp đòi hỏi sự ho¿t đßng ngay lÁp tāc khi khåi đßng máy Đi kèm vái LCA là ch°¡ng trình so¿n thÁo XACT và bß mô phỏng giúp cho viác sÿa lỗi cho nhāng thi¿t k¿ trên LCA đ°ợc thuÁn tián

Năm 1985, công ty Signetics vái mßt khái niám mái là PML (Programmable Macro Logic) Vi m¿ch PML đÅu tiên cÿa Signetics PMLS 501, vi m¿ch này sÿ dụng công nghá l°ỡng cực, và đ°ợc đóng vỏ 52 chân Vào năm 1986, công ty ExMicroelectronic giái thiáu há ERASIC (Erasable Application Specific 7C) sÿ dụng công nghá EEPROM CMOS Vi m¿ch đÅu tiên là XL78C00 có d¿ng 24 chân và điÁu đặc biát là XL78C00 có thể thay th¿ chāc năng cho PAL và EPLA cùng lo¿i (không tính đ¿n tốc đß), đi kèm là mßt phÅn mÁm hỗ trợ ERASIC

Vào năm 1986, công ty Signetics quy¿t đßnh thay đổi há IFL thành há PLS (Programmable Logic From Signetics) Ví dụ nh° từ 82S100 thành PLS100, từ 82S157 thành PLS157 Sau đó 2 năm, công ty Actel đã cÁi ti¿n khuy¿t điểm há LCA là vi m¿ch có thể ho¿t đßng không nhÃt thi¿t phÁi có bß nhá ngoài Đồng thãi công ty Gazelle Microcircuit đã công bố phát minh công nghá GaAs (Gallium Arsenide) Đặc điểm cÿa công nghá này là cÁi ti¿n tốc đß , công suÃt cÿa các vi m¿ch trên nÁn tÁng là công nghá silicon, cho phép vi m¿ch làm viác vái tốc đß nhanh h¡n công suÃt tiêu tán khi å māc trung bình

Āng dụng đÅu tiên cÿa công nghá GaAs đ°ợc công ty Gazelle đ°a ra là phiên bÁn cÿa PAL 22V10 ¯u điểm cÿa m¿ch này là cho phép vi m¿ch GaAs có thể t°¡ng hợp vái các vi m¿ch TTL, do đó công nghá GaAS đã đ°ợc āng dụng rßng rãi Sau mßt thãi gian cÁi ti¿n không ngừng, nhāng PLD th¿ há sau đã đ°ợc āng dụng rßng rãi trong kỹ thuÁt phÅn cāng, nó trå thành công cụ cÅn thi¿t cho nhāng kỹ s° thi¿t k¿

Sự phát triển trong công nghiáp PLD nói riêng và vái công nghiáp bán d¿n nói chung đã t¿o nên sự c¿nh tranh cÿa các công ty ch¿ t¿o PLD trên th¿ giái Do đó, đã có nhiÁu xung đßt xÁy ra giāa các công ty trong viác c¿nh tranh thß tr°ãng

Vào năm 1986 công ty MMI đã kián hai công tyAltera và Lattic vì đã vi ph¿m bÁn quyÁn PAL K¿t quÁ là hai công ty này đã chÃp nhÁn thua kián

và phÁi mua bÁn quyÁn Sau đó công ty MMI mua cổ phÅn trong công ty Xilin và så hāu bÁn quyÁn há LCA Sau đó 1 năm công ty MMI hợp vái AMD trå thành mßt tÁp đoàn sÁn xuÃt các linh kián bán d¿n hàng đÅu trên th¿ giái Tuy đã hợp nhÃt hai công ty nh°ng há v¿n ti¿p tục phát triển các há vi m¿ch hián có vì nhāng há PLD này đã trå nên phổ bi¿n trên thß tr°ãng Vào năm 1987, công ty National Semiconductor đã mua l¿i công ty

Fairchild và ti¿p tục phát triển há PAL FASTPLA trên thß tr°ãng

2 CÂU TRÚC C¡ BÀN CĂA PLD

Vi m¿ch số lÁp trình trÁi qua thãi gian dài phát triển và cÁi ti¿n đã thực sự må ra mßt h°áng đi mái cho nhāng nhà thi¿t k¿ ¯u điểm cÿa PLD là giÁi quy¿t đ°ợc vô số nhāng vÃn đÁ thi¿t k¿ nhã vào nhiÁu há PLD khác nhau Nhāng há vi m¿ch này có cÃu trúc và công nghá ch¿ t¿o khác nhau, do đó chúng có nhāng đặc điểm riêng để āng dụng vào nhiÁu lĩnh vực trong công nghiáp Mặc khác ng°ãi thi¿t k¿ còn quan tâm đ¿n các thông số kỹ thuÁt cÿa vi m¿ch nh° tốc đß, công suÃt tiêu thụ, nguồn cung cÃp và công cụ hỗ trợ để lÁp trình

2.1 Hå vi m¿ch PROM

PROM gái là bß nhá chỉ đác lÁp trình đ°ợc Đây là há vi m¿ch đÅu tiên đ°ợc sÿ dụng nh° là nhāng vi m¿ch số lÁp trình theo quan điểm cÿa vi m¿ch số CÃu trúc cÿa PROM rÃt đ¡n giÁn bao gồm mßt mÁng t¿ bào nhá vái nhāng đ°ãng đi¿ chỉ ngõ vào và nhāng đ°ãng dā liáu ngõ ra Số đ°ãng đi¿ chỉ và dā liáu cho bi¿t ma trÁn nhá cÿa PROM Mßt PROM đ¡n giÁn đ°ợc trình bày å hình 1.1

Hình 1.1 CÃu t¿o PROM đ¡n giÁn

PROM có 5 đ°ãng điÁu khiển ngõ vào cho phép t¿o ra 32 tổ hợp logic và 8 đ°ãng dā liáu ra t¿o thành mßt ma trÁn nhá 32x8, vì vÁy có tổng cßng 256 t¿ bào nhá CÃu trúc cÿa PROM gồm mßt mÁng AND cố đßnh theo sau là mÁng OR lÁp trình, đ°ợc minh háa å hình 1.2

Hình 1.2 S¡ đồ logic cÿa PROM

Khi khÁo sát PROM, ng°ãi ta th°ãng quan tâm đ¿n tốc đß truy xuÃt dā liáu Thông th°ãng các lo¿i PROM có thãi gian truy xuÃt d°ái 60 ns Các lo¿i PROM th°ãng sÿ dụng công nghá l°ỡng cực là nguyên tắc c¡ bÁn để ch¿ t¿o Tuy nhiên, khoa hác ti¿n bß đã phát minh ra công nghá CMOS cho phép rút ngắn thãi gian truy xuÃt Công nghá CMOS đ°ợc dùng để ch¿ t¿o EPROM, đó là mßt d¿ng PROM có thể xóa đ°ợc bằng tia cực tím Nó đã t¿o ra mßt b°ác ti¿n đáng kể nh°: EPROM WS57C256F cÿa công ty

WaferScale Integration có dung l°ợng 32Kx8 vái thãi gian truy xuÃt là 55 ns, công ty Cypress Semicondutor giái thiáu PROM CY7C245 có dung l°ợng là 2048x8 vái thãi gian truy xuÃt là 25 ns

Trên đây là mßt vài ví dụ cho thÃy công nghá CMOS đ°ợc chÃp nhÁn cho nhāng āng dụng thi¿t k¿ m¿ch

2.2 Hå vi m¿ch FPLA ( Field Progammable Logic Array)

Há vi m¿ch FPLA đÅu tiên đ°ợc công ty Signetics giái thiáu vào năm 1975 CÃu trúc cÿa FPLA là mßt mÁng AND – OR đ¡n giÁn, đ°ợc trình bày nh° sau

Hình 1.3 S¡ đồ biểu thāc ngõ ra cÿa FPLA

Từ k¿t quÁ trên cho thÃy ngõ ra cÿa cổng AND luôn å māc thÃp, điÁu này không có lợi Tuy nhiên n¿u ta lÁp trình cho 4 cÅu chì trên, ví dụ ta chán A x B, lúc này giá trß cÿa 2 bi¿n này sẽ không có trong biểu thāc

Biểu thāc ngõ ra cÿa cổng lúc này là; K = A.B

Nguyên tắc å đây là lựa chán nhāng giá trß để lÁp trình, khi mßt cÅu chì đ°ợc chán nghĩa là giá trß cÿa nó sẽ không có mặt trong biểu thāc

L°u ý mÁng OR trong m¿ch å hình 1.3 Mỗi ngõ ra cổng AND đ°ợc nối tái 1 ngõ vào cổng OR thông qua mßt cÅu chì và mßt Diode Xét biểu thāc F1 giÁ sÿ các cÅu chì đÁu thông, ta có : F1= K + L+ M + N

Vái K, L, M, N là nhāng tích số cÿa AXB, F1 là tổng các tích số cÿa hai bi¿n A và B Bây giã ta sẽ lÁp trình bằng cách làm đāt các cÅu chì thì các số h¿ng āng vái nhāng cÅu chì bß đāt sẽ không có mặt trong biểu thāc Bằng cách lÁp trình các cÅu chì å mÁng AND – OR (nghĩa là lo¿i bỏ giá trß giá trß cÿa nó trong biểu thāc) FPLA có thể t¿o ra các hàm logic khác nhau theo m¿ch thi¿t k¿ chỉ vái hai bi¿n ngõ vào L°u ý nhāng Diode trong mÁng OR đ°ợc dùng để bÁo vá ngắn m¿ch

2.3 Hå vi m¿ch FPLS ( Field Programable Logic Sequencer)

Há FPLS đ°ợc giái thiáu vào năm 1979, FPLS có cÃu trúc mô phỏng theo cÃu trúc cÿa FPLA nh°ng đ°ợc bổ sung thêm nhāng thanh ghi cho phép <preloading= tr¿ng thái cÿa thi¿t bß Mßt vài thanh ghi å ngõ ra đ°ợc đ°a hồi ti¿p vÁ mÁng AND lÁp trình và mßt số khác có nhāng thanh ghi ngÅm (nhāng thanh ghi đ°ợc bổ sung trên chíp và không nối vái chân cÿa ngõ vào hay ngõ ra) bổ sung vái thanh ghi ngõ ra, nó có thể hồi ti¿p hoặc không hồi ti¿p

Hình 1.4 S¡ đồ logic FPLS PLS 157 2.4

Ho vi m¿ch FPGA ( Field Progammable Gate Array)

Há FPGA đ°ợc Signetics giái thiáu vào năm 1977 đ°ợc sÿ dụng để thay th¿ cho nhāng cổng nhiÁu ngõ vào tiêu chuẩn, cÃu trúc cÿa nó bao gồm mßt mÁng AND lÁp trình, vái lÁp trình cực tính å ngõ ra Chỉ vái mßt cổng AND có thể bi¿n đổi thành cổng NAND, NOR hay cổng OR Mỗi cổng AND trong FPGA có thể bi¿n đổi thành các cổng logic khác nhau

FPGA cũng đ°ợc bổ sung linh đßng h¡n nhāng cổng tiêu chuẩn khác Vi m¿ch đ¿i dián cho há FPGA là PLS151, có hình dáng 20 chân PLS151 có 6 ngõ vào, 12 ngõ ra và có tín hiáu hồi ti¿p đ°a vÁ mÁng AND đ°ợc sÿ dụng nh° nhāng ngõ vào Có thêm 3 tích số đ°ợc t¿o ra båi 3 đ°ãng điÁu khiển, các tín hiáu này điÁu khiển nhāng cổng đám ngõ ra 3 tr¿ng thái FPGA thích hợp trong các thi¿t k¿ để giÁi mã đßa chỉ và đ°ợc thêm vào các chāc năng khác

2.5 Ho vi m¿ch PAL ( Programmable Array Logic)

PAL là mßt há phổ bi¿n nhÃt trong há PLD đ°ợc MONOLITHIC MEMORIES INC giái thiáu vào năm 1978 PAL đ°ợc đăng ký bÁn quyÁn vÁ cÃu trúc cÿa công ty MMI CÃu trúc cÿa PAL bao gồm mßt mÁng AND lÁp trình theo sau là mßt mÁng OR cố đßnh, cÃu trúc này đ°ợc cÁi ti¿n từ nhāng khuy¿t điểm cÿa há FPLA Do lo¿i bỏ viác sÿ dụng cÅu chì å mÁng OR, do đó số l°ợng tinh thể Silicon đ°ợc sÿ dụng giÁm, d¿n đ¿n giá thành cÿa PAL thÃp h¡n so vái FPLA Mặt khác thãi gian trì hoãn cÿa PAL ngắn h¡n so vái FPLA do giÁm đ°ợc sự trì hoãn khi truyÁn qua mÁng OR

KhÁo sát PAL16L8 có hình dáng 20 chân s¡ đồ logic đ°ợc trình bày å hình 1.5 Vi m¿ch này có 8 tổ hợp ngõ ra, mỗi ngõ ra đ°ợc đÁo vái 7 tích số cÿa ngõ vào, 6 trong 8 ngõ ra đ°ợc hồi ti¿p vÁ mÁng AND, cho phép nhāng chân này đ°ợc sÿ dụng vái chāc năng I/O Do PAL16L8 có ngõ ra tác đßng å māc thÃp nên nó có thể k¿t hợp vái các IC khác cùng mßt māc tác đßng

Hình 1.5 S¡ đồ logic PAL

PAL16L8 đ°ợc āng dụng trong lĩnh vực giÁi mã đßa chỉ, nó thuÁn tián trong viác k¿t hợp vái các bß vi xÿ lý và thi¿t bß ngo¿i vi vì cùng mßt māc tác đßng Vái nhāng đặc tính nh° tốc đß t°¡ng đối cao, giá thành thÃp, thãi gian truyÁn trì hoãn khoÁng 7,5ns nên PAL16L8 rÃt phổ bi¿n trong công nghiáp PLD Ngoài ra PAL16L8 có mßt đặc điểm mái so vái các há tr°ác là có cÅu chì bÁo vá, nó dùng để chống sự sao chép, giúp bÁo vá nßi dung bên trong Ngoài PAL16L8 công ty MMI còn giái thiáu các lo¿i vi m¿ch khác nh° PAL16R4, PAL16R6, PAL16R8 Các vi m¿ch này có cÃu t¿o giống nh° PAL16L8 nh°ng å ngõ ra sÿ dụng thêm các FF D để chốt tín hiáu ngõ ra

Mßt th¿ há vi m¿ch PAL đ°ợc công ty AMD giái thiáu là PAL22V10 vái hình dáng 24 chân đ°ợc ch¿ t¿o bằng công nghá CMOS thay th¿ cho công nghá l°ỡng cực Đặc tr°ng cÿa vi m¿ch này là å ngõ ra đ°ợc cho qua cổng PLD

Ngoài viác tăng số bi¿n ngõ vào vi m¿ch này còn có mßt số đặc điểm nāa là trong hàm logic các thành phÅn tích số có thể thay đổi từ 8 đ¿n 16 bi¿n ĐiÁu này sẽ giúp cho vi m¿ch thực hián nhiÁu ph°¡ng trình phāc t¿p Nhã vào cÃu t¿o å ngõ ra các cổng PLD nên các ngõ ra hoặc vào cÿa vi m¿ch có đặc tính giao ti¿p 2 chiÁu, điÁu này làm tăng khÁ năng xÿ lý cÿa vi m¿ch và t¿o sự thuÁn lợi cho viác thi¿t k¿ Do nhāng đặc điểm đã đ°ợc cÁi ti¿n nên các th¿ há vi m¿ch PAL đ°ợc phổ bi¿n rßng rãi (đặc biát là nhóm vi m¿ch 20 chân) và PAL đ°ợc xem là há vi m¿ch đ¿i dián cho há vi m¿ch số lÁp trình Ngoài ra các công ty ch¿ t¿o PAL có chán lựa trong viác ký hiáu các số trên mßt vi m¿ch ĐiÁu này cung cÃp cho ng°ãi sÿ dụng nhāng thông tin cÅn thi¿t có liên quan đ¿n āng dụng cÿa vi m¿ch Các ký hiáu trong viác đánh số cÿa há PAL nói chung bao gồm 2 số đ¿m đ°ợc tách rãi nhau båi 1 hay 2 ký tự Số đÅu tiên trong tên vi m¿ch cho bi¿t số ngõ vào cÿa vi m¿ch

(đây chính là số bi¿n ngõ vào cÿa mÁng AND) Số thā hai biểu thß số ngõ ra cÿa vi m¿ch Ký tự nằm giāa 2 số chỉ ra ý nghĩa các thußc tính cÿa ngõ ra Mßt số mã ký tự có ý nghĩa là:

H tác đßng māc thÃp L tác đßng māc cao

P tác đßng ngõ ra có thể lÁp trình C phÅn bổ sung các ngõ ra

S bß tuÅn tự

Các ký hiáu cÿa vi m¿ch há PAL đ°ợc xem là nhāng h°áng d¿n c¡ bÁn cÿa vi m¿ch Ngoài ra các công ty ch¿ t¿o còn cung cÃp bÁn thông số kỹ thuÁt và s¡ đồ logic cÿa vi m¿ch kèm theo để làm tài liáu tham khÁo cho các nhà thi¿t k¿

2.6 Hå vi m¿ch GAL ( Generic Array Logic)

GAL là mßt nhóm cÿa công nghá EEPLD, nó đ°ợc giái thiáu và phát triển båi công ty Lattice Semiconductor Comp Công ty này đã đ°a ra mßt khái niám vÁ cổng PLD có ký hiáu là OLMCs (Output Logic Macrocells)

Vi m¿ch này cũng có nhāng đặc điểm là có thể xóa bằng đián và lÁp trình l¿i bằng các phÅn mÁm và công cụ hỗ trợ GAL16V8 có hình d¿ng 20 chân là mßt vi m¿ch phổ bi¿n trong há GAL

Mỗi mßt OLMC có 8 ngõ vào t°¡ng đ°¡ng vái 8 tích số trong mßt biểu thāc Ngoài ra OLMC cũng có tín hiáu hồi ti¿p đ°a vÁ để điÁu khiển, tín hiáu xung đồng hồ, tín hiáu hồi ti¿p vÁ mÁng AND Các vi m¿ch GAL đÁu có hỗ trợ nhāng thanh ghi <Preload=, điÁu này có ích trong viác kiểm tra vi m¿ch Mặt khác mßt th¿ há vi m¿ch mái đ°ợc phát triển là vi m¿ch lÁp trình há thống ký hiáu là ispEELD (In-system Progammable)

Vi m¿ch đÅu tiên là ispGAL16Z8, cÃu trúc cÿa nó gÅn giống vái GAL16V8 nh°ng đ°ợc thêm vào 4 chân để điÁu khiển lÁp trình Trong há thống ispGAL16Z8 cho phép chu kỳ lÁp trình là 10000 lÅn và dā liáu đ°ợc giā cố đßnh trong khoÁng thãi gian 20 năm Đó cũng là quy đßnh cÿa nhāng vi m¿ch theo nguyên tắc EPROM CÃu trúc cÿa há GAL là sự lặp l¿i cÃu trúc cÿa há PAL và nhāng đặc điểm cÿa há GAL đ°ác thi¿t k¿ để k¿t hợp vái nhāng vi m¿ch há PAL ĐiÁu này đ°ợc thể hián qua viác ký hiáu các vi m¿ch há GAL và cÃu trúc t¿ bào bÁo vá cÿa nó

2.7 Hå vi m¿ch PEEL (Progammable Electrially Erasable Logic)

Há PEEL đ°ợc công ty International Cmos Technology INC giái thiáu Nó đ°ợc ch¿ t¿o vái công nghá EEPROM CÃu trúc cÿa PEEL cũng t°¡ng tự nh° PAL và GAL, nó đ°ợc xóa bằng đián và lÁp trình cũng nhã vào phÅn mÁm hỗ trợ

Vi m¿ch có 20 chân vái 8 ngõ ra đ°ợc cÃu t¿o båi cổng PLD, mỗi ngõ ra có 8 tích số trong mßt hàm cÿa biểu thāc và có mßt tích số riêng để điÁu khiển cổng đám ngõ ra Cực tính ngõ ra cũng đ°ợc lÁp trình các thanh ghi å ngõ ra cÿa vi m¿ch đ°ợc Reset không đồng bß, ngoài ra các thanh ghi có thể đ°ợc chốt bên trong khi ngõ ra đ°ợc điÁu khiển båi mßt biểu thāc cÿa tổng các số h¿ng cÿa ngõ vào Đặc điểm này đ°ợc cÁi ti¿n h¡n số vái các vi m¿ch PAL16V10 hay GAL16V8

Công ty Altera lÅn đÅu tiên giái thiáu thuÁt ngā xóa các PLD bằng tia cực tím và nó đã trå thành thuÁt ngā chung cho công nghá PLD để tham khÁo cho các vi m¿ch lÁp trình xóa bằng tia cực tím Từ khi khåi đÅu, công ty Altera thay đổi công nghá ch¿ t¿o PLD từ công nghá l°ỡng cực sang công nghá CMOS vì công nghá CMOS đ¿t đ°ợc hiáu suÃt cao vÁ không gian (mÁt đß tích hợp cao h¡n) Nh° PAL16L8 có mÁt đß tích hợp từ 100 lên 150 cổng,

PAL22V10 có 500 đ¿n 600 cổng và EP310 (là vi m¿ch đ¿i dián cho há EPLD) có trên 1000 cổng

CÃu trúc cÿa cổng PLD bao gồm cÁ khối điÁu khiển cÃu trúc I/O CÃu hình cÿa ACB giống nh° cÃu trúc cÿa cổng PLD cÿa vi m¿ch PAL và GAL nh°ng có chāc năng ho¿t đßng đ¡n giÁn h¡n Trong đó mỗi cổng có 8 bi¿n ngõ vào cùng vái mßt bi¿n để điÁu tổ hợp ngõ ra tác đßng å māc cao hoặc thÃp hay các tín hiáu đ°ợc ghi cũng tác đßng å māc cao hoặc thÃp Đối vái tín hiáu hồi ti¿p vÁ mÁng AND đ°ợc đ°a vÁ từ thanh ghi å ngõ ra Các cổng đám ngõ ra đ°ợc điÁu khiển bằng các bi¿n riêng cho phép các chân cÿa vi m¿ch có thể ho¿t đßng hai chiÁu Ngoài ra EP310 cũng có cÅu chì bÁo vá chống sao chép và giã đây cÅu chì bÁo vá trå thành mßt tiêu chuẩn cho các th¿ há PLD mái Mßt số vi m¿ch tiêu biểu cho há EPLD là EP900, có cÃu t¿o 40 chân, bên trong có 24 khối ACB, mÁt đß tích hợp h¡n 1000 cổng vái các tổ hợp ngõ ra có lựa chán Nh°ng trong t°¡ng lai kỹ thuÁt ngày càng phát triển thì mÁt đß tích hợp có thể lên đ¿n h¡n 10000 cổng logic trong mßt chip

Ngoài vi m¿ch EP900 thì công ty Altera còn giái thiáu vi m¿ch EP1800 có 68 chân vái các chāc năng đ°ợc må rßng h¡n so vái EP900 vì số cổng logic trong IC đ°ợc tăng gÃp đôi và số ngõ vào cũng vÁy Vi m¿ch EP1800 có thể thực hián đồng thãi 4 chāc năng khác nhau, có thể xem nh° đó là 4 vi m¿ch rãi Nhāng vi m¿ch số lÁp trình đang h°áng đ¿n mÁt đß tích hợp trên 1000 cổng logic trong mßt chip thì đang gây Ánh h°ång đ¿n các PLD có mÁt đß tích hợp thÃp Công ty Cypress Semicondutor đang sÁn xuÃt các sÁn phẩm āng dụng công nghá CMOS có tốc đß cao SÁn phẩm c¿nh tranh cÿa há chÿ y¿u là các há PAL thông th°ãng và PAL 22V10 đã t¿o ra th¿ há PAL có công suÃt thÃp, tốc đß cao nên đ°ợc āng dụng rßng rãi vào các lĩnh vực công nghiáp khác nhau Nhāng vi m¿ch phổ bi¿n cÿa công ty Cypress Semicondutor nh° CY7C330, CY7C331 và CY7C332

2.8 Hå vi m¿ch PML ( Programmable Macro Logic)

Há vi m¿ch đ°ợc công ty Signetics sÿ dụng cÃu trúc mái gái là <foldback= (gÃp vÁ) M¿ch logic <foldback= sÿ dụng mßt cổng NAND đ¡n hay mÁng NOR k¿t hợp vái mßt cÃu trúc liên k¿t lÁp trình trung tâm cho phép thực hián nhiÁu māc logic khác nhau để liên k¿t vái macro ngõ vào và

ngõ ra Nh° trong há vi m¿ch PML, mßt mÁng NAND đ°ợc sÿ dụng vì cổng NAND có tốc đß truyÁn nhanh nhÃt trong công nghá l°ỡng cực

Từ khóa macro để tham khÁo mßt khối chāc năng và có thể xác đßnh mßt tín hiáu ngõ vào, mßt cổng đám ngõ ra hay bÃt cā mßt hàm logic nào nh° FF, m¿ch đ¿m hay m¿ch tổ hợp Công ty Signetics phân lo¿i các macro nh° sau: ngõ vào là macro ngõ vào, macro ngõ ra và nhāng khối chāc năng khác nh° thanh ghi hay m¿ch tổ hợp thì gái là macro chāc năng So vái cÃu trúc mÁng AND – OR cÿa các há IC PAL và FPLA thì cÃu trúc mÁng

2.9 Hå vi m¿ch ERASIC(Erasable Programmable Application Specific IC)

Há vi m¿ch ERASIC đ°ợc giái thiáu båi công ty Exel Microeletronics có cÃu trúc t°¡ng tự nh° há PML nh°ng đ°ợc ch¿ t¿o bằng công nghá CMOS EEPROM khác vái há PML dùng công nghá l°ỡng cực Mßt đặc điểm khác biát nāa là há ERASIS sÿ dụng cÃu trúc mÁng NOR , vì trong công nghá CMOS cổng NOR có thãi gian truyÁn nhanh nhÃt Vi m¿ch đÅu tiên cÿa há này là XL 78C800 có 24 chân vái mÁt đß thích hợp khoÁng 800 cổng

XL78C800 có 12 ngõ vào và 10 chân I/O đ°ợc liên k¿t vái các cổng lÁp trình Chân số 1 là đ°ãng cung cÃp tín hiáu xung clock cho FF JK, chân 13 dùng để điÁu khiển các cổng đám ngõ ra cho các cổng lÁp trình, 8 ngõ vào đ°ợc đ°a vào mÁng NOR thông qua các m¿ch lÁt, 2 cổng NOR đ°ợc sÿ dụng để điÁu khiển m¿ch lÁt Ngõ ra cÿa cổng NOR đ°ợc cÃu t¿o bằng các khối PCE (Polarity Control Element ) để tăng tính ling ho¿t

XL78C800 có 32 bi¿n å ngõ vào cổng NOR, hai bi¿n dùng để điÁu khiển m¿ch lÁt và có 30 bi¿n dùng cho cổng lÁp trình

2.10 Hå vi m¿ch LCA ( Logic Cell Array)

Há LCA đ°ợc công ty Xillinx giái thiáu dựa theo các cÃu trúc cÿa công ty MMI, đã trình bày mßt cÃu trúc đßc đáo trong các há cÿa PLD CÃu trúc truyÁn thống cÿa các há vi m¿ch PAL và FPLA là các mÁng AND – OR Các cổng lÁp trình có cÃu trúc cÿa há LCA gái là cÃu trúc lÁp trình cho ng°ãi sÿ dụng Đặc biát là trong cÃu t¿o cÿa LCA, há dùng RAM đßng để t¿o ra các chāc năng logic theo yêu cÅu thi¿t k¿ Nh°ợc điểm cÿa các t¿ bào RAM đßng th°ãng không ổn đßnh Do đó các chāc năng sẽ trå l¿i tr¿ng thái ban đÅu khi mÃt đián Để hỗ trợ cho vÃn đÁ này há sÿ dụng thêm ph°¡ng pháp l°u trā mái có chāc năng t°¡ng tự nh° ROM CÃu trúc cÿa LCA đ°ợc mô tÁ å hình 1.7, bao gồm mßt khối IOB bao quanh ma trÁn cÿa khối LCB

Hình 1.7 CÃu trúc LCA

Liên k¿t các đ°ãng tín hiáu dác và ngang giāa 2 khối giúp cho viác k¿t nối giāa 2 khối thêm thuÁn tián Vi m¿ch đÅu tiên cÿa há LCA là XC 2064, có mÁt đß thích hợp khá phāc t¿p khoÁng 1200 cổng logic, 58 khối IOB cùng mßt ma trÁn 8x8 hàng và cßt t¿o ra 64 khối CLB T¿o ra mßt vi m¿ch khác là XC 2018 có mÁt đß tích hợp khoÁng 1800 cổng, có 74 khối IOB cùng mßt ma trÁn 10x10 t¿o ra 100 khối CLB Vi m¿ch có các đ°ãng tín hiáu xung clock, tín hiáu reset đặc biát và m¿ch t¿o dao đßng th¿ch anh bên trong IC dùng để k¿t nối vái các phÅn tÿ dao đßng bằng th¿ch anh bên ngoài

Hình 1.9 trình bày s¡ đồ cÿa khối IOB, bao gồm 1 cổng đám ngõ vào, bß đa hợp IN – MUX và FFD Māc đián áp ng°ỡng å ngõ vào cổng đám thích hợp cho cÁ hai há TTL và CMOS Ngõ ra cÿa FFD đ°ợc nối vái ngõ vào cÿa bß đa hợp và å ngõ ra cÿa bß đa hợp có thể nối 1 hay nhiÁu khối CLB Ngõ ra cÿa khối IOB gồm 1 cổng đám 3 tr¿ng thái đ°ợc nối thẳng tái chân IC

Hình 1.9 CÃu trúc khối vào/ra (IOB) cÿa LCA

3 PHÄN MÂM Hâ TRþ PLD

Các phÅn mÁm hỗ trợ cho các vi m¿ch lÁp trình đ°ợc các công ty phát triển liên tục, ngày càng có nhiÁu tính đa d¿ng, có thể hỗ trợ cho nhiÁu lo¿i vi m¿ch khác nhau nên có tính c¿nh tranh m¿nh mẽ trong thß tr°ãng vi m¿ch lÁp trình

3.1 PhÅn mÃm PALASM 2 (PAL Assembler)

PALASM 2 cÿa công ty MMI là phÅn mÁm tiêu chuẩn cho các vi m¿ch lÁp trình Đây là bß biên dßch th¿ há thā 2 hỗ trợ cho các vi m¿ch ho¿t đßng không đồng bß, nh° các vi m¿ch há PAL cÿa công ty MMI, vi m¿ch há PLA và các vi m¿ch cÿa công ty AMD

3.2 PhÅn mÃm AMAZE

PhÅn mÁm AMAZE đ°ợc công ty Signetics phát triển và nó đ°ợc cung cÃp cho các khách hàng sÿ dụng vi m¿ch lÁp trình cÿa công ty Module chính cÿa phÅn mÁm AMAZE là BLAST ( Boolean logic & State Transfer) dùng để biên dßch các thông tin ngõ vào chuyển đổi sang các file ch°¡ng trình chuẩn cÿa Signetics (các file có phÅn må rßng là 8STD 9) AMAZE hỗ trợ để mô phỏng các vect¡ kiểm tra để thi¿t k¿ theo yêu cÅu cÿa ng°ãi sÿ dụng

3.3 PhÅn mÃm PLAN ( Programmable Logic Analysis)

PhÅn mÁm PLAN đ°ợc công ty National Semiconductor giái thiáu hỗ trợ cho các vi m¿ch lÁp trình cỡ vừa và nhỏ PLAN là mßt ngôn ngā đ¡n

giÁn, dùng để thực hián các biểu thāc cÿa đ¿i số Boolean và có khÁ năng giao ti¿p vái các công cụ lÁp trình để lÁp trình cho vi m¿ch

3.4 PhÅn mÃm HELD (Harris Enhanced Language for Programmable Logic)

Công ty Harris phát triển phÅn mÁm HELD để hỗ trợ cho các khách hàng sÿ dụng vi m¿ch lÁp trình cÿa há HELD sÿ dụng giao dián t°¡ng tự nh° phÅn mÁm PLAN nh°ng cũng có nhāng điểm khác biát HELD không có khÁ năng lựa chán các vi m¿ch lÁp trình nh°ng có khÁ năng kiểm tra lỗi tổng quát Ngoài ra HELD còn yêu cÅu các ph°¡ng trình ngõ vào å d¿ng tổng các tích ( SOP)

3.5 PhÅn mÃm PLPL (Programmable Logic Programming Language)

PLPL đ°ợc công ty Avanced Micro Devices giái thiáu vào năm 1984 Đây là phÅn mÁm ti¿n bß nhÃt so vái các phÅn mÁm tr°ác, có nhāng đặc điểm mái và khÁ năng cài đặt đ°ợc må rßng h¡n so vái phÅn mÁm AMAZE Nhāng đặc điểm mái nh° cho phép đßnh nghĩa và sÿ dụng các chân cÿa vi m¿ch cho mßt nhóm tín hiáu cũng nh° sÿ dụng các ph°¡ng trình cÿa đ¿i số Boolean PLPL cũng hỗ trợ các ph°¡ng trình phāc t¿p có nhiÁu cÃp logic khác nhau Ngoài ra bß biên dßch này cũng để āng dụng nguyên lí Demorgan, các hàm cÿa đ¿i số Boolean nh°ng không bắt đ°ợc å d¿ng tổng cÿa các tích do đó cho phép cú pháp linh ho¿t h¡n

3.6 PhÅn mÃm APEEL (Assembler for Programmable Electrically Erasable Logic)

Vào năm 1987, Công ty International Cmos Technology giái thiáu trình biên dßch APEEL APEEL là mßt trình biên dßch đ¡n giÁn phù hợp vái các yêu cÅu thi¿t k¿ vừa và nhỏ và có chāc năng mô phỏng APEEL gồm mßt ch°¡ng trình so¿n thÁo toàn màn hình và å ngõ ra theo tiêu chuẩn cÿa JEDEC Nh°ng khuy¿t điểm cÿa bß biên dßch này là không hỗ trợ để tối giÁn các biểu thāc logic PhÅn mÁm APEEL cài đặt trên các máy tính cá nhân cÿa công ty IBM và các công ty khác thích hợp vái nó

3.7 PhÅn mÃm IPLDS II (Intel Programmable Logic Devolopment System II)

PhÅn mÁm IPLDS II đ°ợc công ty Intel giái thiáu để hỗ trợ cho các vi m¿ch há EPLD ĐiÁu c¡ bÁn cÿa phÅn mÁm này là cho phép thi¿t k¿ theo 2 ph°¡ng pháp là ph°¡ng pháp dùng ph°¡ng trình đ¿i số Boolean và ph°¡ng

pháp liát kê các lánh Để tối giÁn các biểu thāc logic IPLDS II sÿ dụng thuÁt giÁi đ¡n giÁn ESPRESSO II – MV Đó là thuÁt giÁi đ°ợc phát triển båi đ¿i hác California, nó đ°ợc dùng để thực hián viác rút gán các tích số trong các hàm logic cÿa các vi m¿ch do công ty Intel sÁn xuÃt T°¡ng tự nh° các phÅn mÁm tr°ác, IPLDS II cài đặt đ°ợc trong các máy tính cÿa công ty IBM và các máy tính khác có cÃu hình thích hợp, đ°ợc sÿ dụng kèm vái công cụ lÁp trình cho vi m¿ch

3.8 PhÅn mÃm CUPL ( Universal Compiler for Programmable Logic )

CUPL đ°ợc công tyAssited Technology giái thiáu vào năm 1983 Đây là bß biên dßch v¿n năng đ°ợc hỗ trợ cho 29 lo¿i vi m¿ch các lo¿i kể cÁ PROM và các công ty ch¿ t¿o vi m¿ch lÁp trình khác CUPL là mßt ngôn ngā m¿nh hỗ trợ cho các ph°¡ng trình cÿa đ¿i số Boolean , bÁng sự thÁt và thi¿t k¿ s¡ đồ tr¿ng thái, CUPL đ°ợc sÿ dụng hÅu h¿t các máy vi tính cá nhân trên các há điÁu hành khác nhau nh° trên máy vi tính cÿa công ty IBM hay CP/M, VAX/ UNIX và VAX/ VMS

3.9 PhÅn mÃm ABEL (Advanced Boolean Expression Language)

ABEL là phÅn mÁm cÿa công ty Data I/0, nó đ°ợc sÿ dụng hÅu h¿t các lo¿i vi m¿ch lÁp trình khác nhau kể cÁ EPROM Đây là bß biên dßch v¿n năng có nhiÁu chāc năng hỗ trợ t°¡ng tự nh° CUPL

Trên đây là giái thiáu s¡ l°ợc các phÅn mÁm hỗ trợ cho vi m¿ch lÁp trình để so¿n thÁo và lÁp trình cho các vi m¿ch Ngoài ra còn nhiÁu phÅn mÁm cÿa các công ty khác đ°ợc sÁn xuÃt để hỗ trợ cho các vi m¿ch lÁp trình cÿa há

BÀI 2: MÀNG LOGIC L¾P TRÌNH 1 GIâI THIÞU CHUNG

Các nhà sÁn xuÃt IC đã rÃt thành công trong viác tích hợp hàng triáu transistor trên mßt bÁn m¿ch Nh°ng công nghá này có thể giúp giÁm số l°ợng thi¿t bß trong há thống số ?

VÃn đÁ c¡ bÁn å đây là phÁi tìm ra các khối logic v¿n năng có thể áp dụng đ°ợc cho nhiÁu thi¿t k¿ logic khác nhau Ví dụ nh° các cổng AOI có thể dùng trong nhiÁu thi¿t k¿ song các khối này cũng không giúp nhiÁu trong viác làm giamr các số l°ợng thi¿t bß, điÁu này có thể thực hián bằng cách đ°a vào sÿ dụng mßt khối chāa hàng trăm cổng

Nh°ng cÃu trúc các khối này phÁi nh° th¿ nào ?

Mßt giÁi pháp không khéo cho tình huống này là sắp x¿p các cổng AND và OR (hoặc NAND và NOR) theo mßt cÃu trúc mÁng đ°ợc tổng quát hóa mà các điểm nối giāa chúng vái nhau có thể lÁp trình đ°ợc để thực hián mßt hàm logic xác đßnh Nhāng khối logic mục đích chung nh° vÁy đ°ợc gái là PLA hoặc PAL

2 PLA và PAL

Hình 2.1 biểu dißn s¡ đồ khối cÿa mßt thi¿t bß mÁng logic lÁp trình Đó là các thi¿t bß nhiÁu đÅu vào và nhiÁu đÅu ra đ°ợc tổ chāc thành mßt mÁng con các phÅn tÿ AND và mßt mÁng con các phÅn tÿ OR MÁng con AND sẽ chuyển các đÅu vào thành các tích số (product term) phụ thußc vào các điểm nối đ°ợc lÁp trình MÁng con OR sẽ cßng các tích số này vái nhau để t¿o ra biểu thāc d¿ng tổng các tích cuối cùng

Hình 2.1 cÃu trúc mÁng logic lÁp trình

Mßt thi¿t bß PLA có thể thực hián mßt tÁp hợp các hàm khá phāc t¿p Sự phāc t¿p này đ°ợc xác đßnh båi số l°ợng đÅu vào (input), số l°ợng các tích số (chính là số l°ợng các cổng AND) và số l°ợng các đÅu ra (chính là số l°ợng các cổng OR) mà PLA có thể cung cÃp

Chẳng h¿n mßt FPLA tiêu biểu kiểu TTL có thể có 16 đÅu vào, 48 tích số và 8 đÅu ra đ°ợc đóng gói trong mßt vỏ 24 chân dā liáu Nó t°¡ng đ°¡ng vái 48 cổng AND 16 đÅu vào và 8 cổng OR 48 đÅu vào N¿u xét mßt vi m¿ch SSI 12 chân dā liáu thì nó chỉ có 4 cổng hai đÅu vào, từ đó có thể thÃy tác dụng thực sự cÿa các mÁng logic Ví dụ để thực hián các hàm boole sau đây:

Mßt cách tián lợi để mô tÁ các hàm là dùng mßt ma trÁn đặc tính đ°ợc vẽ trong hình 2.2 Nó mô tÁ đÅu vào nào phÁi nối vái cổng AND để hình thành tích số mong muốn (1 = Bi¿n không đÁo; 0 = Bi¿n đÁo; - = Không nối) và nhāng tích số nào phÁi đ°ợc OR vái nhau để t¿o thành các đÅu ra cuối cùng (1 = Nối; 0 = Không nối) các hàng trong bÁng xác đßnh các tích số, các cßt biểu dißn các đÅu vào và đÅu ra Mßt tích số tham gia trong nhiÁu hàm n¿u nh° có nhiÁu giá trß 1 trên hàng cÿa nó trong các cßt ra cÿa ma

trÁn đặc tính Trong hình 2.2 dß dàng nhÁn thÃy rằng các tích số A, AB, B.C

đ°ợc dùng trong nhiÁu hàm

1

1 -

0

1

1

0

0

1

0

0

0

1

AC 1 - 0 0 1 0 0

BC - 0 0 1 0 1 0

A

1 - - 1

0

0

1 Hình 2.2 BÁng ma trÁn đặc tính

Hình 2.3 và 2.4 vẽ các s¡ đồ thực hián các hàm å trên d°ái d¿ng các cổng rãi r¿c t°¡ng đ°¡ng vái mÁng logic lÁp trình Hình 2.3 là mÁng tr°ác khi lÁp trình vái tÃt cÁ các điểm nối giāa đÅu vào vái các cổng Có thể đặc tính hóa mÁng bằng cách sÿ dụng mßt thi¿t bß phÅn cāng gái là bß lÁp trình

Hình 2.3 FLA tr°ác khi lÁp trình

Nhāng chi ti¿t cÿa quá trình lÁp trình phụ thußc vào các vi m¿ch cụ thể Mßt kỹ thuÁt th°ãng hay đ°ợc sÿ dụng là đặt các cÅu chì giāa tÃt cÁ các điểm nối å đÅu vào và đÅu ra cÿa mßt cổng Mßt cÅu chì là mßt ti¿p giáp đián đ°ợc thi¿t k¿ đặc biát để có thể bß đāt d°ái dòng đián lán Bằng cách cho mßt dòng đián cao chÁy qua các cÅu chì đ°ợc chán, phÅn cāng lÁp trình sẽ phá hỏng các ti¿p giáp này PhÅn mÁm lÁp trình sẽ phân tích các ph°¡ng trình boole để xác đßnh nhāng cÅu chì nào cÅn phá hỏng nhāng cÅu chì nào cÅn để l¿i Hình 2.4 trình bày mÁng logic sau khi đã lÁp trình

Sự khác nhau giữa PLA và PAL

Trong hình 2.3 cho thÃy cÁ hai mÁng con AND và OR có thể đặc tính hóa theo bÃt kỳ cách nào mà ng°ãi thi¿t k¿ mong muốn Nhāng thi¿t bß nh° th¿ đ°ợc gái là mÁng logic ch°¡ng trình hóa (Programmable Logic Array – PLA)

Trong thực t¿ có nhāng mÁng logic không cung cÃp khÁ năng lÁp trình đÅy đÿ Ví dụ các thi¿t bß PAL (Programmable Array Logic) có mÁng AND lÁp trình đ°ợc còn mÁng OR thì đ°ợc xác đßnh tr°ác Số l°ợng tích số đi vào mßt cổng OR th°ãng đ°ợc giái h¿n là: 2, 4, 8 hoặc 16 Có mßt sự bù trừ trong các thi¿t bß PAL giāa đß phāc t¿p cÿa các hàm vái số l°ợng tích số trên mßt cổng OR và số l°ợng các hàm đßc lÁp mà thi¿t bß có thể thực hián đ°ợc Cổng OR có đß chßu tÁi đÅu vào (fan – in) càng cao thì thi¿t bß PAL càng ít đÅu ra

Ví dụ mßt há PAL có thể tồn t¿i d°ái 3 d¿ng, mỗi d¿ng đÁu có 16 đÅu vào, 16 tích số nh°ng khác nhau vÁ tổ chāc cÿa mÁng OR: 4 cổng OR mỗi cổng 4 đÅu vào, 2 cổng OR mỗi cổng 8 đÅu vào hoặc 1 cổng OR 16

Hình 2.4 PLA sau khi lÁp trình

đÅu vào Còn mÁng AND thì v¿n hoàn toàn có thể lÁp trình Hình 2.5 biểu dißn mßt thi¿t bß PAL có 3 đÅu vào, 4 tích số và 2 đÅu ra còn mÁng OR đã đ°ợc xác đßnh sẵn, trong tr°ãng hợp này các cổng OR bß giái h¿n 2 tích số mỗi cổng

Hình 2.5 CÃu trúc PAL

Điểm khác chính giāa PLA vái PAL là: PLA có thể lợi dụng các tích số chung để chia sẽ cho nhiÁu đÅu ra còn thi¿t bß PAL không thể làm điÁu này Nh° vÁy nên dùng mßt PLA khi cÅn thực hián mßt tÁp hợp các hàm mà có nhiÁu tích số chung để có thể chia sẻ cho các đÅu ra

Mặt khác mßt thi¿t bß PLA sẽ chÁm h¡n so vái PAL do sự khác nhau vÁ trå kháng cÿa ti¿p giáp, mßt có thể lÁp trình còn mßt thì đã đ°ợc đßnh vß cāng Các ti¿p giáp có thể lÁp trình đ°ợc cÃu t¿o từ các cÅu chì có trå kháng cao h¡n là các ti¿p giáp đã đ°ợc đßnh vß cāng Vì vÁy tín hiáu đi qua hai ti¿p giáp lÁp trình trong PLA bß trß h¡n khi chỉ đi qua mßt ti¿p giáp lÁp trình trong PAL

3 CÁC VÍ DĀ THIÀT KÀ

PhÅn d°ái đây sẻ trình bày hai ví dụ thi¿t k¿ khác nhau đó là mßt bß chuyển đổi mã và mßt bß so sánh để minh háa cách thực hián m¿ch logic tổ hợp bằng cách dùng PLA hoặc PAL 3.1 Bá chuyÅn mã BCD sang Gray

Nhiám vụ cÿa bß chuyển mã này là chuyển mßt số BCD 4 bít thành mã gray 4 bít Mỗi số trong mã gray chỉ khác so vái số c¿nh nó 1 bít M¿ch có 4 đÅu vào A, B, C và D biểu diển số BCD và 4 đÅu ra W, X, Y, Z biểu dißn mã gray 4 bít

Hình 2.7 BÁng Kanaugh bß chuyển mã

K¿t quÁ sau khi tối thiểu hóa nh° sau W = A + BD + BC Y = B + C

X = B.C

Hình 2.8 Thực hián bß chuyển m¿ch bằng thi¿t bß PAL

Vì tÁp hợp các hàm này không có tích số nào chung để chia sẻ nên chúng thích hợp vái cách thực hián bằng thi¿t bß PAL (hình 2.8) Thi¿t bß này gồm 4 cổng OR 4 đÅu vào nh°ng có nhiÁu cổng AND không dùng đ¿n, bài này có thể thực hián bằng thi¿t bß PLA đ¡n giÁn h¡n nh°ng tốc đß sẽ chÁm h¡n

Hình 2.9 BÁn đồ Kanaugh bß so sánh Các ph°¡ng trình logic sau khi tối thiểu hóa

Các hàm sÿ dụng 14 tích số trong đó có 2 tích số ( AC và AC) đ°ợc dùng 2 lÅn nên dùng PLA có lợi h¡n Mßt PAL hoặc PLA có thể thay th¿ từ 5 đ¿n 15 vi m¿ch số rãi Đó là lý do hián nay chúng rÃt đ°ợc dùng để thực hián các há logic

Hình 2.10 Thực hián bß so sánh bằng PLA

4 CÁC MÀNG LOGIC L¾P TRÌNH THÔNG DĀNG 4.1 GAL16V8C

Là mßt vi m¿ch đ°ợc sÁn xuÃt båi hÁng LATTICE có trì hoãn truyÁn tối đa 5 nS, là mßt k¿t hợp giāa công nghá CMOS hiáu năng cao vái công nghá ghi xóa đ°ợc bằng đián nhằm t¿o ra các PLD tốc đß cao trên thß tr°ãng Do thãi gian xóa cao (< 100 mS) cho phép thi¿t bß đ°ợc lÁp trình l¿i mßt cách nhanh chóng và hiáu quÁ

CÃu trúc tổng quát cÿa thi¿t bß cung cÃp khÁ năng thi¿t k¿ linh đßng nhÃt nhã vào tính năng cÃu hình ngõ ra OLMC båi ng°ãi dùng, mßt tÁp hợp phụ nhiÁu khÁ năng cÃu hình cÿa GAL16V8 là các cÃu trúc PAL đ°ợc liát kê trong mßt bÁng å phÅn mô tÁ macrocell Các thi¿t bß GAL16V8 cho phép mô

phỏng mßt cÃu trúc PAL bÃt kỳ vái sự t°¡ng thích hoàn toàn vÁ chāc năng/bÁn đồ cÅu chì/thông số

M¿ch thÿ đồng nhÃt và các t¿ bào lÁp trình l¿i cho phép thÿ toàn bß đặc tính AC, DC và chāc năng trong khi sÁn xuÃt K¿t quÁ là công ty LATTICE bÁo đÁm 100% chāc năng và khÁ năng lÁp trình tÃt cÁ các sÁn phẩm GAL Thêm vào đó còn bÁo đÁm 100 lÅn ghi/xóa và dā liáu đ°ợc l°u trā trên 20 năm

Hình 2.11 Hình d¿ng vỏ GAL 16V8

Hình 2.12 S¡ đồ khối GAL 16V8

* Công suÃt giamr từ 50% đ¿n 75% so vái lo¿i l°ỡng cực

- Dòng Icc điển hình 75 mA đối vái lo¿i công suÃt thÃp - Dòng Icc điển hình 45 mA đối vái lo¿i ¼ công suÃt * Có đián trå kéo lên å tÃt cÁ các chân

* Công nghá t¿ bào E2

- Cho phép logic cÃu hình l¿i - Các t¿ bào lÁp trình l¿i đ°ợc - BÁo đÁm kiểm tra 100% - Tốc đß xóa cao (< 100 mS)

- KhÁ năng l°u trā dā liáu 20 năm * 8 OLMC - RÃt linh ho¿t đối vái các thi¿t k¿ logic phāc t¿p - LÁp trình đ°ợc cực tính ngõ ra

- Mô phỏng đ°ợc các thi¿t bß PAL 20 chân vái chāc năng/bÁn đồ cÅu chì/thông số t°¡ng thích

* N¿p tr°ác và reset khi må nguồn tÃt cÁ các thanh ghi - KhÁ năng kiểm tra chāc năng 100%

* Āng dụng điển hình - ĐiÁu khiển DMA

- ĐiÁu khiển máy tr¿ng thái - Xÿ lý đồ háa tốc đß cao - Nâng cÃp tốc đß logic chuẩn * Có ký hiáu nhÁn d¿ng đián tÿ

4.1.1 Ngõ ra OLMC

Trong phÅn này giái thiáu vÁ cách cÃu hình ngõ ra macrocell Trong thực t¿ công viác này đ°ợc thực hián bằng các công cụ phÅn mÁm cũng nh° phÅn cāng và hoàn toàn dß dàng sÿ dụng

Có 3 ch¿ đß cÃu hình chung đó là: Simple, complex và registered Hai bít toàn cục SYN và AC0 xác đßnh cÃu hình cho tÃt cÁ các ngõ ra macrocell Bít XOR cÿa mỗi macrocell xác đßnh cực tính ngõ ra cÿa mßt trong 3 ch¿ đß Trong khi bít AC1 cÿa mỗi macrocell có nhiám vụ điÁu khiển cÃu hình I/O Hai bít toàn cục k¿t hợp vái 16 bít cÃu trúc riêng đßnh nghĩa tÃt cÁ các cÃu hình cÿa GAL16V8 Thông tin cung cÃp båi các bít cÃu trúc này chỉ nhằm làm hiểu rõ h¡n vÁ thi¿t bß Ch°¡ng trình dßch sẽ thi¿t lÁp các bít cÃu trúc này mßt cách rõ ràng thông qua viác đßnh nghĩa chân linh kián, do đó ng°ãi dùng không cÅn thao tác trực ti¿p đ¿n chúng

4.1.2 Trình dãch hß trÿ OLMC

PhÅn mÁm dßch hỗ trợ 3 ch¿ đß OLMC toàn cục khác nhau khi các kiểu thi¿t bß khác nhau Các kiểu thi¿t bß này đ°ợc liát kê trong bÁng d°ái đây HÅu h¿t các trình dßch đÁu có khÁ năng tự đßng chán kiểu thi¿t bß th°ãng dựa vào viác sÿ dụng thanh ghi và chân cho phép ra (OE) Viác dùng thanh ghi sẽ bußc phÅn mÁm chán ch¿ đß thanh ghi TÃt cÁ các ngõ ra tổ hợp vái OE đ°ợc điÁu khiển båi thành phÅn tích số sẽ bußc phÅn mÁm chán ch¿ đß complex PhÅn mÁm chỉ chán ch¿ đß simple khi tÃt cÁ các ngõ ra đÁu là d¿ng tổ hợp không có điÁu khiển OE Các kiểu thi¿t bß khác nhau đ°ợc liát kê trong bÁng có thể đ°ợc dùng để hÿy bỏ viác tự đßng lựa chán thi¿t bß cÿa phÅn mÁm Để bi¿t thêm chi ti¿t có thể tham khÁo tài liáu cÿa ch°¡ng trình dßch

Khi dùng phÅn mÁm để cÃu hình thi¿t bß cÅn phÁi l°u ý đ¿n nhāng giái h¿n cho mỗi ch¿ đß nh° sau

chån chÁ đá

LOG/iC GAL16V8_R GAL16V8_C7 GAL16V8_C8 GAL16V8 OrCAD-PLD <Registered= 1 <Complex= 1 <Simple= 1 GAL16V8A PLDesigner P16V8R2 P16V8C2 P16V8C2 P16V8A