Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 20 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
20
Dung lượng
1,24 MB
Nội dung
BÀI 4 GIỚI THIỆU CÁCPORT XUẤT NHẬP IO PORTA và thanh ghi TRISA PORTB và thanh ghi TRISB PORTC và thanh ghi TRISC PORTD và thanh ghi TRISD PORTE và thanh ghi TRISE TẬP LỆNHCCHOCÁCPORT LỆNH SET_TRIS_X() - LỆNH ĐỊNH CẤUHÌNH VÀO/RA CHOPORT LỆNH OUTPUT_X(VALUE) - XUẤT DỮ LIIỆU 8 BIT RA PORT LỆNH OUTPUT_HIGH(PIN) - LỆNH LÀM 1 CHÂN CỦAPORT LÊN MỨC CAO LỆNH OUTPUT_LOW(PIN) - LỆNH LÀM 1 CHÂN CỦAPORT XUỐNG MỨC 0 LỆNH OUTPUT_TOGGLE(PIN) - LỆNH ĐẢO TRẠNG THÁI CỦA 1 CHÂN LỆNH OUTPUT_BIT(PIN,VALUE) - LỆNH XUẤT DỮ LIỆU RA 1 CHÂN LỆNH value = GET_TRIS_x() - LỆNH ĐỌC THANH GHI ĐỊNH CẤUHÌNH LỆNH value = INPUT(pin) - LỆNH ĐỌC DỮ LIỆU TỪ 1 CHÂN CỦAPORT LỆNH INPUT_STATE() - LỆNH ĐỌC TRẠNG THÁI NGÕ VÀO Value = INPUT_x() LỆNH INPUT_STATE() - LỆNH ĐỌC TRẠNG THÁI NGÕ VÀO LỆNH OUTPUT_DRIVE(PIN) - LỆNH ĐỌC TRẠNG THÁI NGÕ VÀO LỆNH OUTPUT_FLOAT(PIN) - LỆNH THÃ NỖI CHÂN TÍN HIỆU LỆNH PORT_B_PULLUP( ) - LỆNH TREO PORT B QUA ĐIỆN TRỞ LÊN NGUỒN CÁC CHƯƠNG TRÌNH VÍ DỤ CHOCÁCPORT Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú 28 Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC I. GIỚI THIỆU Vi điều khiển có cácport để xuất nhập dữ liệu giao tiếp với các đối tƣợng điều khiển. Tín hiệu điều khiển từ CPU gởi ra port để điều khiển, đồng thời có cácport nhận dữ liệu về để xử lý. Trong một hệ thống ln có các tín hiệu vào ra ví nhƣ hệ thống điều khiển robo nhƣ hình sau: Hình 4-1: Sơ đồ kết nối port với đối tượng điều khiển. Mỗi vi điều khiển khác nhau có cấu hìnhcácport cũng khác nhau, phần này sẽ khảo sát cácportcủa vi điều khiển PIC bao gồm port A, B, C, D , E vàcáclệnh ngơn ngữ C liên quan đến các port. Mỗi portcủa vi điều khiển PIC gồm có thanh ghi portvà thanh ghi định hƣớng choPort ví dụ nhƣ hình 4-2 là PORTA và TRISA. Bit của thanh ghi định hƣớng TRIS bằng 0 thì port có chức năng xuất dữ liệu, nếu bằng 1 thì có chức năng nhập dữ liệu. Chú ý: '0' tƣơng ứng với 'OUT', '1' tƣơng ứng với 'IN'. Hình 4-2: Sơ đồ kết nối port: xuất nhập tín hiệu điều khiển. Phần tiếp sẽ khảo sát chi tiết từng port. II. CÁCPORT XUẤT NHẬP (IO) 1. PORTA và thanh ghi TRISA: Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC 29 PORTA là port hai chiều 6 bit, thanh ghi định hƣớng là TRISA. Chân RA4 đƣợc đa hợp với ngõ vào xung clock của module Timer0 có tên là RA4/T0CKI – có cấuhình Schmitt trigger và cực máng để hở. Tất cả các chân còn lại của PORTA ở chuẩn TTL khi nó là ngõ vào và khi xuất dữ liệu thì theo chuẩn CMOS. Hình 4-3: Sơ đồ mạch chân RA3:RA0. Hình 4-4: Sơ đồ mạch chân RA4/T0CKI. Những chân khác của PortA đƣợc đa hợp với các ngõ vào tƣơng tự chocác bộ chuyển đổi A/D vàcác bộ so sánh. Thanh ghi ADCON1 sẽ thiết lập các bit cho portA làm việc tƣơng tự hay số. Thanh ghi TRISA điều khiển hƣớng cho PortA cho dù portA sử dụngcho ngõ vào tƣơng tự. Khi sử dụng portA là ngõ vào tƣơng tự thì bit tƣơng ứng trong thanh ghi TRISA phải bằng 1. Các chức năng của PortA. TÊN BIT# KIỂU ĐỆM CHỨC NĂNG RA0/AN0 Bit 0 TTL I/O RA1/AN1 Bit 1 TTL I/O RA2/AN2/V REF- /CV REF Bit 2 TTL I/O hoặc V REF- hoặc VC REF RA3/AN3/V REF+ Bit 3 TTL I/O hoặc V REF+ RA4/T0CKI/C1OUT Bit 4 TTL I/O hoặc ngõ vào xung clock cho Timer0 hoặc ngõ ra bộ so sánh 1 Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú 30 Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC RA5/AN4/ /C2OUT Bit 5 TTL I/O hoặc ngõ vào tƣơng tự Hình 4-5: Sơ đồ mạch chân RA5. Tóm tắt các thanh ghi liên kết với PortA. 2. PORTB và thanh ghi TRISB: PortB là port hai chiều 8 bit. Thanh ghi định hƣớng là TRISB. Ba chân của PortB là RB3/PGM, RB6/PGC và RB7/PGD đƣợc đa hợp với mạch điện gỡ rối bên trong và mạnh lập trình điện áp thấp để nạp chƣơng trình vào bộ nhớ nội. Sơ đồ kết nối mạch nạp và mạch gỡ rối: SS Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC 31 Hình 4-6: Các chân PortB giao tiếp với mạch nạp, gỡ rối. Mỗi chân của PortB đều có điện trở kéo lên. Bit (OPTION_REG<7>) nếu bằng 0 thì sẽ treo tất cả cácport qua điện trở lên nguồn. Khi PortB đƣợc thiết lập là các ngõ ra thì sẽ tự động tắt chức năng điện trở kéo lên, tƣơng tự khi CPU bị reset. Hình 4-6: Sơ đồ kết nối port với đối tượng điều khiển. Khi portdùng để kết nối với nút nhấn thì cần phải dùng điện trở kéo lên nguồn để tạo mức logic 1, khi nhấn nút thì ngắn mạch ngõ vào xuống mức 0, xem hình 4-6. Trong ứng dụng này phải cần điện trở kéo lên. Với ứng dụngport điều khiển đối tƣợng là led thì khơng cần dùng điện trở kéo lên. Bốn chân từ RB4 đến RB7 phát sinh ngắt khi có sự thay đổi mức logic. Chỉ có những chân đƣợc thiết lập ở cấuhình là ngõ vào thì mới có chức năng ngắt. Các chân ngõ vào (RB7:RB4) đƣợc so sánh với giá trị cũ đã đƣợc chốt trong lần đọc trƣớc của PortB. Các ngõ ra khơng trùng nhau củacác chân RB4:RB7 đƣợc OR lại với nhau để tạo ngắt ở PortB với bit cờ báo ngắt RBIF (INTCON<0>). Ngắt portB có thể kích hoạt vi điều khiển trở lại trạng thái hoạt động nếu đang ở chế độ ngủ (SLEEP). Trong chƣơng trình phục vụ ngắt thì ngắt có thể xóa bằng các cách sau: o Bất kỳ lệnh đọc hay ghi PortB. Điều này sẽ kết thúc điều kiện khơng tƣơng thích. o Xóa bit cờ RBIF. Điều kiện khơng tƣơng thích sẽ tiếp tục làm cờ báo ngắt RBIF bằng 1. Khi đọc PortB sẽ chấm dứt điều kiện khơng tƣơng thích vàcho phép xóa bit cờ báo ngắt RBIF. RBPU Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú 32 Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPICHình 4-12: Sơ đồ mạch các chân RB3:RB0. Hình 4-13: Sơ đồ mạch các chân RB7:RB4. Ngắt khơng tƣơng thích của PortB có điện trở kéo lên dễ dàng cho phép giao tiếp với phím hoặc bàn phím ma trận. Hình 4-14: Sơ đồ kết nối port với đối tượng điều khiển. Tên Bit# Kiểu đệm Chức năng RB0/INT Bit 0 TTL/ST I/O hoặc ngõ vào ngắt. Có lập trình điện trở kéo lên. RB1 Bit 1 TTL I/O Có lập trình điện trở kéo lên. RB2 Bit 2 TTL I/O Có lập trình điện trở kéo lên. RB3/PGM Bit 3 TTL I/O hoặc lập trình ở chế độ LVP. Có lập trình điện trở kéo lên. RB4 Bit 4 TTL I/O (ngắt khi có thay đổi). Có lập trình điện trở kéo lên. RB5 Bit 5 TTL I/O (ngắt khi có thay đổi). Có lập trình điện trở kéo lên. RB6/PGC Bit 5 TTL/ST I/O (ngắt khi có thay đổi) hoặc chân mạch gỡ rối. Có lập trình điện trở kéo lên. Xung lập trình nối tiếp. RB7/PGD Bit 5 TTL/ST I/O (ngắt khi có thay đổi) hoặc chân mạch gỡ rối. Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC 33 Có lập trình điện trở kéo lên. Dữ liệu lập trình nối tiếp. Các thanh ghi liên quan đến portB: 3. PORTC và thanh ghi TRISC: PortC là port hai chiều 8 bit. Thanh ghi định hƣớng là TRISC. Khi bit TRISC =1 thì PORTC là port nhập, khi bit TRISC= 0 thì PORTC là port xuất. PortC đa hợp với các chức năng ngoại vi, các chân PortC có mạch đệm Schmitt Trigger ở ngõ vào. Khi khối I 2 C đƣợc cho phép thì các chân PORTC<4:3> có thể đƣợc định cấuhình ở các mức I 2 C hoặc mức SMBUS bằng cách sử dụng bit CKE (SSPSTAT<6>). Khi cho phép các chức năng ngoại vi nên chú ý đến các bit TRISC cho mỗi chân của PORTC. Ngƣời sử dụng tham chiếu tới phần thiết bị ngoại vi tƣơng ứng để thiết lập chođúng bit TRISC. Hình 4-15: Sơ đồ các chân RC7:RC5 và RC2:RC0. Hình 4-16: Sơ đồ mạch các chân RC4:RC3. TÊN BIT# KIỂU ĐỆM CHỨC NĂNG RC0/T1OSO/T1CKI Bit 0 ST I/O hoặc ngõ ra bộ dao động Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú 34 Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC Timer1/ngõ vào xung của Timer1. RC1/T1OSI/CCP2 Bit 1 ST I/O hoặc ngõ vào bộ dao động Timer1/ngõ vào Capture, ngõ ra compare2/ngõ ra PWM. RC2/CCP1 Bit 2 ST I/O hoặc ngõ vào Capture1/ngõ ra Compare1/ngõ ra PWM. RC3/SCK/SCL Bit 3 ST RC3 cũng có thể là xung clock nối tiếp đồng bộ cho chế độ SPI và I 2 C. RC4/SDI/SDA Bit 4 ST RC4 cũng có thể là dữ liệu SPI hoặc dữ liệu xuất/nhập (chế độ I 2 C). RC5/SDO Bit 5 ST I/O hoặc ngõ ra dữ liệu port nối tiếp đồng bộ. RC6/TX/CK Bit 6 ST I/O hoặc truyền bất đồng bộ USART hoặc xung đồng bộ. RC7/RX/DT Bit 7 ST I/O hoặc nhận bất đồng bộ USART hoặc dữ liệu đồng bộ. 4. PORTD và thanh ghi TRISD: PortD là port 8 bit với ngõ vào có mạch Schmitt Trigger. Thanh ghi TRISD sẽ cấuhình là ngõ vào hoặc ngõ ra. PortD có thể định cấuhình nhƣ portcủa vi xử lý 8 bit bằng cách thiết lập bit điều khiển PSPMODE (TRISE<4>). Trong cấuhình này thì các bộ đệm ngõ vào dạng TTL. Chú ý: PortD và TRISD khơng đƣợc xây dựngcho chip PIC 28 chân. Hình 4-17: Sơ đồ mạch các chân PORTD. Các thanh ghi kết nối với PortD. Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC 35 Các chức năng của PortD. TÊN BIT# KIỂU ĐỆM CHỨC NĂNG RD0/PSP0 Bit 0 ST/TTL Port I/O hoặc bit 0 củaport song song RD1/PSP1 Bit 1 ST/TTL Port I/O hoặc bit 1 củaport song song RD2/PSP2 Bit 2 ST/TTL Port I/O hoặc bit 2 củaport song song RD3/PSP3 Bit 3 ST/TTL Port I/O hoặc bit 3 củaport song song RD4/PSP4 Bit 4 ST/TTL Port I/O hoặc bit 4 củaport song song RD5/PSP5 Bit 5 ST/TTL Port I/O hoặc bit 5 củaport song song RD6/PSP6 Bit 6 ST/TTL Port I/O hoặc bit 6 củaport song song RD7/PSP7 Bit 7 ST/TTL Port I/O hoặc bit 7 củaport song song 5. PORTE và thanh ghi TRISE: PORTE có 3 chân: RE0/ /AN5, RE1/ /AN6 và RE2/ /AN7 có cấuhình độc lập để thiết lập ngõ vào hoặc ngõ ra. Những chân này có mạch điện Schmitt Trigger ở ngõ vào. PORTE là port nhập khi bit PSPMODE (TRISE<4>) bằng 1, các bit TRISE<0:2> phải bằng 1 vàcấuhìnhcác bit trong thanh ghi ADCON1 để portE là xuất/nhập số. Trong chế độ này, bộ đệm ngõ vào dạng TTL. PORTE cũng đa hợp với các ngõ vào tƣơng tự. Khi định cấuhình là ngõ vào tƣơng tự thì khi đọc các chân này sẽ có giá trị là „0‟. Các thanh ghi kết nối với PORTE. Hình 4-18: Sơ đồ mạch các chân PORTE. Các chức năng của PORTE. RD WR CS Đại học sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú 36 Bài4:CấuhìnhportvàlệnhCdùngchocácportcủaPIC TÊN BIT# KIỂU ĐỆM CHỨC NĂNG RE0/ /AN5 Bit 0 ST/TTL I/O hoặc ngõ ra điều khiển đọc port song song hoặc ngõ vào tƣơng tự. RE1/ /AN6 Bit 1 ST/TTL I/O hoặc ngõ ra điều khiển ghi port song song hoặc ngõ vào tƣơng tự. RE2/ /AN7 Bit 2 ST/TTL I/O hoặc ngõ ra chọn lựa port song song hoặc ngõ tƣơng tự. 1CS : VĐK tớ khơng đƣợc chọn. 0CS : VĐK tớ đƣợc chọn. Trạng thái port song song/các bit điều khiển: Bit 7 IBF: bit báo trạng thái bộ đệm ngõ vào đầy (Input Buffer Full Status bit): 1= một word đã nhận và đang chờ CPU đọc. 0= khơng có word nào đƣợc nhận. Bit 6 OBF: bit báo trạng thái bộ đệm ngõ ra đầy (Output Buffer Full Status bit): 1= bộ đệm ngõ ra vẫn còn giữ word đã ghi trƣớc đó. 0= bộ đệm ngõ ra đã đƣợc đọc. Bit 5 IBOV: bit phát hiện tràn bộ đệm ngõ vào (Input Buffer Overflow Detect bit): 1= q trình ghi xảy khi word ngõ vào trƣớc đó chƣa đƣợc đọc. 0= khơng xảy ra tràn. Bit 4 PSPMODE: Bit chọn lựa chế độ port song song 1= PORTD đƣợc định ở chế độ là port song song. 0= PORTD đƣợc định ở chế độ là port xuất nhập. Bit 3 Chƣa dùng: đọc là „0‟ Các bit ở PORTE là các bit dữ liệu trực tiếp: Bit 2 Bit 2: bit điều khiển hƣớng cho chân RE2/ /AN7 1= ngõ vào. 0= ngõ ra. Bit 1 Bit 1: bit điều khiển hƣớng cho chân RE1/ /AN6 1= ngõ vào. 0= ngõ ra. Bit 0 Bit 0: bit điều khiển hƣớng cho chân RE0/ /AN5 1= ngõ vào. 0= ngõ ra. III. TẬP LỆNHCCHOCÁCPORTCáclệnhcủa ngơn ngữ lập trình C liên quan đến cácport bao gồm: Lệnh OUTPUT_FLOAT() Lệnh OUTPUT_LOW() Lệnh OUTPUT_HIGH() Lệnh OUTPUT_TOGGLE() Lệnh OUTPUT_BIT() Lệnh OUTPUT_X() RD WR CS CS WR RD [...]... C hiệu l c: lệnh này áp dụngcho tất ccc thiết bị Ví dụ 10 38 level = input_state(pin_A3); Value = INPUT_X() - LỆNH Đ C DỮ LIỆU TỪ PORTX Bài4:C u hình port và lệnhCdùngchoccportc a PIC Đại h c sư phạm kỹ thuật tp HCM C pháp: Thơng số: Khoa điện – điện tử Nguyễn Đình Phú value = input_x(); khơng c Kết quả trả về: là dữ liệu 8 bit c a portx Ch c năng: lệnh đ c m c logic c a 1 chân nhƣng... c a PortA xuống m c 0 LỆNH OUTPUT_TOGGLE(PIN) - LỆNH ĐẢO TRẠNG THÁI C A 1 CHÂN C pháp: output_toggle(pin); Thơng số: pin là chân xuất dữ liệu - hãy xem file định nghĩa c a thiết bị "device.h" để biết tên chính x cBài4:C u hình port và lệnhCdùngchoccportc a PIC 37 Đại h c sư phạm kỹ thuật tp HCM Ch c năng: Khoa điện – điện tử Nguyễn Đình Phú làm đảo trạng thái 1 chân c a portC hiệu l c: lệnh. .. ra 1 portLệnh này áp dụngcho tất cccport OUTPUT_B(0xF0); xuất dữ liệu F0 ra portB LỆNH OUTPUT_HIGH(PIN) - LỆNH LÀM 1 CHÂN C A PORT LÊN M C CAO tƣơng đƣơng lệnhC pháp: output_high(pin); BSF PORTX,B Thơng số: pin là chân xuất dữ liệu - hãy xem file định nghĩa c a thiết bị "device.h" để biết tên chính x c Ch c năng: làm 1 chân c a port lên m c cao C hiệu l c: lệnh này áp dụngcho tất ccc thiết... cho chân RA0 c a port A lên 1 LỆNH OUTPUT_LOW(PIN) - LỆNH LÀM 1 CHÂN C A PORT XUỐNG M C 0 tƣơng đƣơng lệnhC pháp: output_low(pin); BCF PORTX,B Thơng số: pin là chân xuất dữ liệu - hãy xem file định nghĩa c a thiết bị "device.h" để biết tên chính x c Ch c năng: làm 1 chân c a port xuống m c thấp C hiệu l c: lệnh này áp dụngcho tất ccc thiết bị Ví dụ 5 output_low(pin_a0); // làm cho chân RA0 c a... đổi hƣớng c a chân C hiệu l c: lệnh này áp dụngcho tất ccc thiết bị 11 LỆNH INPUT_STATE() - LỆNH Đ C TRẠNG THÁI NGÕ VÀO C pháp: value = input_state(pin); Thơng số: pin là chân để đ c - hãy xem file định nghĩa c a thiết bị "device.h" để biết tên chính x c Trả về: kết quả đ c bằng 1 nếu chân đ c ở m c cao, kết quả đ c bằng 0 nếu chân đ c ở m c thấp Ch c năng: lệnh đ c m c logic c a 1 chân nhƣng... Thơng số: pin là chân để đ c - hãy xem file định nghĩa c a thiết bị "device.h" để biết tên chính x c Kết quả trả về: 0 (or FALSE) nếu chân ở m c thấp, 1 (or TRUE) nếu chân ở m c cao Ch c năng: đ c dữ liệu 1 bit từ 1 chân c a port, chân này phải ở c u hình là chân vào C hiệu l c: lệnh này áp dụngcho tất ccc thiết bị Ví dụ while (! Input (PIN_B1)); //đợi cho đến khi chân Rb1 lên m c cao If (input(PIN_A0))... c a port I/O Ch c năng: cclệnhc ch c năng định hƣớng choccport I/O (TRI-State) Mỗi bit tƣơng ứng 1 chân M c 1 thì chân tƣơng ứng là ngõ vào, m c 0 thì chân là ngõ ra C hiệu l c: cho tất ccc vi điều khiển PIC Ví dụ: SET_TRIS_B (0x0F); // 0F=00001111: B7- B4 là ngõ ra, B3-B0 là ngõ vào 2 LỆNH OUTPUT_X(VALUE) - XUẤT DỮ LIIỆU 8 BIT RA PORTX C pháp: Thơng số: Ch c năng: C hiệu l c: Ví dụ: 3... ra RB0 LỆNH value = GET_TRIS_X() - LỆNH Đ C THANH GHI ĐỊNH C U HÌNHC pháp: value = get_tris_x(); Thơng số: khơng c thơng số Kết quả trả về: là byte dữ liệu đã định c u hình từ thanh ghi TRIS Ch c năng: kết quả trả về là giá trị c a thanh ghi TRIS c a ccport A, B, C or D C hiệu l c: lệnh này áp dụngcho tất ccc thiết bị 8 LỆNH value = INPUT(pin) - LỆNH Đ C DỮ LIỆU TỪ 1 CHÂN C A PORTC pháp:... OUTPUT _C( MCHUC); DELAY_MS(300); } } } BÀI 4-12 : ĐIỂU KHIỂN LED 7 ĐOẠN ĐẾM THỜI GIAN TỪ 00 ĐẾN 99 HIỂN THỊ TRÊN 2 LED DÙNG PORTB VÀ PORTD - DÙNG 2 VÕNG LẶP FOR Bài4:C u hình port và lệnhCdùngchoccportc a PIC 45 Đại h c sư phạm kỹ thuật tp HCM Khoa điện – điện tử Nguyễn Đình Phú #INCLUDE #FUSES NOWDT,PUT,HS,NOPROTECT,NOLVP #USE DELAY(CLOCK=20000000) CONST UNSIGNED CHAR MA7DOAN[10]={0xC0,0xF9,0xA4,0xB0,0x99,0x92,0x82,0xF8,0x80,... (pin_A0); LỆNH PORT_ B_PULLUP( ) - LỆNH TREO PORT B QUA ĐIỆN TRỞ LÊN NGUỒN C pháp: port_ b_pullup(value); Thơng số: value c 2 giá trị là true và false Trả về: khơng c Ch c năng: thiết lập port B treo lên nguồn qua điện trở kéo lên bên trong Nếu value là true thì treo lên nguồn, nếu là false thì khơng treo C hiệu l c: lệnh này áp dụngcho tất ccc thiết bị Bài4:C u hình port và lệnhCdùngchoccport . HCM Khoa điện – điện tử Nguyễn Đình Phú 38 Bài 4: C u hình port và lệnh C dùng cho c c port c a PIC Ch c năng: làm đảo trạng thái 1 chân c a port. C hiệu l c: lệnh này áp dụng cho tất c c c. đƣ c định c u hình ở c c m c I 2 C ho c m c SMBUS bằng c ch sử dụng bit CKE (SSPSTAT<6>). Khi cho phép c c ch c năng ngoại vi nên chú ý đến c c bit TRISC cho mỗi chân c a PORTC. Ngƣời. thì PORTC là port xuất. PortC đa hợp với c c ch c năng ngoại vi, c c chân PortC c mạch đệm Schmitt Trigger ở ngõ vào. Khi khối I 2 C đƣ c cho phép thì c c chân PORTC< ;4:3 > c thể đƣ c định