Công Nghệ Thông Tin, it, phầm mềm, website, web, mobile app, trí tuệ nhân tạo, blockchain, AI, machine learning - Công Nghệ Thông Tin, it, phầm mềm, website, web, mobile app, trí tuệ nhân tạo, blockchain, AI, machine learning - Công nghệ thông tin 1 HỌC VIỆN CÔNG NGHỆ BU CHÍNH VIỄN THÔNG -------------------- Đỗ Mạnh Hà Đặng Hoài Bắc BÀI GIẢNG THIẾT KẾ LOGIC SỐ Hà nội 9.2010 2 3 LỜI NÓI ĐẦU “Thiết kế logic số” là môn học chuyên ngành quan trọng cho sinh viên ngành Kỹ thuật Điện – Điện tử tại Học viện Công nghệ Bƣu chính Viễn thông. Trong môn học này, sinh viên đƣợc trang các kiến thức về phƣơng pháp mô tả, thiết kế theo cấu trúc, RTL và hành vi các hệ thống số dùng ngôn ngữ mô tả phần cứng: thiết kế mạch số tổ hợp, thiết kế mạch số tuần tự, máy trạng thái, hazard, phát hiện lỗi,... thử nghiệm thiết kế các hệ thống số sử dụng những cấu kiện logic khả trình nhƣ CPLD, FPGA. Từ đó sinh viên có thể thực hiện thiết kế logic cho hệ thống điện tử số sử dụng ngôn ngữ mô tả phần cứng VHDL phục vụ mô phỏng, kiểm tra, thử nghiệm, thực thi một một hệ thống điện tử số hoàn chỉnh trong thực tế. Bên cạnh đó môn học còn giúp sinh viên tích lũy các kỹ năng chuyên môn nhƣ kỹ năng phân tích, thiết kế kỹ thuật hệ thống thống số dùng VHDL Bài giảng gồm các nội dung chính nhƣ sau: CHƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ CHƠNG 2 – CẤU KIỆN LOGIC KHẢ TRÌNH (PLD). CHƠNG 3 – CĂN BẢN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL CHƠNG 4 – PHƠNG PHÁP THIẾT KẾ LOGIC DÙNG VHDL CHƠNG 5 – THIẾT KẾ CÁC HỆ THỐNG SỐ ỨNG DỤNG DÙNG VHDL PHỤ LỤC I – QUY ỚC VỀ ĐẶT TÊN TRONG VHDL PHỤ LỤC II – CẤU TRÚC LỆNH CƠ BẢN CỦA VHDL PHỤ LỤC III – GIỚI THIỆU CPLDFPGA CỦA XILINX PHỤ LỤC IV – HỚNG DẪN PHẦN MỀM ISE CỦA XILINX Trong đó Chƣơng 1, Phụ lục III, và Phụ lục IV do giảng viên Đặng Hoài Bắc biên soạn, các nội dung còn lại do giảng viên Đỗ Mạnh Hà biên soạn. Bài giảng đƣợc thực hiện trong một thời gian ngắn, nên khó tránh khỏi những thiếu sót. Các tác giả rất mong nhận đƣợc những ý kiến đóng góp các đồng nghiệp để bài giảng đƣợc hoàn thiện hơn. Mọi góp ý xin vui lòng gửi về Bộ môn kỹ thuật điện tử - Khoa Kỹ thuật Điện tử 1- Học viện Công nghệ Bƣu chính Viễn thông hoặc email: hadmptit.edu.vn. Chúng tôi xin chân thành cảm ơn các đồng nghiệp đã đóng góp các ý kiến quý báu; xin chân thành cảm ơn lãnh đạo Học viện, Phòng Đào tạo và NCKH, Khoa Kỹ thuật Điện tử 1, 2 đã tạo điều kiện để chúng tôi hoàn thành bài giảng này. Hà nội, tháng 9 năm 2010 Nhóm tác giả 4 Mục lục 5 MỤC LỤC LỜI NÓI ĐẦU ................................................................................................................. 3 MỤC LỤC ........................................................................................................................ 5 CHƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ .................. 8 1.1 GIỚI THIỆU CHUNG ................................................................................................ 8 1.2 QUY TRÌNH PHÁT TRIỂN HỆ THỐNG ĐIỆN TỬ ................................................ 9 1.2.1 Quy trình phát triển sản phẩm tuần tự ................................................................. 9 1.2.2 Quy trình phát triển sản phẩm song song .......................................................... 10 1.2 MÔ HÌNH KIẾN TRÚC VÀ CÁC MỨC THIẾT KẾ HỆ THỐNG SỐ .................. 12 1.2.1 Kiến trúc của hệ thống số................................................................................... 12 1.2.2 Các Mức thiết kế hệ thống số ............................................................................. 13 1.3. TỔNG QUAN VỀ CÁC CÔNG NGHỆ THỰC HIỆN HỆ THỐNG SỐ ................ 14 1.3.1 Phân loại các công nghệ logic số ...................................................................... 14 1.3.2 So sánh các loại cấu kiện chuẩn ........................................................................ 17 1.4 QUY TRÌNH THIẾT KẾ VI ĐIỆN TỬ .................................................................... 22 1.5. VAI TRÒ CỦA THIẾT KẾ VI ĐIỆN TỬ SỬ DỤNG HDL ................................... 23 1.6 LU ĐỒ THIẾT KẾ VI ĐIỆN TỬ DÙNG HDL..................................................... 25 1.6.1. Thiết kế logic ..................................................................................................... 26 1.6.2. Tổng hợp thiết kế (Synthesis) ............................................................................ 26 1.6.3. Thiết kế mức vật lý (Physical Design)............................................................... 26 1.6.4. Kiểm tra thiết kế (Verification) ......................................................................... 27 1.6.5 Sản xuất và đóng gói .......................................................................................... 28 1.7 CÁC PHẦN MỀM EDA HỖ TRỢ THIẾT KẾ LOGIC SỐ DÙNG HDL ............... 28 CHƠNG 2 – CẤU KIỆN LOGIC KHẢ TRÌNH (PLD). ........................................ 30 2.1. GIỚI THIỆU CHUNG VỀ CÔNG NGHỆ LOGIC KHẢ TRÌNH (PLD) ............... 30 2.1.1. SPLD ................................................................................................................. 30 2.1.2. CPLD (Complex PLD) ...................................................................................... 33 2.1.3. FPGA................................................................................................................. 34 2.2. GIỚI THIỆU PHƠNG PHÁP THIẾT LẬP CẤU HÌNH CHO CPLDFPGA ...... 36 2.2.1 Phƣơng pháp dùng sơ đồ mô tả ......................................................................... 36 2.2.2. Phƣơng pháp dùng ngôn ngữ mô tả phần cứng (HDL) .................................... 37 2.3. YÊU CẦU CHUNG KHI THIẾT KẾ VỚI CPLDFPGA ....................................... 37 2.3.1 Chọn vi mạch CPLD hoặc FPGA phù hợp ........................................................ 37 2.3.2 Chọn giải pháp cấu hình cho CPDLFPGA ....................................................... 38 2.3.3 Chọn công cụ phần mềm phù hợp ...................................................................... 40 2.4. LU ĐỒ THIẾT KẾ CHO CPLDFPGA ................................................................ 41 2.4.1 Lƣu đồ thiết kế cho CPLD .................................................................................. 41 2.4.2 Lƣu đồ thiết kế cho FPGA .................................................................................. 44 2.5.3. Ví dụ thiết kế đơn giản dùng phần mềm ISE ..................................................... 46 Mục lục 6 CHƠNG 3 – CĂN BẢN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL ........... 65 3.1. LỊCH SỬ PHÁT TRIỂN CỦA VHDL .................................................................... 65 3.2 NHỮNG U ĐIỂM CỦA VHDL ............................................................................ 66 3.3 CẤU TRÚC NGÔN NGỮ CỦA VHDL................................................................... 67 3.3.1 Đối tƣợng trong VHDL ...................................................................................... 68 3.3.2 Kiểu dữ liệu trong VHDL ................................................................................... 70 3.3.3 Các phép toán trong VHDL ............................................................................... 81 3.3.4 Các đơn vị thiết kế trong VHDL......................................................................... 87 3.3.5 Cấu trúc chung của một chƣơng trình mô tả VHDL .......................................... 95 3.3.6 Môi trƣờng kiểm tra “testbench”....................................................................... 97 3.3.7 Các cấu trúc lệnh song song ............................................................................ 100 3.3.8 Cấu trúc lệnh tuần tự ....................................................................................... 111 3.3.9 Hàm và thủ tục ................................................................................................. 120 BÀI TẬP ....................................................................................................................... 126 CHƠNG 4 – PHƠNG PHÁP THIẾT KẾ LOGIC DÙNG VHDL.................... 128 4.0 GIỚI THIỆU CHUNG VỀ THIẾT KẾ LOGIC DÙNG HDL ................................ 128 4.1 MÔ HÌNH BIỂU DIỄN HỆ THỐNG SỐ ............................................................... 129 4.1.1. Mô hình hoạt động (Behavioral views) ........................................................... 129 4.1.2. Mô hình cấu trúc (Structural views) ............................................................... 130 4.1.3. Mô hình vật lý (Physical views) ...................................................................... 130 4.2 CÁC MỨC ĐỘ TRỪU TỢNG TRONG MÔ TẢ HỆ THỐNG SỐ .................... 130 4.2.1. Mô tả mức mạch điện (Circuit Level or Transistor Level) ............................. 132 4.2.2. Mô tả mức logic (Logic Lever or Gate Level)................................................. 132 4.2.3 Mô tả mức RTL (Register Transfer Level – Mức truyền đạt thanh ghi) .......... 132 4.2.4. Mô tả mức hệ thống (System Level or Processor Level) ................................. 132 4.2.5. Ví dụ các mô hình hệ thống số ........................................................................ 133 4.3 MÔ TẢ THEO MÔ HÌNH HOẠT ĐỘNG (BEHAVIORAL) ............................... 135 4.3.1 Mô tả theo mức hệ thống .................................................................................. 135 4.3.2 Mô tả theo mức RTL ......................................................................................... 136 4.3.3. Viết mô tả Testbench ....................................................................................... 139 4.3.4 Mã mô tả VHDL không tổng hợp đƣợc ............................................................ 153 4.4. CÁC MÔ HÌNH TÍN HIỆU SỐ ............................................................................. 154 4.5. MÔ TẢ THEO MÔ HÌNH CẤU TRÚC ................................................................ 155 4.6. MÔ TẢ MẠCH LOGIC TỔ HỢP ......................................................................... 160 4.6.1. Các cấu trúc lệnh VHDL dùng cho mô tả mạch tổ hợp .................................. 160 4.6.2. Mô tả các mạch tổ hợp cơ bản ........................................................................ 163 4.6.3. Phƣơng pháp thiết kế dùng chung phép toán .................................................. 182 4.6.4. Phƣơng pháp thiết kế dùng chung chức năng ................................................. 188 4.7. MÔ TẢ MẠCH LOGIC TUẦN TỰ CƠ BẢN ...................................................... 190 4.7.1. Cấu trúc lệnh VHDL dùng cho mô tả mạch tuần tự ....................................... 190 4.7.2. Mô tả các phần tử nhớ .................................................................................... 191 4.7.3. Bộ đếm (Counter) ............................................................................................ 197 4.7 MÁY TRẠNG THÁI HỮU HẠN – FSM .............................................................. 206 Mục lục 7 4.7.1. Giới thiệu chung về máy trạng thái hữu hạn - FSM ....................................... 206 4.7.2. Đồ hình máy trạng thái - FSMD ..................................................................... 208 4.7.3. Lƣu đồ giải thuật máy trạng thái – ASM......................................................... 210 4.7.4. Mô tả VHDL cho FSM .................................................................................... 212 4.8. PHƠNG PHÁP THIẾT KẾ TOP-DOWN .......................................................... 220 BÀI TẬP ....................................................................................................................... 221 CHƠNG 5 – THIẾT KẾ CÁC HỆ THỐNG SỐ ỨNG DỤNG DÙNG VHDL ... 222 5.1. THIẾT KẾ MẠCH ĐIỀU KHIỂN HIỂN THỊ LED .............................................. 222 5.1.1 Thiết kế mạch điều khiển màn chỉ thị số LED. ................................................ 222 5.1.2 Thiết kế mạch điều khiển ma trận LED ............................................................ 227 5.1.3. Thiết kế ứng dụng điều hiển thị 8 led đơn sáng theo quy luật ........................ 233 5.2 THIẾT KẾ BỘ ĐẾM THUẬT NGHỊCH THEO ĐIỀU KHIỂN ............................ 237 5.3. THIẾT KẾ BỘ ĐẾM TẦN TỰ ĐỘNG THAY ĐỔI THANG ĐO ....................... 240 5.4. THIẾT KẾ MẠCH GIAO TIẾP ĐIỀU KHIỂN VGA ........................................... 248 5.5. THIẾT KẾ MẠCH ĐIỀU KHIỂN HIỂN THỊ LCD .............................................. 255 5.6 THIẾT KẾ MẠCH ĐIÈU KHIỂN MA TRẬN PHÍM............................................ 270 5.7. THIẾT KẾ GIAO TIẾP PS2 VỚI BÀN PHÍM ..................................................... 274 5.8. THIẾT KẾ BỘ ĐIỀU KIỂN TRUYỀN THÔNG NỐI TIẾP UART .................... 279 PHỤ LỤC I – QUY ỚC VỀ ĐẶT TÊN TRONG VHDL ...................................... 289 I.1. Quy ƣớc chung về đặt tên trong VHDL.................................................................. 289 I.2. Quy ƣớc đặt tên các đối tƣợng trong VHDL .......................................................... 290 I.3. Quy ƣớc đặt tên các đơn vị thiết kế ........................................................................ 291 PHỤ LỤC II – CẤU TRÖC LỆNH CƠ BẢN CỦA VHDL ..................................... 293 PHỤ LỤC III – GIỚI THIỆU CPLDFPGA CỦA XILINX ................................... 297 III.1. GIỚI THIỆU CHUNG VỀ CPLDFPGA CỦA XILINX .................................... 297 III.1.1. CPLD của Xilinx ........................................................................................... 297 III.1.2. FPGA của Xilinx ........................................................................................... 300 III.2. CẤU TRÚC CPLD CỦA XILINX ..................................................................... 301 III.2.1 XC9500XL ...................................................................................................... 301 III.2.2. CoolRunner XPLA3 ....................................................................................... 307 III.2.3 CoolRunner II................................................................................................. 309 III.3. GIỚI THIỆU CÁC DÒNG FPGA CĂN BẢN .................................................... 313 III.3.1. Spartan-3 ....................................................................................................... 313 III.3.2. Virtex ............................................................................................................. 317 PHỤ LỤC IV – HỚNG DẪN PHẦN MỀM ISE CỦA XILINX .......................... 323 IV.1. GIỚI THIỆU CHUNG ......................................................................................... 323 IV.2. HỚNG D N CÀI Đ T .................................................................................... 323 IV.3. THỰC HIỆN LU ĐỒ THIẾT KẾ TRÊN ISE .................................................. 323 TÀI LIỆU THAM KHẢO .......................................................................................... 343 Chương 1 – Giới thiệu chung về thiết kế hệ thống số 8 CHƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ Giới thiệu chung Quy trình phát triển hệ thống điện tử Mô hình kiến trúc và các mức thiết kế hệ thống số Tổng quan về các công nghệ thực hiện hệ thống số Quy trình thiết kế vi điện tử Vai trò của thiết kết vi điện tử sử dụng HDL Lƣu đồ thiết kế vi điện tử dùng HDL Các phần mềm EDA hỗ trợ thiết kế logic dùng HDL 1.1 GIỚI THIỆU CHUNG Hiện nay, Hệ thống số đang là trung tâm của các hệ thống điện tử. Mọi phát triển hiện nay đều dựa vào công nghệ số. Trang bị kiến thức và kỹ năng thiết kế hệ thống số là rất quan trọng đối với kỹ sƣ điện tử. Các phƣơng thức nền tảng cho phát triển hệ thống số nhƣ sau: + Phát triển hệ thống số trên cở sở dùng rút gọn hàm logic, bảng trạng thái, máy trạng thái dùng các cấu kiện logic chuẩn chức năng cố định nhƣ: Các cổng logic đơn giản, các mô- đun mạch tổ hợp và tuần tự cơ bản. + Phát triển hệ thống số trên cơ sở dùng các hệ vi xử lý, vi điều khiển, bộ xử lý tín hiệu số, và thực hiện ghép nối máy tính: Chức năng hệ thống chủ yếu đƣợc phát triển nhờ lập trình phần mềm. + Phát triển hệ thống số trên cơ sở thiết kế logic số: Sử dụng ngôn ngữ mô tả phần cứng HDL mô tả đƣợc hệ thống số cần thiết kế, thực hiện tổng hợp và thực hiện chúng trên các cấu kiện logic khả trình PLD hay chuyển sang các mức thiết kế vật lý, layout và thực hiện trên các vi mạch số VLSI... Đây là những tiền đề tốt cho thiết kế IC số và thiết kế hệ thống VLSI. Cả ba hƣớng trên đều có thể đƣợc sử dụng để phát triển các hệ thống số nhƣng mức độ đơn giản hay phức tạp là khác nhau và đều đƣợc đào tạo cho sinh viên ngành Điện – Điện tử và Kỹ thuật Máy tính ở các môn học với các mức độ khác nhau. Trong môn học Thiết kế logic số chủ yếu tập trung vào hƣớng thứ 3. Hƣớng phát triển này vừa phù hợp với môi trƣờng giáo dục đại học và yêu cầu phát triển khả thi đƣợc các ứng dụng đa dạng trong thực tế với mức độ phức tạp cao. Trong đó phƣơng pháp thiết kế trọng tâm mà sinh viên sử dụng để phát triển các hệ thống số là Thiết kế logic dùng HDL, đây cũng là phƣơng pháp thiết kế đòi hỏi sinh viên phải có kiến thức nền tảng tổng hợp tốt của cả hai hƣớng phát triển trên. Sử dụng thiết kế logic cũng đòi hỏi sinh viên phải có hiểu biết sâu sắc về hoạt động của đối tƣợng mình định thiết kế, và đặc biệt là phát huy đƣợc tính sáng tạo của sinh viên. Hơn thế nữa thiết kế logic số dùng HDL hiện vẫn đang đƣợc giảng dạy phổ biến trong các Trƣờng đại học tiên tiến trên thế giới và vẫn là phƣơng pháp thiết kế phổ biến của các phần mềm Thiết kế điện tử hiện đại đang đƣợc sử dụng phổ biến cho các nhà Thiết kế của nhiều doanh nghiệp điện tử trên thế giới. Chương 1 – Giới thiệu chung về thiết kế hệ thống số 9 Trƣớc khi tập trung vào trình bày về phƣơng pháp thiết kế logic số dùng HDL ở các chƣơng tiếp theo, trong chƣơng này sẽ nêu bật đƣợc vai trò và vị trí của Thiết kế điện tử nói chung và Thiết kế logic nói riêng trong toàn bộ quá trình phát triển hệ thống điện tử số hiện đại. 1.2 QUY TRÌNH PHÁT TRIỂN HỆ THỐNG ĐIỆN TỬ Phát triển hệ thống điện tử nói chung, hệ thống số nói riêng sẽ đƣợc thƣc hiện trên cơ sở phát triển các hệ thống con và ghép chúng với nhau tạo thành toàn bộ hệ thống. Tuy nhiên, trƣớc khi xem xét đến quá trình phát triển cũng nhƣ thiết kế hệ thống điện tử chúng ta chú ý ba điểm nhƣ sau trong quá trình thiết kế: 1. Luôn luôn sử dụng chung: 2. Không bao giờ tự bỏ bất cứ điều gì để thay đổi: 3. Hầu hết có nhiều hơn một cách để giải quyết một vấn đề: Ngƣời thiết kế có nhiệm vụ tìm ra cách giải quyết vấn đề hợp lý nhất. Giải pháp đƣợc phát triển đầu tiên không nhất thiết phải là tốt nhất. Quy trình phát triển một hệ thống số (một sản phẩm hệ thống số) là quá trình một thiết kế đƣợc phát triển từ những ý tƣởng ban đầu đến sự hiện thực hóa đƣợc một sản phẩm (thƣơng mại hoặc phi lợi nhuận). Quá trình phát triển một sản phẩm hệ thống số có thể tiếp cận theo một trong hai hƣớng sau: + Quy trình phát triển tuần tự + Quy trình phát triển song song 1.2.1 Quy trình phát triển sản phẩm tuần tự Trong qu á trình phát triển sản phẩm tuần tự, mỗi một bƣớc trong quá trình phát triển (từ ý tƣởng thiết kế đến quá trính sản xuất và kiểm tra sản phẩm) đƣợc hoàn thành trƣớc khi thực hiện bƣớc tiếp theo. Quy trình phát triển truyền thống này đƣợc minh họa nhƣ hình vẽ và gồm các bƣớc chính nhƣ sau: 1. Xác định yêu cầu sản phẩm: Xác định các yều cầu, tham số kỹ thuật cần phát triển cho sản phẩm. 2. Thiết kế: Tạo ra thiết kế ban đầu 3. Kiểm tra thiết kế: Kiểm tra chức năng của thiết kế ban đầu có đúng yêu cầu không? 4. Chế mẫu: Tạo ra sản phẩm mẫu vật lý của thiết kế và kiểm tra hoạt động của mẫu theo yêu cầu thiết kế. 5. Kiểm tra mẫu: Xác định xem liệu chức năng của thiết kế có nhƣ kỳ vọng hay không và kiểm tra xem có xuất hiện những vấn đề của thiết kế mà cần đƣợc giải quyết hay không? 6. Thiết kế lại: Dựa vào những vấn đề đã phát hiện ở bƣớc trên, thực hiện thiết kế lại sản phẩm để giải quyết những vấn đề đó 7. Kiểm tra lại thiết kế: Kiểm tra chức năng của thiết kế mới có đúng yêu cầu không? 8. Sản xuất sản phẩm: Khi thiết kế đã đƣợc kiểm tra thành công, thì có thể sản xuất hoạt loạt sản phẩm Chương 1 – Giới thiệu chung về thiết kế hệ thống số 10 9. Kiểm tra sản phẩm: Các sản phẩm đã đƣợc sản xuất dƣợc kiểm tra để phát hiện lỗi xuất hiện trong quá trình sản xuất. Mặc dù cách tiếp cận của quy trình trên có vể đơn giản, dễ thực hiện, dễ quản lý, nhƣng cách tiếp cận tuần tự đó thƣờng không có hiệu quả cao. Nó không cho phép một bƣó c nào đó tác động đến các bƣớc khác trừ các bƣớc ngay trƣớc và sau nó. Ví dụ bƣớc Chế mẫu không tác động đến bƣớc sản xuất. Những ràng buộc vốn có trong bƣớc chế mẫu có thể không tạo ra lỗi đƣợc mà chỉ đƣợc phát hiện trong bƣớc sản xuất. Những thông tin quan trọng có thể đƣợc phát sinh trong bƣớc sản xuất đã bị bỏ qua trong bƣớc Chế mẫu và thậm trí là trong cả bƣớc Thiết kế. Hình 1.1 – Quy trình phát triển sản phẩm tuần tự 1.2.2 Quy trình phát triển sản phẩm song song Trong quy trình phát triển song song, mỗi bƣớc từ ý tƣởng thiết kế đến bƣớc sản xuất và kiểm tra đƣợc liên kết với nhau, cho phép thông tin đƣợc chuyển qua lại giữa các bƣớc. Quy trình phát triển sản phẩm theo cách tiếp cận này đƣợc minh họa nhƣ Hình 1.2 . Trong đó các bƣớc khác nhau trong quy trình đƣợc thực hiện tại cùng thời điểm. Toàn bộ quá trình có cấu trúc dàn flatter, ngƣợc lại so với cách tiếp cận theo tuần tự, quy trình phát triển song song cho phép nhiều vấn đề đƣợc giải quyết cùng nhau. Điều đó cho phép tất cả các thành viên tham Xác định yêu cầu sản phẩm Thiết kể sản phẩm Kiểm tra Thiết kế Chế mẫu Kiểm tra mẫu Thiết kế lại Kiểm tra lại Thiết kế Sản xuất sản phẩm Kiểm tra sản phẩm Chương 1 – Giới thiệu chung về thiết kế hệ thống số 11 gia vào phát triển sản phẩm có những thông tin liên quan và đánh giá các khía cạnh của vấn đề thiết kế và thay đổi các thành phần của họ trong quá trình phát triển sản phẩm. Hình 1.2 – Quy trình phát triển sản phẩm song song Tính song song trong quy trình phát triển này đặc biệt đƣợc thực hiện rất rõ trong bƣớc thiết kế sản phẩm. Trong bƣớc thiết kế sản phẩm đã có tính đến các yếu tố khác nhau, và hƣớng nhiều đến các mục đích khác ngoài Yêu cầu kỹ thuật của sản phẩm. Đó là các quá trình thiết kế hƣớng mục đích nhƣ: - DFA: Design for Assembly – Thiết kế tính đến quá trình lắp rắp sản phẩm. - DFD: Design for Debug – Thiết kế tính đến việc gỡ rối. - DFM: Design for Manufacturability – Thiết kế tính đến quá trình sản xuất. Xác định yêu cầu sản phẩm Ý tƣởng thiết kế DFx1 Yêu cầu Thị trƣờng Cơ cấu chất lƣợng Định dạng thiết kế Hệ thống hỗ trợ và dịch vụ Các quy trình sản xuất Sản xuất Sản phẩm 1 DFx: DFA: Design for Assembly DFD: Design for Debug DFM: Design for Manufacturability DFR: Design for Reliability DFT: Design for Testability DFY: Design for Yield Chương 1 – Giới thiệu chung về thiết kế hệ thống số 12 - DFR: Design for Reliability – Thiết kế tính đến mức độ tin cậy. - DFT: Design for Testability – Thiết kế hỗ trợ việc đo kiểm. - DFY: Design for Yield - Thiết kế tính đến yêu cầu sản lƣợng. Nhƣ vậy Thiết kế là một bƣớc rất quan trọng trong quá trình phát triển sản phẩm điện tử, nó quyết định rất lớn đến sự thành công của sản phẩm. Nắm bắt các công nghệ và thực hành kỹ năng thiết kế điện tử là rất cần thiết đối với sinh viên ngành ...
Trang 1HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
- -
Đỗ Mạnh Hà Đặng Hoài Bắc
BÀI GIẢNG
THIẾT KẾ LOGIC SỐ
Hà nội 9.2010
Trang 3LỜI NÓI ĐẦU
“Thiết kế logic số” là môn học chuyên ngành quan trọng cho sinh viên ngành Kỹ thuật Điện – Điện tử tại Học viện Công nghệ Bưu chính Viễn thông Trong môn học này, sinh viên được trang các kiến thức về phương pháp mô tả, thiết kế theo cấu trúc, RTL và hành vi các hệ thống số dùng ngôn ngữ mô tả phần cứng: thiết kế mạch số tổ hợp, thiết kế mạch số tuần tự, máy trạng thái, hazard, phát hiện lỗi, thử nghiệm thiết kế các hệ thống số sử dụng những cấu kiện logic khả trình như CPLD, FPGA Từ đó sinh viên có thể thực hiện thiết kế logic cho
hệ thống điện tử số sử dụng ngôn ngữ mô tả phần cứng VHDL phục vụ mô phỏng, kiểm tra, thử nghiệm, thực thi một một hệ thống điện tử số hoàn chỉnh trong thực tế Bên cạnh đó môn học còn giúp sinh viên tích lũy các kỹ năng chuyên môn như kỹ năng phân tích, thiết kế kỹ
thuật hệ thống thống số dùng VHDL
Bài giảng gồm các nội dung chính như sau:
CHƯƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ CHƯƠNG 2 – CẤU KIỆN LOGIC KHẢ TRÌNH (PLD)
CHƯƠNG 3 – CĂN BẢN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL CHƯƠNG 4 – PHƯƠNG PHÁP THIẾT KẾ LOGIC DÙNG VHDL CHƯƠNG 5 – THIẾT KẾ CÁC HỆ THỐNG SỐ ỨNG DỤNG DÙNG VHDL PHỤ LỤC I – QUY ƯỚC VỀ ĐẶT TÊN TRONG VHDL
PHỤ LỤC II – CẤU TRÚC LỆNH CƠ BẢN CỦA VHDL PHỤ LỤC III – GIỚI THIỆU CPLD/FPGA CỦA XILINX
PHỤ LỤC IV – HƯỚNG DẪN PHẦN MỀM ISE CỦA XILINX
Trong đó Chương 1, Phụ lục III, và Phụ lục IV do giảng viên Đặng Hoài Bắc biên soạn, các nội dung còn lại do giảng viên Đỗ Mạnh Hà biên soạn Bài giảng được thực hiện trong một thời gian ngắn, nên khó tránh khỏi những thiếu sót Các tác giả rất mong nhận được những ý kiến đóng góp các đồng nghiệp để bài giảng được hoàn thiện hơn Mọi góp ý xin vui lòng gửi về Bộ môn kỹ thuật điện tử - Khoa Kỹ thuật Điện tử 1- Học viện Công nghệ Bưu chính Viễn thông hoặc email: hadm@ptit.edu.vn Chúng tôi xin chân thành cảm ơn các đồng nghiệp đã đóng góp các ý kiến quý báu; xin chân thành cảm ơn lãnh đạo Học viện, Phòng Đào tạo và NCKH, Khoa Kỹ thuật Điện tử 1, 2 đã tạo điều kiện để chúng tôi hoàn thành bài giảng này
Hà nội, tháng 9 năm 2010
Nhóm tác giả
Trang 5Mục lục
MỤC LỤC
LỜI NÓI ĐẦU 3
MỤC LỤC 5
CHƯƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ THỐNG SỐ 8
1.1 GIỚI THIỆU CHUNG 8
1.2 QUY TRÌNH PHÁT TRIỂN HỆ THỐNG ĐIỆN TỬ 9
1.2.1 Quy trình phát triển sản phẩm tuần tự 9
1.2.2 Quy trình phát triển sản phẩm song song 10
1.2 MÔ HÌNH KIẾN TRÚC VÀ CÁC MỨC THIẾT KẾ HỆ THỐNG SỐ 12
1.2.1 Kiến trúc của hệ thống số 12
1.2.2 Các Mức thiết kế hệ thống số 13
1.3 TỔNG QUAN VỀ CÁC CÔNG NGHỆ THỰC HIỆN HỆ THỐNG SỐ 14
1.3.1 Phân loại các công nghệ logic số 14
1.3.2 So sánh các loại cấu kiện chuẩn 17
1.4 QUY TRÌNH THIẾT KẾ VI ĐIỆN TỬ 22
1.5 VAI TRÒ CỦA THIẾT KẾ VI ĐIỆN TỬ SỬ DỤNG HDL 23
1.6 LƯU ĐỒ THIẾT KẾ VI ĐIỆN TỬ DÙNG HDL 25
1.6.1 Thiết kế logic 26
1.6.2 Tổng hợp thiết kế (Synthesis) 26
1.6.3 Thiết kế mức vật lý (Physical Design) 26
1.6.4 Kiểm tra thiết kế (Verification) 27
1.6.5 Sản xuất và đóng gói 28
1.7 CÁC PHẦN MỀM EDA HỖ TRỢ THIẾT KẾ LOGIC SỐ DÙNG HDL 28
CHƯƠNG 2 – CẤU KIỆN LOGIC KHẢ TRÌNH (PLD) 30
2.1 GIỚI THIỆU CHUNG VỀ CÔNG NGHỆ LOGIC KHẢ TRÌNH (PLD) 30
2.1.1 SPLD 30
2.1.2 CPLD (Complex PLD) 33
2.1.3 FPGA 34
2.2 GIỚI THIỆU PHƯƠNG PHÁP THIẾT LẬP CẤU HÌNH CHO CPLD/FPGA 36
2.2.1 Phương pháp dùng sơ đồ mô tả 36
2.2.2 Phương pháp dùng ngôn ngữ mô tả phần cứng (HDL) 37
2.3 YÊU CẦU CHUNG KHI THIẾT KẾ VỚI CPLD/FPGA 37
2.3.1 Chọn vi mạch CPLD hoặc FPGA phù hợp 37
2.3.2 Chọn giải pháp cấu hình cho CPDL/FPGA 38
2.3.3 Chọn công cụ phần mềm phù hợp 40
2.4 LƯU ĐỒ THIẾT KẾ CHO CPLD/FPGA 41
2.4.1 Lưu đồ thiết kế cho CPLD 41
2.4.2 Lưu đồ thiết kế cho FPGA 44
2.5.3 Ví dụ thiết kế đơn giản dùng phần mềm ISE 46
Trang 6Mục lục
CHƯƠNG 3 – CĂN BẢN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL 65
3.1 LỊCH SỬ PHÁT TRIỂN CỦA VHDL 65
3.2 NHỮNG ƯU ĐIỂM CỦA VHDL 66
3.3 CẤU TRÚC NGÔN NGỮ CỦA VHDL 67
3.3.1 Đối tượng trong VHDL 68
3.3.2 Kiểu dữ liệu trong VHDL 70
3.3.3 Các phép toán trong VHDL 81
3.3.4 Các đơn vị thiết kế trong VHDL 87
3.3.5 Cấu trúc chung của một chương trình mô tả VHDL 95
3.3.6 Môi trường kiểm tra “testbench” 97
3.3.7 Các cấu trúc lệnh song song 100
3.3.8 Cấu trúc lệnh tuần tự 111
3.3.9 Hàm và thủ tục 120
BÀI TẬP 126
CHƯƠNG 4 – PHƯƠNG PHÁP THIẾT KẾ LOGIC DÙNG VHDL 128
4.0 GIỚI THIỆU CHUNG VỀ THIẾT KẾ LOGIC DÙNG HDL 128
4.1 MÔ HÌNH BIỂU DIỄN HỆ THỐNG SỐ 129
4.1.1 Mô hình hoạt động (Behavioral views) 129
4.1.2 Mô hình cấu trúc (Structural views) 130
4.1.3 Mô hình vật lý (Physical views) 130
4.2 CÁC MỨC ĐỘ TRỪU TƯỢNG TRONG MÔ TẢ HỆ THỐNG SỐ 130
4.2.1 Mô tả mức mạch điện (Circuit Level or Transistor Level) 132
4.2.2 Mô tả mức logic (Logic Lever or Gate Level) 132
4.2.3 Mô tả mức RTL (Register Transfer Level – Mức truyền đạt thanh ghi) 132
4.2.4 Mô tả mức hệ thống (System Level or Processor Level) 132
4.2.5 Ví dụ các mô hình hệ thống số 133
4.3 MÔ TẢ THEO MÔ HÌNH HOẠT ĐỘNG (BEHAVIORAL) 135
4.3.1 Mô tả theo mức hệ thống 135
4.3.2 Mô tả theo mức RTL 136
4.3.3 Viết mô tả Testbench 139
4.3.4 Mã mô tả VHDL không tổng hợp được 153
4.4 CÁC MÔ HÌNH TÍN HIỆU SỐ 154
4.5 MÔ TẢ THEO MÔ HÌNH CẤU TRÚC 155
4.6 MÔ TẢ MẠCH LOGIC TỔ HỢP 160
4.6.1 Các cấu trúc lệnh VHDL dùng cho mô tả mạch tổ hợp 160
4.6.2 Mô tả các mạch tổ hợp cơ bản 163
4.6.3 Phương pháp thiết kế dùng chung phép toán 182
4.6.4 Phương pháp thiết kế dùng chung chức năng 188
4.7 MÔ TẢ MẠCH LOGIC TUẦN TỰ CƠ BẢN 190
4.7.1 Cấu trúc lệnh VHDL dùng cho mô tả mạch tuần tự 190
4.7.2 Mô tả các phần tử nhớ 191
4.7.3 Bộ đếm (Counter) 197
4.7 MÁY TRẠNG THÁI HỮU HẠN – FSM 206
Trang 7Mục lục
4.7.1 Giới thiệu chung về máy trạng thái hữu hạn - FSM 206
4.7.2 Đồ hình máy trạng thái - FSMD 208
4.7.3 Lưu đồ giải thuật máy trạng thái – ASM 210
4.7.4 Mô tả VHDL cho FSM 212
4.8 PHƯƠNG PHÁP THIẾT KẾ TOP-DOWN 220
BÀI TẬP 221
CHƯƠNG 5 – THIẾT KẾ CÁC HỆ THỐNG SỐ ỨNG DỤNG DÙNG VHDL 222
5.1 THIẾT KẾ MẠCH ĐIỀU KHIỂN HIỂN THỊ LED 222
5.1.1 Thiết kế mạch điều khiển màn chỉ thị số LED 222
5.1.2 Thiết kế mạch điều khiển ma trận LED 227
5.1.3 Thiết kế ứng dụng điều hiển thị 8 led đơn sáng theo quy luật 233
5.2 THIẾT KẾ BỘ ĐẾM THUẬT NGHỊCH THEO ĐIỀU KHIỂN 237
5.3 THIẾT KẾ BỘ ĐẾM TẦN TỰ ĐỘNG THAY ĐỔI THANG ĐO 240
5.4 THIẾT KẾ MẠCH GIAO TIẾP ĐIỀU KHIỂN VGA 248
5.5 THIẾT KẾ MẠCH ĐIỀU KHIỂN HIỂN THỊ LCD 255
5.6 THIẾT KẾ MẠCH ĐIÈU KHIỂN MA TRẬN PHÍM 270
5.7 THIẾT KẾ GIAO TIẾP PS2 VỚI BÀN PHÍM 274
5.8 THIẾT KẾ BỘ ĐIỀU KIỂN TRUYỀN THÔNG NỐI TIẾP UART 279
PHỤ LỤC I – QUY ƯỚC VỀ ĐẶT TÊN TRONG VHDL 289
I.1 Quy ước chung về đặt tên trong VHDL 289
I.2 Quy ước đặt tên các đối tượng trong VHDL 290
I.3 Quy ước đặt tên các đơn vị thiết kế 291
PHỤ LỤC II – CẤU TRÖC LỆNH CƠ BẢN CỦA VHDL 293
PHỤ LỤC III – GIỚI THIỆU CPLD/FPGA CỦA XILINX 297
III.1 GIỚI THIỆU CHUNG VỀ CPLD/FPGA CỦA XILINX 297
III.1.1 CPLD của Xilinx 297
III.1.2 FPGA của Xilinx 300
III.2 CẤU TRÚC CPLD CỦA XILINX 301
III.2.1 XC9500XL 301
III.2.2 CoolRunner XPLA3 307
III.2.3 CoolRunner II 309
III.3 GIỚI THIỆU CÁC DÒNG FPGA CĂN BẢN 313
III.3.1 Spartan-3 313
III.3.2 Virtex 317
PHỤ LỤC IV – HƯỚNG DẪN PHẦN MỀM ISE CỦA XILINX 323
IV.1 GIỚI THIỆU CHUNG 323
IV.2 HƯỚNG D N CÀI Đ T 323
IV.3 THỰC HIỆN LƯU ĐỒ THIẾT KẾ TRÊN ISE 323
TÀI LIỆU THAM KHẢO 343
Trang 8Chương 1 – Giới thiệu chung về thiết kế hệ thống số
CHƯƠNG 1 – GIỚI THIỆU CHUNG VỀ THIẾT KẾ HỆ
THỐNG SỐ
Giới thiệu chung
Quy trình phát triển hệ thống điện tử
Mô hình kiến trúc và các mức thiết kế hệ thống số
Tổng quan về các công nghệ thực hiện hệ thống số
Quy trình thiết kế vi điện tử
Vai trò của thiết kết vi điện tử sử dụng HDL
Lưu đồ thiết kế vi điện tử dùng HDL
Các phần mềm EDA hỗ trợ thiết kế logic dùng HDL
1.1 GIỚI THIỆU CHUNG
Hiện nay, Hệ thống số đang là trung tâm của các hệ thống điện tử Mọi phát triển hiện nay đều dựa vào công nghệ số Trang bị kiến thức và kỹ năng thiết kế hệ thống số là rất quan
trọng đối với kỹ sư điện tử Các phương thức nền tảng cho phát triển hệ thống số như sau:
+ Phát triển hệ thống số trên cở sở dùng rút gọn hàm logic, bảng trạng thái, máy trạng thái dùng các cấu kiện logic chuẩn chức năng cố định như: Các cổng logic đơn giản, các mô-đun mạch tổ hợp và tuần tự cơ bản
+ Phát triển hệ thống số trên cơ sở dùng các hệ vi xử lý, vi điều khiển, bộ xử lý tín hiệu
số, và thực hiện ghép nối máy tính: Chức năng hệ thống chủ yếu được phát triển nhờ lập trình phần mềm
+ Phát triển hệ thống số trên cơ sở thiết kế logic số: Sử dụng ngôn ngữ mô tả phần cứng HDL mô tả được hệ thống số cần thiết kế, thực hiện tổng hợp và thực hiện chúng trên các cấu kiện logic khả trình PLD hay chuyển sang các mức thiết kế vật lý, layout và thực hiện trên các
vi mạch số VLSI Đây là những tiền đề tốt cho thiết kế IC số và thiết kế hệ thống VLSI
Cả ba hướng trên đều có thể được sử dụng để phát triển các hệ thống số nhưng mức độ đơn giản hay phức tạp là khác nhau và đều được đào tạo cho sinh viên ngành Điện – Điện tử
và Kỹ thuật Máy tính ở các môn học với các mức độ khác nhau Trong môn học Thiết kế logic số chủ yếu tập trung vào hướng thứ 3 Hướng phát triển này vừa phù hợp với môi trường giáo dục đại học và yêu cầu phát triển khả thi được các ứng dụng đa dạng trong thực tế với mức độ phức tạp cao Trong đó phương pháp thiết kế trọng tâm mà sinh viên sử dụng để phát triển các hệ thống số là Thiết kế logic dùng HDL, đây cũng là phương pháp thiết kế đòi hỏi sinh viên phải có kiến thức nền tảng tổng hợp tốt của cả hai hướng phát triển trên Sử dụng thiết kế logic cũng đòi hỏi sinh viên phải có hiểu biết sâu sắc về hoạt động của đối tượng mình định thiết kế, và đặc biệt là phát huy được tính sáng tạo của sinh viên Hơn thế nữa thiết
kế logic số dùng HDL hiện vẫn đang được giảng dạy phổ biến trong các Trường đại học tiên tiến trên thế giới và vẫn là phương pháp thiết kế phổ biến của các phần mềm Thiết kế điện tử hiện đại đang được sử dụng phổ biến cho các nhà Thiết kế của nhiều doanh nghiệp điện tử trên thế giới
Trang 9Chương 1 – Giới thiệu chung về thiết kế hệ thống số
Trước khi tập trung vào trình bày về phương pháp thiết kế logic số dùng HDL ở các chương tiếp theo, trong chương này sẽ nêu bật được vai trò và vị trí của Thiết kế điện tử nói chung và Thiết kế logic nói riêng trong toàn bộ quá trình phát triển hệ thống điện tử số hiện đại
1.2 QUY TRÌNH PHÁT TRIỂN HỆ THỐNG ĐIỆN TỬ
Phát triển hệ thống điện tử nói chung, hệ thống số nói riêng sẽ được thưc hiện trên cơ sở phát triển các hệ thống con và ghép chúng với nhau tạo thành toàn bộ hệ thống Tuy nhiên, trước khi xem xét đến quá trình phát triển cũng như thiết kế hệ thống điện tử chúng ta chú ý
ba điểm như sau trong quá trình thiết kế:
1 Luôn luôn sử dụng chung:
2 Không bao giờ tự bỏ bất cứ điều gì để thay đổi:
3 Hầu hết có nhiều hơn một cách để giải quyết một vấn đề: Người thiết kế có nhiệm vụ tìm ra cách giải quyết vấn đề hợp lý nhất Giải pháp được phát triển đầu tiên không nhất thiết phải là tốt nhất
Quy trình phát triển một hệ thống số (một sản phẩm hệ thống số) là quá trình một thiết
kế được phát triển từ những ý tưởng ban đầu đến sự hiện thực hóa được một sản phẩm (thương mại hoặc phi lợi nhuận) Quá trình phát triển một sản phẩm hệ thống số có thể tiếp cận theo một trong hai hướng sau:
+ Quy trình phát triển tuần tự + Quy trình phát triển song song
1.2.1 Quy trình phát triển sản phẩm tuần tự
Trong quá trình phát triển sản phẩm tuần tự, mỗi một bước trong quá trình phát triển (từ
ý tưởng thiết kế đến quá trính sản xuất và kiểm tra sản phẩm) được hoàn thành trước khi thực hiện bước tiếp theo Quy trình phát triển truyền thống này được minh họa như hình vẽ và gồm các bước chính như sau:
1 Xác định yêu cầu sản phẩm: Xác định các yều cầu, tham số kỹ thuật cần phát triển cho sản phẩm
2 Thiết kế: Tạo ra thiết kế ban đầu
3 Kiểm tra thiết kế: Kiểm tra chức năng của thiết kế ban đầu có đúng yêu cầu không?
4 Chế mẫu: Tạo ra sản phẩm mẫu vật lý của thiết kế và kiểm tra hoạt động của mẫu theo yêu cầu thiết kế
5 Kiểm tra mẫu: Xác định xem liệu chức năng của thiết kế có như kỳ vọng hay không
và kiểm tra xem có xuất hiện những vấn đề của thiết kế mà cần được giải quyết hay không?
6 Thiết kế lại: Dựa vào những vấn đề đã phát hiện ở bước trên, thực hiện thiết kế lại sản phẩm để giải quyết những vấn đề đó
7 Kiểm tra lại thiết kế: Kiểm tra chức năng của thiết kế mới có đúng yêu cầu không?
8 Sản xuất sản phẩm: Khi thiết kế đã được kiểm tra thành công, thì có thể sản xuất hoạt loạt sản phẩm
Trang 10Chương 1 – Giới thiệu chung về thiết kế hệ thống số
9 Kiểm tra sản phẩm: Các sản phẩm đã được sản xuất dược kiểm tra để phát hiện lỗi xuất hiện trong quá trình sản xuất
Mặc dù cách tiếp cận của quy trình trên có vể đơn giản, dễ thực hiện, dễ quản lý, nhưng cách tiếp cận tuần tự đó thường không có hiệu quả cao Nó không cho phép một bưóc nào đó tác động đến các bước khác trừ các bước ngay trước và sau nó Ví dụ bước Chế mẫu không tác động đến bước sản xuất Những ràng buộc vốn có trong bước chế mẫu có thể không tạo ra lỗi được mà chỉ được phát hiện trong bước sản xuất Những thông tin quan trọng có thể được phát sinh trong bước sản xuất đã bị bỏ qua trong bước Chế mẫu và thậm trí là trong cả bước Thiết kế
Hình 1.1 – Quy trình phát triển sản phẩm tuần tự
1.2.2 Quy trình phát triển sản phẩm song song
Trong quy trình phát triển song song, mỗi bước từ ý tưởng thiết kế đến bước sản xuất và kiểm tra được liên kết với nhau, cho phép thông tin được chuyển qua lại giữa các bước Quy trình phát triển sản phẩm theo cách tiếp cận này được minh họa như Hình 1.2 Trong đó các bước khác nhau trong quy trình được thực hiện tại cùng thời điểm Toàn bộ quá trình có cấu trúc dàn flatter, ngược lại so với cách tiếp cận theo tuần tự, quy trình phát triển song song cho phép nhiều vấn đề được giải quyết cùng nhau Điều đó cho phép tất cả các thành viên tham
Xác định yêu cầu sản phẩm
Thiết kể sản phẩm
Kiểm tra Thiết kế
Chế mẫu
Kiểm tra mẫu
Thiết kế lại
Kiểm tra lại Thiết kế
Sản xuất sản phẩm
Kiểm tra sản phẩm
Trang 11Chương 1 – Giới thiệu chung về thiết kế hệ thống số
gia vào phát triển sản phẩm có những thông tin liên quan và đánh giá các khía cạnh của vấn
đề thiết kế và thay đổi các thành phần của họ trong quá trình phát triển sản phẩm
Hình 1.2 – Quy trình phát triển sản phẩm song song
Tính song song trong quy trình phát triển này đặc biệt được thực hiện rất rõ trong bước thiết kế sản phẩm Trong bước thiết kế sản phẩm đã có tính đến các yếu tố khác nhau, và hướng nhiều đến các mục đích khác ngoài Yêu cầu kỹ thuật của sản phẩm Đó là các quá trình thiết kế hướng mục đích như:
- DFA: Design for Assembly – Thiết kế tính đến quá trình lắp rắp sản phẩm
- DFD: Design for Debug – Thiết kế tính đến việc gỡ rối
- DFM: Design for Manufacturability – Thiết kế tính đến quá trình sản xuất
Xác định yêu cầu sản phẩm
Ý tưởng
thiết kế
Thị trường
Cơ cấu chất lượng
Định dạng
thiết kế
Hệ thống hỗ
Sản xuất
Sản phẩm
[1] DFx:
DFA: Design for Assembly DFD: Design for Debug DFM: Design for Manufacturability DFR: Design for Reliability
DFT: Design for Testability DFY: Design for Yield